JPH0563181A - Optical integrated device and manufacturing method thereof - Google Patents

Optical integrated device and manufacturing method thereof

Info

Publication number
JPH0563181A
JPH0563181A JP3245060A JP24506091A JPH0563181A JP H0563181 A JPH0563181 A JP H0563181A JP 3245060 A JP3245060 A JP 3245060A JP 24506091 A JP24506091 A JP 24506091A JP H0563181 A JPH0563181 A JP H0563181A
Authority
JP
Japan
Prior art keywords
semiconductor
multilayer film
layer
semiconductor multilayer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3245060A
Other languages
Japanese (ja)
Inventor
Yuji Akatsu
祐史 赤津
Yuji Akahori
裕二 赤堀
Junichi Yoshida
淳一 吉田
Atsuo Koumae
篤郎 幸前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3245060A priority Critical patent/JPH0563181A/en
Publication of JPH0563181A publication Critical patent/JPH0563181A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【目的】 本発明は半絶縁性半導体基板上に形成した光
集積素子及びその製造方法に関し、特に光集積素子を構
成する各半導体素子の作製工程の相異によるダメージの
導入による性能劣化がなく高性能な光集積素子及びその
製造方法を提供することを目的とする。 【構成】 本発明の一例では半絶縁性半導体基板(9)
上に、第1の半導体素子を構成する第1の半導体多層膜
(4〜8)と、前記第1の半導体多層膜(4〜8)の上
に一層の半導体からなる保護層(3)と、前記保護層
(3)の上に第2の半導体素子を構成する第2の半導体
多層膜(1〜2)とを成長する第1の工程と、第2の半
導体多層膜(1〜2)と、第1の半導体多層膜(4〜
8)の上に保護層(3)を残したまま第1の半導体多層
膜(4〜8)とを露出する第2の工程と、前記保護層
(3)を第1の半導体多層膜(4〜8)の上に残したま
ま第2の半導体素子を作製する第3の工程と、前記保護
層(3)を第1の半導体多層膜(4〜8)に対して選択
的に除去する第4の工程とから形成される光集積素子及
びその製造方法としての構成を有する。
(57) [Abstract] [Object] The present invention relates to an optical integrated device formed on a semi-insulating semiconductor substrate and a method for manufacturing the same, and particularly to the introduction of damage due to the difference in the manufacturing process of each semiconductor device that constitutes the optical integrated device. It is an object of the present invention to provide a high-performance optical integrated device which is free from performance deterioration due to the above and a manufacturing method thereof. [Structure] In an example of the present invention, a semi-insulating semiconductor substrate (9)
A first semiconductor multilayer film (4 to 8) constituting a first semiconductor element, and a protective layer (3) made of a semiconductor on the first semiconductor multilayer film (4 to 8). A first step of growing a second semiconductor multilayer film (1-2) constituting a second semiconductor element on the protective layer (3), and a second semiconductor multilayer film (1-2) And the first semiconductor multilayer film (4 to
8) a second step of exposing the first semiconductor multilayer film (4 to 8) while leaving the protective layer (3) on the first semiconductor multilayer film (4). To 8), the third step of manufacturing the second semiconductor element while leaving it on, and the step of selectively removing the protective layer (3) with respect to the first semiconductor multilayer film (4 to 8). And an optical integrated device formed by the process 4 and a method of manufacturing the same.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半絶縁性半導体基板上
に形成した光集積素子及びその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical integrated device formed on a semi-insulating semiconductor substrate and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半絶縁性半導体基板上に半導体素子を集
積した素子を作製するには、まずそれぞれの半導体素子
を構成する半導体多層膜を積層した結晶を成長する。次
に、その結晶を半導体基板までメサ加工し、各素子を構
成する多層膜をそれぞれ露出させる工程を行なう。その
後さらに、各素子を作製するのに必要な工程をそれぞれ
行なって、集積素子の製造を完了させるのが通例であ
る。
2. Description of the Related Art In order to manufacture a device in which semiconductor devices are integrated on a semi-insulating semiconductor substrate, first, a crystal in which semiconductor multilayer films constituting each semiconductor device are laminated is grown. Next, a step of performing mesa processing on the crystal up to the semiconductor substrate and exposing the multilayer films forming the respective elements is performed. After that, it is customary to further perform the steps required to manufacture each device to complete the manufacture of the integrated device.

【0003】このとき、ある素子を作製するために必要
な工程が他の素子の作製には必要でなく、その工程のた
めに他の素子を構成する半導体多層膜がダメージを受
け、その素子の性能が著しく劣化する。
At this time, the steps required for producing a certain element are not necessary for producing another element, and the semiconductor multilayer film constituting another element is damaged due to the step, and the element's multi-layer film is damaged. Performance deteriorates significantly.

【0004】例えば、光素子である表面入射型PINフ
ォトダイオードと電子素子である電界効果トランジスタ
を集積した素子を作製する場合、PINフォトダイオー
ドのp領域をイオン注入法で形成するには、シリコン窒
化膜(SiN)を堆積しその膜をイオン注入時のマスク
として用いる。またフォトダイオードの受光感度を上げ
るためには、その受光部にSiN、シリコン酸化膜(S
iO2)などの反射防止膜を堆積している。従って、電
界効果トランジスタの表面にも同時にSiN、SiO2
などの膜が堆積され、その膜をドライエッチングにより
除去することが必要になる。
For example, when a device in which a front-illuminated PIN photodiode, which is an optical element, and a field effect transistor, which is an electronic element, are integrated is formed, silicon nitride is used to form the p region of the PIN photodiode by an ion implantation method. A film (SiN) is deposited and the film is used as a mask during ion implantation. Further, in order to increase the light receiving sensitivity of the photodiode, the light receiving portion is provided with SiN, a silicon oxide film (S
iO 2) is deposited an anti-reflection film and the like. Therefore, the surface of the field effect transistor is simultaneously exposed to SiN and SiO 2
It becomes necessary to remove the film by dry etching.

【0005】このとき、電界効果トランジスタを構成す
る半導体多層膜の表面がドライエッチングによるダメー
ジを受け、表面に変成層や欠陥層が導入されることが報
告されている。即ち、森戸他による論文“InPのドラ
イエッチングによるダメージの評価”,1991年春季
応用物理学会学術講演会,31p−K−15,予稿集第
3分冊,第1214頁において開示されている通りであ
る。電界効果トランジスタのみを作製する場合には、こ
のような工程を行なう必要がなくダメージは生じない。
At this time, it has been reported that the surface of the semiconductor multilayer film constituting the field effect transistor is damaged by dry etching and a metamorphic layer or a defect layer is introduced into the surface. That is, it is as disclosed in the paper "Evaluation of Damage Due to InP Dry Etching" by Morito et al., 1991 Spring Applied Physics Society Academic Lecture, 31p-K-15, Proceedings 3rd Volume, page 1214. .. When only the field effect transistor is manufactured, it is not necessary to perform such a step, and no damage occurs.

【0006】以上のように、光集積素子を構成する各半
導体素子の作製工程がそれぞれ異なる場合、それらの素
子を集積化することによりダメージを受け、いずれかの
素子の性能劣化が生じてしまうという問題があった。
As described above, when the manufacturing steps of the respective semiconductor elements constituting the optical integrated element are different from each other, the integration of these elements causes damage, resulting in deterioration of performance of any element. There was a problem.

【0007】[0007]

【発明が解決しようとする課題】そこで、本発明の目的
は、上記従来技術の問題点を解消し、素子の性能劣化が
なく高性能な光集積素子及びその製造方法を提供するこ
とにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art and to provide an optical integrated device having high performance without deterioration of the device performance and a manufacturing method thereof.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するため
に、本発明においては、半絶縁性半導体基板(9)上
に、第1の半導体素子を構成する第1の半導体多層膜
(4〜8)と、前記第1の半導体多層膜(4〜8)の上
に形成された一層の半導体からなる保護層(3)と、前
記一層の半導体からなる保護層(3)の上に形成された
第2の半導体素子を構成する第2の半導体多層膜(1〜
2)とからなる光集積素子において、前記一層の半導体
からなる保護層(3)が、前記第2の半導体素子を作製
する上で前記第1の半導体多層膜(4〜8)に導入され
るダメージを保護し、しかも前記第1の半導体多層膜
(4〜8)に対して選択的に容易に除去できる半導体層
(3)であることを特徴とする光集積素子を提供するも
のである。
To achieve the above object, in the present invention, a first semiconductor multilayer film (4 to 4) constituting a first semiconductor element is formed on a semi-insulating semiconductor substrate (9). 8), a protective layer (3) made of one semiconductor layer formed on the first semiconductor multilayer film (4-8), and a protective layer (3) made of one semiconductor layer. The second semiconductor multilayer film (1 to
In the optical integrated device consisting of 2), a protective layer (3) consisting of the one-layer semiconductor is introduced into the first semiconductor multilayer film (4 to 8) in manufacturing the second semiconductor device. The present invention provides an optical integrated device characterized by being a semiconductor layer (3) that protects against damage and can be selectively and easily removed from the first semiconductor multilayer film (4 to 8).

【0009】また、半絶縁性半導体基板(26)上に、
第1の半導体素子を構成する第1の半導体多層膜(2
5)と、前記第1の半導体多層膜(25)の上に形成さ
れた第2の半導体素子を構成する第2の半導体多層膜
(22〜24)と、前記第2の半導体多層膜(22〜2
4)の上に形成された一層の半導体からなる保護層(2
1)とからなる光集積素子において、前記一層の半導体
からなる保護層(21)が、前記第1の半導体素子を作
製する上で前記第2の半導体多層膜(22〜24)に導
入されるダメージを保護し、しかも前記第2の半導体多
層膜(22〜24)に対して選択的に容易に除去できる
半導体層(21)であることを特徴とする光集積素子を
提供するものである。
On the semi-insulating semiconductor substrate (26),
The first semiconductor multilayer film (2
5), a second semiconductor multilayer film (22 to 24) forming a second semiconductor element formed on the first semiconductor multilayer film (25), and the second semiconductor multilayer film (22). ~ 2
4) a protective layer (2) made of a semiconductor formed on the
In the optical integrated device including 1), a protective layer (21) composed of the one-layer semiconductor is introduced into the second semiconductor multilayer film (22 to 24) in manufacturing the first semiconductor device. The present invention provides an optical integrated device characterized by being a semiconductor layer (21) that protects against damages and can be selectively and easily removed from the second semiconductor multilayer films (22 to 24).

【0010】また、半絶縁性半導体基板(9)上に、第
1の半導体素子を構成する第1の半導体多層膜(4〜
8)と、前記第1の半導体多層膜(4〜8)の上に一層
の半導体からなる保護層(3)と、前記保護層(3)の
上に第2の半導体素子を構成する第2の半導体多層膜
(1〜2)とを成長する第1の工程(図1)と、第2の
半導体多層膜(1〜2)と、第1の半導体多層膜(4〜
8)の上に保護層(3)を残したまま第1の半導体多層
膜(4〜8)とを露出する第2の工程(図2)と、前記
保護層(3)を第1の半導体多層膜(4〜8)の上に残
したまま第2の半導体素子を作製する第3の工程(図
3,図4,図5)と、前記保護層(3)を第1の半導体
多層膜(4〜8)に対して選択的に除去する第4の工程
(図6)とを備える光集積素子の製造方法を提供するも
のである。
On the semi-insulating semiconductor substrate (9), a first semiconductor multilayer film (4 to 4) forming a first semiconductor element is formed.
8), a protective layer (3) made of a single semiconductor layer on the first semiconductor multilayer film (4-8), and a second semiconductor element on the protective layer (3). First step (FIG. 1) of growing the semiconductor multi-layered film (1 to 2), the second semiconductor multi-layered film (1-2), and the first semiconductor multi-layered film (4 to 4).
8) a second step (FIG. 2) of exposing the first semiconductor multilayer film (4 to 8) while leaving the protective layer (3) on the first semiconductor; The third step (FIG. 3, FIG. 4, FIG. 5) of manufacturing the second semiconductor element while leaving it on the multilayer film (4 to 8), and the protective layer (3) as the first semiconductor multilayer film. And a fourth step (FIG. 6) of selectively removing (4 to 8).

【0011】また、半絶縁性半導体基板(26)上に、
第1の半導体素子を構成する第1の半導体多層膜(2
5)と、前記第1の半導体多層膜(25)の上に第2の
半導体素子を構成する第2の半導体多層膜(22〜2
4)と、前記第2の半導体多層膜(22〜24)の上に
一層の半導体からなる保護層(21)とを成長する第1
の工程(図7)と、第1の半導体多層膜(25)と、第
2の半導体多層膜(22〜24)の上に保護層(21)
を残したまま第2の半導体多層膜(22〜24)とを露
出する第2の工程(図8)と、前記保護層(21)を第
2の半導体多層膜(22〜24)の上に残したまま第1
の半導体素子を作製する第3の工程(図9,図10)
と、前記保護層(21)を第2の半導体多層膜(22〜
24)に対して選択的に除去する第4の工程(図11)
とを備える光集積素子の製造方法を提供するものであ
る。
On the semi-insulating semiconductor substrate (26),
The first semiconductor multilayer film (2
5) and a second semiconductor multilayer film (22 to 2) forming a second semiconductor element on the first semiconductor multilayer film (25).
4) and a first protective layer (21) made of a semiconductor on the second semiconductor multilayer film (22-24).
(FIG. 7), the first semiconductor multilayer film (25), and the second semiconductor multilayer film (22 to 24) on the protective layer (21).
A second step (FIG. 8) of exposing the second semiconductor multilayer film (22 to 24) while leaving the above, and the protective layer (21) on the second semiconductor multilayer film (22 to 24). 1st leaving
Third step of manufacturing the semiconductor element of (FIGS. 9 and 10)
And the protective layer (21) as the second semiconductor multilayer film (22-
24) Fourth step of removing selectively (FIG. 11)
The present invention provides a method for manufacturing an optical integrated device including:

【0012】[0012]

【作用】前述の手段によれば、一層の半導体からなる保
護層が半導体素子に導入されるダメージを保護する半導
体層であるため、半導体素子の性能劣化がなく光集積素
子が本来有する性能を容易に実現することができる。
According to the above-described means, since the protective layer made of one semiconductor layer is a semiconductor layer for protecting the damage introduced to the semiconductor element, the performance of the optical integrated element can be easily maintained without deterioration of the performance of the semiconductor element. Can be realized.

【0013】また、その保護層は選択的に容易に除去で
きるため、光集積素子の製造工程を複雑にすることはな
い。
Further, since the protective layer can be selectively and easily removed, it does not complicate the manufacturing process of the optical integrated device.

【0014】[0014]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0015】[0015]

【実施例1】図1乃至図6は本発明の第1の実施例を説
明する図である。
[Embodiment 1] FIGS. 1 to 6 are views for explaining a first embodiment of the present invention.

【0016】ここでは、光集積素子を構成する半導体素
子は、PINフォトダイオード(PIN−PD)と高電
子移動度トランジスタ(HEMT)である。
Here, the semiconductor elements forming the optical integrated element are a PIN photodiode (PIN-PD) and a high electron mobility transistor (HEMT).

【0017】第1の半導体素子であるHEMTは層4、
5、6、7、8からなる。4はn+ −InGaAs、5
はn+ −InAlAs、6はn−InAlAs、7はn
−InGaAs、8はn−InPである。第2の半導体
素子であるPIN−PDは層1、2、3からなる。1は
n−InP、2はn−InGaAs、3はn+ −InP
である。
The first semiconductor element HEMT has a layer 4,
It consists of 5, 6, 7, and 8. 4 is n + -InGaAs, 5
Is n + -InAlAs, 6 is n-InAlAs, 7 is n
-InGaAs, 8 is n-InP. The second semiconductor element, PIN-PD, comprises layers 1, 2, and 3. 1 is n-InP, 2 is n-InGaAs, 3 is n + -InP
Is.

【0018】まず、図1に示すように半絶縁性InP基
板上にHEMTを構成する層4、5、6、7、8からな
る半導体多層膜と、その上にPIN−PDを構成する層
1、2、3からなる半導体多層膜を成長する。
First, as shown in FIG. 1, on a semi-insulating InP substrate, a semiconductor multi-layer film composed of layers 4, 5, 6, 7, and 8 forming a HEMT, and a layer 1 forming a PIN-PD thereon are formed. A semiconductor multilayer film consisting of 2, 3 is grown.

【0019】次に、図2に示すようにHEMTとPIN
−PDをそれぞれ露出させる。このとき、第1の半導体
素子であるHEMTの上に保護層として層3を残してお
く。
Next, as shown in FIG. 2, HEMT and PIN
-Expose each PD individually. At this time, the layer 3 is left as a protective layer on the HEMT which is the first semiconductor element.

【0020】そして、PIN−PDのp領域をイオン注
入法で形成するために全面にシリコン窒化膜(SiN)
である層10をプラズマCVD法により堆積する。イオ
ン注入する領域のSiNをドライエッチングにより除去
し、SiNをマスクにしてBeイオンを打ち込み、活性
化アニールを行ないp層11を形成する(図3)。
Then, a silicon nitride film (SiN) is formed on the entire surface in order to form the p region of PIN-PD by the ion implantation method.
Is deposited by plasma CVD. SiN in the region for ion implantation is removed by dry etching, Be ions are implanted using SiN as a mask, and activation annealing is performed to form the p layer 11 (FIG. 3).

【0021】さらに、図4のように反射防止膜であるシ
リコン酸化膜(SiO2 )を堆積する。
Further, as shown in FIG. 4, a silicon oxide film (SiO 2 ) which is an antireflection film is deposited.

【0022】その後、HEMTの上に堆積されているS
iNとSiO2 をドライエッチングにより除去する(図
5)。このとき、HEMTの上に層3があるためにドラ
イエッチングによるダメージからHEMTを保護するこ
とができる。
Then, the S deposited on the HEMT
iN and SiO 2 are removed by dry etching (FIG. 5). At this time, since the layer 3 is provided on the HEMT, the HEMT can be protected from damage due to dry etching.

【0023】最後に、保護層である層3のn+ −InP
をエッチングし、電極を付け、製造工程を終了する。上
記のエッチング工程においてはHEMTを構成する最上
層のn+ −InGaAs(層4)をエッチングしないま
まで、InPが容易に選択的にエッチングされ、HEM
Tの表面を出すことができるならばよい(図6)。即
ち、エッチングの手法としてはウエットエッチング或い
はドライエッチングのいずれの手法をも使用することが
できる。ウエットエッチングの場合のエッチング液とし
ては、例えば、HCl+H2 O,HBr+H3 PO4
HCl+H3 PO4 ,或いはHBr+CH3 COOH等
を使用することができ、ドライエッチングの場合の混合
ガスとしては、例えば、Br2 ,Cl2 ,或いはBBr
3 等を使用することができる。
Finally, the n + -InP of the protective layer, layer 3, is formed.
Is etched, electrodes are attached, and the manufacturing process is completed. In the above etching process, InP is easily and selectively etched without etching the uppermost n + -InGaAs (layer 4) constituting the HEMT, and
It would be nice if the surface of T could be exposed (Fig. 6). That is, as the etching method, either wet etching or dry etching can be used. As an etching solution in the case of wet etching, for example, HCl + H 2 O, HBr + H 3 PO 4 ,
HCl + H 3 PO 4, or can be used HBr + CH 3 COOH, etc., as the mixed gas when the dry etching, for example, Br 2, Cl 2, or BBr
3 etc. can be used.

【0024】このようなことにより、光集積素子を製造
するときに半導体素子の性能劣化がなく、光集積素子が
本来有する性能を容易に実現することができる。
As a result, the performance of the semiconductor device is not deteriorated when the optical integrated device is manufactured, and the inherent performance of the optical integrated device can be easily realized.

【0025】図1乃至図6に示した例は、PIN−PD
を構成する層3のn+ −InPがHEMTを保護する半
導体層として用いることができた例であるが、必ずしも
保護層と半導体素子の構成層とは一致しなくても良い。
The example shown in FIGS. 1 to 6 is the PIN-PD.
This is an example in which n + -InP of the layer 3 constituting the above can be used as the semiconductor layer for protecting the HEMT, but the protective layer and the constituent layer of the semiconductor element may not necessarily be the same.

【0026】[0026]

【実施例2】図7乃至図11は本発明の第2の実施例を
説明する図である。図7は半絶縁性GaAs基板26上
にMSM−PDを構成する層25及びHEMTを構成す
る層22〜24及び保護層21を形成する工程、図8は
HEMTとMSM−PDをそれぞれ露出させHEMTの
上に保護層として層21を残す工程、図9はMSM−P
Dの反射防止膜であるシリコン酸化膜(SiO2 )27
を堆積する工程、図10はHEMT上に堆積されている
SiO2 27をエッチングにより除去後、MSM(Meta
l-Semiconductor-Metal)フォトダイオード(MSM−P
D)の電極28をパターン形成する工程、及び図11は
保護層である層21のn−AlGaAsをエッチングに
より除去後、HEMT用電極付けを行なう工程をそれぞ
れ表している。第1の実施例は、InP系の半導体素子
を用いた光集積素子の例であるが、この第2の実施例の
ようなGaAs系の半導体素子を用いた場合にも本発明
は効果がある。
Second Embodiment FIGS. 7 to 11 are views for explaining a second embodiment of the present invention. FIG. 7 shows a step of forming the layer 25 constituting the MSM-PD, the layers 22 to 24 constituting the HEMT and the protective layer 21 on the semi-insulating GaAs substrate 26, and FIG. 8 shows the HEMT and the MSM-PD exposed respectively. Step of leaving layer 21 as a protective layer on top of FIG. 9, MSM-P
Silicon oxide film (SiO 2 ) 27 which is an antireflection film of D
FIG. 10 shows the step of depositing SiO 2 27 deposited on the HEMT by etching and then removing MSM (Meta
l-Semiconductor-Metal) Photodiode (MSM-P
FIG. 11 shows the step of patterning the electrode 28 of D), and FIG. 11 shows the step of attaching an electrode for HEMT after removing the n-AlGaAs of the layer 21 as a protective layer by etching. The first embodiment is an example of an optical integrated device using an InP semiconductor device, but the present invention is also effective when a GaAs semiconductor device like the second embodiment is used. ..

【0027】ここでは、光集積素子を構成する半導体素
子は、MSM−PDと高電子移動度トランジスタ(HE
MT)である。
Here, the semiconductor element forming the optical integrated element is an MSM-PD and a high electron mobility transistor (HE).
MT).

【0028】第1の半導体素子であるMSM−PDは層
25からなる。25はn−GaAsである。第2の半導
体素子であるHEMTは、層22、23、24、25か
らなる。22はn+ −GaAs、23はn+ −AlGa
As、24はn−AlGaAsである。この場合には、
層25はMSM−PDとHEMTとに共通に用いられて
いる。
The MSM-PD, which is the first semiconductor element, is composed of the layer 25. 25 is n-GaAs. The HEMT, which is the second semiconductor element, includes layers 22, 23, 24, and 25. 22 is n + -GaAs, 23 is n + -AlGa
As and 24 are n-AlGaAs. In this case,
The layer 25 is commonly used for MSM-PD and HEMT.

【0029】層21のn−AlGaAsは第2の半導体
素子であるHEMTを保護する半導体層である。
The n-AlGaAs layer 21 is a semiconductor layer that protects the HEMT which is the second semiconductor element.

【0030】第1の実施例と同様に、HEMTの上に層
21があるため、MSM−PDの反射防止膜として堆積
されたシリコン酸化膜(SiO2 )(層27)をドライ
エッチングにより除去するときのダメージからHEMT
を保護することができる。
Since the layer 21 is provided on the HEMT as in the first embodiment, the silicon oxide film (SiO 2 ) (layer 27) deposited as the antireflection film of the MSM-PD is removed by dry etching. HEMT from damage when
Can be protected.

【0031】また保護層である層21のn−AlGaA
sをエッチングする工程(図11)においては、HEM
Tを構成する最上層のn+ −GaAs(層22)をエッ
チングしないままで、保護層である層21のn−AlG
aAsが容易に選択的にエッチングされHEMTの表面
を出すことができるならばよい。即ち、エッチングの手
法としてはウエットエッチング或いはドライエッチング
のいずれの手法も使用することができる。ウエットエッ
チングの場合のエッチング液としては、例えば、NH4
OH+H2 2 +H2 O或いはHCl+H2 O等を使用
することができ、ドライエッチングの場合の混合ガスと
しては、例えば、CCl2 2 或いはCl2 等を使用す
ることができる。
Further, n-AlGaA of the layer 21, which is a protective layer, is used.
In the step of etching s (FIG. 11), HEM
The uppermost n + -GaAs (layer 22) forming T is left unetched and the n-AlG of the layer 21 which is a protective layer is left unetched.
It suffices that the aAs can be easily and selectively etched to expose the surface of the HEMT. That is, as the etching method, either wet etching or dry etching can be used. As an etching solution for wet etching, for example, NH 4 is used.
OH + H 2 O 2 + H 2 O, HCl + H 2 O, or the like can be used, and as the mixed gas in the case of dry etching, for example, CCl 2 F 2 or Cl 2 can be used.

【0032】このようなことにより、光集積素子を製造
するときに半導体素子の性能劣化がなく、光集積素子が
本来有する性能を容易に実現することができる。
As a result, the performance of the semiconductor device is not deteriorated when the optical integrated device is manufactured, and the inherent performance of the optical integrated device can be easily realized.

【0033】以上、本発明の実施例においては、第1の
半導体素子あるいは第2の半導体素子のいずれかを保護
するための保護層を用いた例を示したが、お互いにダメ
ージを受け合う場合については第1の半導体素子と第2
の半導体素子の両方の上に保護層を成長することが必要
である。
In the embodiments of the present invention described above, an example using a protective layer for protecting either the first semiconductor element or the second semiconductor element has been shown. For the first semiconductor element and the second
It is necessary to grow a protective layer on both of the semiconductor devices.

【0034】また、光集積素子を構成する半導体素子が
3つ以上の場合についてなど、本発明の要旨を逸脱しな
い範囲において種々変更し得ることはいうまでもない。
Needless to say, various modifications can be made without departing from the scope of the present invention, such as in the case where the number of semiconductor elements forming the optical integrated element is three or more.

【0035】[0035]

【発明の効果】以上説明したように、本発明によれば、
各素子が単体で有する性能がそれらの素子を集積化する
ことによっても確実に得られ、光集積素子が本来有する
性能を容易に実現することができる。
As described above, according to the present invention,
The performance of each element as a single unit can be surely obtained by integrating those elements, and the performance originally possessed by the optical integrated element can be easily realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を説明する工程図であっ
て、半絶縁性InP基板(9)上にHEMTを構成する
層(4〜8)及びPIN−PDを構成する層(1〜3)
を形成する工程図である。
FIG. 1 is a process diagram illustrating a first embodiment of the present invention, which is a layer (4 to 8) that constitutes a HEMT and a layer (which constitutes a PIN-PD) on a semi-insulating InP substrate (9). 1-3)
FIG.

【図2】HEMTとPIN−PDをそれぞれ露出させH
EMTの上に保護層として層(3)を残す工程図であ
る。
FIG. 2 shows HEMT and PIN-PD exposed to H
It is process drawing which leaves a layer (3) as a protective layer on EMT.

【図3】全面にシリコン窒化膜(SiN)である層(1
0)をプラズマCVD法により堆積後、イオン注入する
領域のSiNをドライエッチングにより除去し、SiN
をマスクにしてBeイオンを打ち込み、p層(11)を
形成する工程図である。
FIG. 3 shows a layer (1) which is a silicon nitride film (SiN) on the entire surface.
0) is deposited by the plasma CVD method, and then SiN in the region to be ion-implanted is removed by dry etching.
FIG. 5 is a process diagram of forming a p-layer (11) by implanting Be ions with using as a mask.

【図4】反射防止膜であるシリコン酸化膜(SiO2
を堆積する工程図である。
FIG. 4 is a silicon oxide film (SiO 2 ) which is an antireflection film.
FIG.

【図5】HEMT上に堆積されているSiNとSiO2
をドライエッチングにより除去する工程図である。
FIG. 5 SiN and SiO 2 deposited on HEMT
FIG. 7 is a process drawing of removing by dry etching.

【図6】保護層である層(3)のn+ −InPをエッチ
ングにより除去後、電極付けを行なう工程図である。
FIG. 6 is a process diagram of attaching electrodes after removing n + -InP of a layer (3) which is a protective layer by etching.

【図7】本発明の第2の実施例を説明する工程図であっ
て、半絶縁性GaAs基板(26)上にMSM−PDを
構成する層(25)及びHEMTを構成する層(22〜
24)及び保護層(21)を形成する工程図である。
FIG. 7 is a process chart for explaining the second embodiment of the present invention, which is a layer (25) constituting an MSM-PD and a layer (22 to 22) constituting a HEMT on a semi-insulating GaAs substrate (26).
FIG. 24 is a process diagram of forming a protective layer (21) and a protective layer (21).

【図8】HEMTとMSM−PDをそれぞれ露出させH
EMTの上に保護層として層(21)を残す工程図であ
る。
FIG. 8 shows HEMT and MSM-PD exposed to H
It is process drawing which leaves a layer (21) as a protective layer on EMT.

【図9】MSM−PDの反射防止膜であるシリコン酸化
膜(SiO2 )を堆積する工程図である。
FIG. 9 is a process drawing of depositing a silicon oxide film (SiO 2 ) which is an antireflection film of MSM-PD.

【図10】HEMT上に堆積されているSiO2 をドラ
イエッチングにより除去後、MSM−PDの電極(2
8)をパターン形成する工程図である。
FIG. 10 is a view showing an electrode (2) of MSM-PD after removing SiO 2 deposited on HEMT by dry etching.
FIG. 8 is a process drawing of forming pattern 8).

【図11】保護層である層(21)のn−AlGaAs
をエッチングにより除去後、HEMT用電極付けを行な
う工程図である。
FIG. 11 is a protective layer (21) of n-AlGaAs.
FIG. 7 is a process diagram of attaching electrodes for HEMT after removing by etching.

【符号の説明】[Explanation of symbols]

1 n−InP 2 n−InGaAs 3 n+ −InP 4 n+ −InGaAs 5 n+ −InAlAs 6 n−InAlAs 7 n−InGaAs 8 n−InP 9 半絶縁性InP基板 10 シリコン窒化膜 11 p層 12,27 シリコン酸化膜 13 p電極 14 n電極 15,29 ソース電極 16,30 ゲート電極 17,31 ドレイン電極 21 n−AlGaAs 22 n+ −GaAs 23 n+ −AlGaAs 24 n−AlGaAs 25 n−GaAs 26 半絶縁性GaAs基板 28 MSMフォトダイオードの電極1 n-InP 2 n-InGaAs 3 n + -InP 4 n + -InGaAs 5 n + -InAlAs 6 n-InAlAs 7 n-InGaAs 8 n-InP 9 semi-insulating InP substrate 10 a silicon nitride film 11 p layer 12, 27 Silicon oxide film 13 p electrode 14 n electrode 15 and 29 source electrode 16 and 30 gate electrode 17 and 31 drain electrode 21 n-AlGaAs 22 n + -GaAs 23 n + -AlGaAs 24 n-AlGaAs 25 n-GaAs 26 semi-insulating GaAs substrate 28 MSM photodiode electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 31/10 (72)発明者 幸前 篤郎 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Internal reference number FI Technical indication location H01L 31/10 (72) Inventor Atsuro Koumae 1-6 Uchiyukicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半絶縁性半導体基板上に、第1の半導体
素子を構成する第1の半導体多層膜と、前記第1の半導
体多層膜の上に形成された一層からなる半導体層と、前
記一層からなる半導体層の上に形成された第2の半導体
素子を構成する第2の半導体多層膜とからなる光集積素
子において、 前記一層からなる半導体層が、前記第2の半導体素子を
作製する上で前記第1の半導体多層膜に導入されるダメ
ージを保護し、しかも前記第1の半導体多層膜に対して
選択的に容易に除去できる半導体層であることを特徴と
する光集積素子。
1. A first semiconductor multilayer film forming a first semiconductor element on a semi-insulating semiconductor substrate, a semiconductor layer consisting of one layer formed on the first semiconductor multilayer film, and An optical integrated device comprising a second semiconductor multilayer film forming a second semiconductor device formed on a one-layer semiconductor layer, wherein the one-layer semiconductor layer forms the second semiconductor device. An optical integrated device, which is a semiconductor layer which protects damage introduced into the first semiconductor multilayer film and which can be selectively and easily removed with respect to the first semiconductor multilayer film.
【請求項2】 半絶縁性半導体基板上に、第1の半導体
素子を構成する第1の半導体多層膜と、前記第1の半導
体多層膜の上に形成された第2の半導体素子を構成する
第2の半導体多層膜と、前記第2の半導体多層膜の上に
形成された一層からなる半導体層とからなる光集積素子
において、 前記一層からなる半導体層が、前記第1の半導体素子を
作製する上で前記第2の半導体多層膜に導入されるダメ
ージを保護し、しかも前記第2の半導体多層膜に対して
選択的に容易に除去できる半導体層であることを特徴と
する光集積素子。
2. A first semiconductor multilayer film forming a first semiconductor element and a second semiconductor element formed on the first semiconductor multilayer film are formed on a semi-insulating semiconductor substrate. An optical integrated device comprising a second semiconductor multi-layer film and a one-layer semiconductor layer formed on the second semiconductor multi-layer film, wherein the one-layer semiconductor layer forms the first semiconductor device. In addition, the optical integrated device is a semiconductor layer that protects damage introduced to the second semiconductor multilayer film and that can be easily removed selectively with respect to the second semiconductor multilayer film.
【請求項3】 半絶縁性半導体基板上に、第1の半導体
素子を構成する第1の半導体多層膜と、前記第1の半導
体多層膜の上に一層の半導体からなる保護層と、前記保
護層の上に第2の半導体素子を構成する第2の半導体多
層膜とを成長する第1の工程と、 第2の半導体多層膜と、第1の半導体多層膜の上に保護
層を残したまま第1の半導体多層膜とを露出する第2の
工程と、 前記保護層を第1の半導体多層膜の上に残したまま第2
の半導体素子を作製する第3の工程と、 前記保護層を第1の半導体多層膜に対して選択的に除去
する第4の工程と、 を備えた光集積素子の製造方法。
3. A first semiconductor multi-layer film forming a first semiconductor element on a semi-insulating semiconductor substrate, a protective layer made of a semiconductor on the first semiconductor multi-layer film, and the protection layer. A first step of growing a second semiconductor multilayer film forming a second semiconductor element on the layer; a second semiconductor multilayer film; and a protective layer left on the first semiconductor multilayer film. A second step of exposing the first semiconductor multilayer film as it is, and a second step of leaving the protective layer on the first semiconductor multilayer film.
And a fourth step of selectively removing the protective layer with respect to the first semiconductor multilayer film.
【請求項4】 半絶縁性半導体基板上に、第1の半導体
素子を構成する第1の半導体多層膜と、前記第1の半導
体多層膜の上に第2の半導体素子を構成する第2の半導
体多層膜と、前記第2の半導体多層膜の上に一層の半導
体からなる保護層とを成長する第1の工程と、 第1の半導体多層膜と、第2の半導体多層膜の上に保護
層を残したまま第2の半導体多層膜とを露出する第2の
工程と、 前記保護層を第2の半導体多層膜の上に残したまま第1
の半導体素子を作製する第3の工程と、 前記保護層を第2の半導体多層膜に対して選択的に除去
する第4の工程と、 を備えた光集積素子の製造方法。
4. A first semiconductor multilayer film forming a first semiconductor element on a semi-insulating semiconductor substrate, and a second semiconductor element forming a second semiconductor element on the first semiconductor multilayer film. A first step of growing a semiconductor multilayer film and a protective layer made of a semiconductor on the second semiconductor multilayer film, a first semiconductor multilayer film, and a protective layer on the second semiconductor multilayer film. A second step of exposing the second semiconductor multilayer film while leaving the layer, and a first step of leaving the protective layer on the second semiconductor multilayer film.
And a fourth step of selectively removing the protective layer with respect to the second semiconductor multilayer film.
JP3245060A 1991-08-30 1991-08-30 Optical integrated device and manufacturing method thereof Pending JPH0563181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3245060A JPH0563181A (en) 1991-08-30 1991-08-30 Optical integrated device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3245060A JPH0563181A (en) 1991-08-30 1991-08-30 Optical integrated device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH0563181A true JPH0563181A (en) 1993-03-12

Family

ID=17127994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3245060A Pending JPH0563181A (en) 1991-08-30 1991-08-30 Optical integrated device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0563181A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774384A (en) * 1993-07-08 1995-03-17 Sumitomo Electric Ind Ltd Optoelectronic integrated circuit and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774384A (en) * 1993-07-08 1995-03-17 Sumitomo Electric Ind Ltd Optoelectronic integrated circuit and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4717681A (en) Method of making a heterojunction bipolar transistor with SIPOS
US5496753A (en) Method of fabricating a semiconductor nonvolatile storage device
CA1040322A (en) Method of making a semiconductor structure using backside exposure
EP0392480B1 (en) Method of manufacturing a semiconductor integrated circuit device
JP2867983B2 (en) Photodetector and method of manufacturing the same
JP2003264310A (en) Manufacturing method of semiconductor device with built-in light receiving element and semiconductor device with built-in light receiving element
US11158657B2 (en) Ray detector array substrate, manufacturing method thereof, and ray detector
JPH06105781B2 (en) Method of manufacturing integrated circuit
US20230253439A1 (en) Semiconductor device and method of fabricating the same
US20090325106A1 (en) Method for Implant Imaging with Spin-on Hard Masks
WO2002041382A1 (en) Method for controlling critical dimension in a polycrystalline silicon emitter and related structure
JPS582076A (en) Method of producing schottky diode
US20240282646A1 (en) Method for measuring thickness of silicon epitaxial layer
US5290711A (en) Method for fabricating semiconductor devices which lessens the effect of electrostatic discharge
US20070155079A1 (en) Gate structure of semiconductor device and method of manufacturing the same
JPH0210730A (en) Forming method and construction of field isolation for field effect transistor on integrated circuit chip
CN114334618A (en) Self-alignment method of semiconductor device
JP3378561B2 (en) Method for manufacturing semiconductor device
CN114899217B (en) Structure, manufacturing method and electronic equipment of metal-semiconductor contact device
JPH07321015A (en) Manufacture of semiconductor device
JPH0774109A (en) Compound semiconductor substrate and method for reusing semiconductor substrate
JPS63237484A (en) Semiconductor device
JP2908366B2 (en) Method for manufacturing semiconductor device
JP3167604B2 (en) Solar cell and method of manufacturing the same
KR100670539B1 (en) CMOS image sensor manufacturing method using single crystal silicon growth method