JPH0563367A - 低温焼成セラミツク多層配線基板 - Google Patents
低温焼成セラミツク多層配線基板Info
- Publication number
- JPH0563367A JPH0563367A JP12314491A JP12314491A JPH0563367A JP H0563367 A JPH0563367 A JP H0563367A JP 12314491 A JP12314491 A JP 12314491A JP 12314491 A JP12314491 A JP 12314491A JP H0563367 A JPH0563367 A JP H0563367A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- bonding pad
- silver
- ceramic multilayer
- low temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 20
- 229910052737 gold Inorganic materials 0.000 claims abstract description 50
- 239000010931 gold Substances 0.000 claims abstract description 50
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 9
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 17
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 16
- 229910052709 silver Inorganic materials 0.000 description 16
- 239000004332 silver Substances 0.000 description 16
- 238000010304 firing Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- IHWJXGQYRBHUIF-UHFFFAOYSA-N [Ag].[Pt] Chemical compound [Ag].[Pt] IHWJXGQYRBHUIF-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 金ボンディングパッド部のピッチおよびサイ
ズを最小にすることができ、高密度化を達成することが
できる低温焼成セラミック多層配線基板を得る。 【構成】 セラミック多層配線基板の表面に少なくとも
金ボンディングパッド部６を有する低温焼成セラミック
多層配線基板において、前記金ボンディングパッド部６
の直下に金を導体材料としたビアホール７を設ける。
ズを最小にすることができ、高密度化を達成することが
できる低温焼成セラミック多層配線基板を得る。 【構成】 セラミック多層配線基板の表面に少なくとも
金ボンディングパッド部６を有する低温焼成セラミック
多層配線基板において、前記金ボンディングパッド部６
の直下に金を導体材料としたビアホール７を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、基板表面に少なくとも
金からなるボンディングパッド部が必要な低温焼成セラ
ミック多層配線基板に関するものである。
金からなるボンディングパッド部が必要な低温焼成セラ
ミック多層配線基板に関するものである。
【０００２】
【従来の技術】従来、低温焼成セラミック多層配線基板
において、実装密度の向上を目的としたワイヤボンディ
ングによるベアチップＩＣの搭載をする際、ボンディン
グ性並びに接続信頼性を確保するため、金をボンディン
グパッド部の材料として用いることが知られている。こ
のように、低温焼成セラミック多層配線基板の表面に金
ボンディングパッド部を設ける場合、内部の配線層との
電気的な導通をとるためのビアホール内で使用する材料
として、金等に比べて価格が廉価であるため銀または銀
−パラジウムを使用するのが一般的であった。
において、実装密度の向上を目的としたワイヤボンディ
ングによるベアチップＩＣの搭載をする際、ボンディン
グ性並びに接続信頼性を確保するため、金をボンディン
グパッド部の材料として用いることが知られている。こ
のように、低温焼成セラミック多層配線基板の表面に金
ボンディングパッド部を設ける場合、内部の配線層との
電気的な導通をとるためのビアホール内で使用する材料
として、金等に比べて価格が廉価であるため銀または銀
−パラジウムを使用するのが一般的であった。
【０００３】
【発明が解決しようとする課題】しかしながら、金ボン
ディングパッド部に接続する直下のビア導体材料が銀ペ
ーストでは、焼成時の金と銀との相互拡散速度の違いに
より、焼成時に接続界面で空洞が形成される（カーケン
ダル効果）ために、オープン不良が多発する問題があっ
た。そのため、図２にその一例を示すように、銀ビア１
１と金ボンディングパッド部１２との間に、例えば銀−
パラジウム層１３を介在させなければならない問題があ
った。そのため、金ボンディングパッド部と銀−パラジ
ウム層とのオーバーラップ部の印刷ズレを配慮し、設計
基準を緩和する必要があった。
ディングパッド部に接続する直下のビア導体材料が銀ペ
ーストでは、焼成時の金と銀との相互拡散速度の違いに
より、焼成時に接続界面で空洞が形成される（カーケン
ダル効果）ために、オープン不良が多発する問題があっ
た。そのため、図２にその一例を示すように、銀ビア１
１と金ボンディングパッド部１２との間に、例えば銀−
パラジウム層１３を介在させなければならない問題があ
った。そのため、金ボンディングパッド部と銀−パラジ
ウム層とのオーバーラップ部の印刷ズレを配慮し、設計
基準を緩和する必要があった。
【０００４】また、金ボンディングパッド部に接続する
直下のビア導体材料が銀−パラジウムでは、例えば図３
にその一例を示すように、金ボンディングパッドを基板
と同時焼成する場合、銀−パラジウムビア１４をなす銀
−パラジウムペーストが焼成時に体積膨張を生じるため
に、銀−パラジウムビア１４が金ボンディングパッド部
１２を突き上げ、金ボンディングパッド部１２の平坦度
が損なわれるという問題があった。そのため、平坦なワ
イヤボンディングエリアを確保するために、金ボンディ
ングパッド部１２の長さを長く形成しなければならない
問題があった。また、金ボンディングパッドを焼成済み
多層基板上に厚膜印刷で形成する場合、銀−パラジウム
ビア１４の突起に金ボンディングパッドを印刷で接続さ
せなければならないため、パターンのにじみを配慮し、
設計基準を緩和する必要があった。
直下のビア導体材料が銀−パラジウムでは、例えば図３
にその一例を示すように、金ボンディングパッドを基板
と同時焼成する場合、銀−パラジウムビア１４をなす銀
−パラジウムペーストが焼成時に体積膨張を生じるため
に、銀−パラジウムビア１４が金ボンディングパッド部
１２を突き上げ、金ボンディングパッド部１２の平坦度
が損なわれるという問題があった。そのため、平坦なワ
イヤボンディングエリアを確保するために、金ボンディ
ングパッド部１２の長さを長く形成しなければならない
問題があった。また、金ボンディングパッドを焼成済み
多層基板上に厚膜印刷で形成する場合、銀−パラジウム
ビア１４の突起に金ボンディングパッドを印刷で接続さ
せなければならないため、パターンのにじみを配慮し、
設計基準を緩和する必要があった。
【０００５】したがって、上述したようにビア導体とし
て銀または銀−パラジウム等を用いる従来の方法では、
いずれの場合もビアから金ボンディングパッド部先端ま
での距離が長くなっり、ボンディングパッド間のピッチ
が狭くできないために、セラミック多層配線基板の表面
の厚膜パターンの高密度化を達成できない問題があっ
た。
て銀または銀−パラジウム等を用いる従来の方法では、
いずれの場合もビアから金ボンディングパッド部先端ま
での距離が長くなっり、ボンディングパッド間のピッチ
が狭くできないために、セラミック多層配線基板の表面
の厚膜パターンの高密度化を達成できない問題があっ
た。
【０００６】本発明の目的は上述した課題を解消して、
金ボンディングパッド部のピッチおよびサイズを最小に
することができ、高密度化を達成することができる低温
焼成セラミック多層配線基板を提供しようとするもので
ある。
金ボンディングパッド部のピッチおよびサイズを最小に
することができ、高密度化を達成することができる低温
焼成セラミック多層配線基板を提供しようとするもので
ある。
【０００７】
【課題を解決するための手段】本発明の低温焼成セラミ
ック多層配線基板は、基板表面に少なくとも金ボンディ
ングパッド部を有する低温焼成セラミック多層配線基板
において、前記金ボンディングパッド部の直下に金を導
体材料としたビアホールを有することを特徴とするもの
である。
ック多層配線基板は、基板表面に少なくとも金ボンディ
ングパッド部を有する低温焼成セラミック多層配線基板
において、前記金ボンディングパッド部の直下に金を導
体材料としたビアホールを有することを特徴とするもの
である。
【０００８】
【作用】上述した構成において、金ボンディングパッド
部の直下のビアのみを金からなるビアとしたため、焼成
時のオープン不良や金ボンディングパッド部の平坦度不
良をなくすことができ、さらに設計基準の緩和が不要と
なり、その結果金ボンディングパッド部のピッチおよび
サイズを大きくする必要がなく、高密度化を達成するこ
とができる。また、金の使用を、金ボンディングパッド
部の直下のビアのみとしているため、金ビアを形成する
ことによるコストの上昇を最小限にすることができる。
部の直下のビアのみを金からなるビアとしたため、焼成
時のオープン不良や金ボンディングパッド部の平坦度不
良をなくすことができ、さらに設計基準の緩和が不要と
なり、その結果金ボンディングパッド部のピッチおよび
サイズを大きくする必要がなく、高密度化を達成するこ
とができる。また、金の使用を、金ボンディングパッド
部の直下のビアのみとしているため、金ビアを形成する
ことによるコストの上昇を最小限にすることができる。
【０００９】
【実施例】図１は本発明の低温焼成セラミック多層配線
基板の一例の構成を示す断面図である。本実施例では、
表面の１層以外に銀配線層２、銀ビア３、銀−パラジウ
ム配線層４、銀−パラジウムビア５を配し、表面の金ボ
ンディングパッド部６の直下のみを金ビア７で構成して
低温焼成セラミック多層配線基板１を得ている。すなわ
ち、図中最内部の第３内層には銀配線層２を設け、第２
内層にも銀配線層２を設け、これらの銀配線層２の間を
銀ビア３で電気的な導通をとるとともに、第１内層には
銀−パラジウム配線層４を設け、この銀−パラジウム配
線層４と第２内層の銀配線層２との間は銀−パラジウム
ビア５で電気的な導通をとっている。また、図１に示す
ように、表面でも銀−パラジウム配線層４の直下のビア
は銀−パラジウムビア５としている。なお、銀−パラジ
ウムビア５は銀−パラジウシム以外の材料例えば、銀、
銀−白金等を用いても構成可能である。
基板の一例の構成を示す断面図である。本実施例では、
表面の１層以外に銀配線層２、銀ビア３、銀−パラジウ
ム配線層４、銀−パラジウムビア５を配し、表面の金ボ
ンディングパッド部６の直下のみを金ビア７で構成して
低温焼成セラミック多層配線基板１を得ている。すなわ
ち、図中最内部の第３内層には銀配線層２を設け、第２
内層にも銀配線層２を設け、これらの銀配線層２の間を
銀ビア３で電気的な導通をとるとともに、第１内層には
銀−パラジウム配線層４を設け、この銀−パラジウム配
線層４と第２内層の銀配線層２との間は銀−パラジウム
ビア５で電気的な導通をとっている。また、図１に示す
ように、表面でも銀−パラジウム配線層４の直下のビア
は銀−パラジウムビア５としている。なお、銀−パラジ
ウムビア５は銀−パラジウシム以外の材料例えば、銀、
銀−白金等を用いても構成可能である。
【００１０】上述した構成の低温焼成セラミック多層配
線基板は、低温焼成可能なセラミックグリーンシートに
銀を主成分とするビア導体及び配線導体を印刷し、金ボ
ンディングパッド用の金ペーストの直下のビアには金ペ
ーストを充填した後に積層多層化された未焼成基板を得
た後、同時に低温で焼成することにより得ることができ
る。また、金ボンディングパッド部等の表面導体は焼成
された多層基板に厚膜印刷により形成されるのが一般的
である。
線基板は、低温焼成可能なセラミックグリーンシートに
銀を主成分とするビア導体及び配線導体を印刷し、金ボ
ンディングパッド用の金ペーストの直下のビアには金ペ
ーストを充填した後に積層多層化された未焼成基板を得
た後、同時に低温で焼成することにより得ることができ
る。また、金ボンディングパッド部等の表面導体は焼成
された多層基板に厚膜印刷により形成されるのが一般的
である。
【００１１】本発明は金ボンディングパッド部の直下の
みが金ビアであれば達成でき、その他のビアおよび配線
層は従来から知られているどのようなものでも使用でき
ることはいうまでもない。そのため、上述した実施例に
おける、銀および銀−パラジウム以外の材料例えば銀−
白金等も同様に使用できることはいうまでもない。
みが金ビアであれば達成でき、その他のビアおよび配線
層は従来から知られているどのようなものでも使用でき
ることはいうまでもない。そのため、上述した実施例に
おける、銀および銀−パラジウム以外の材料例えば銀−
白金等も同様に使用できることはいうまでもない。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、金ボンディングパッド部の直下のビアのみを
金からなるビアとしたため、焼成時のオープン不良や金
ボンディングパッド部の平坦度不良をなくすことがで
き、さらに設計基準の緩和が不必要となり、その結果金
ボンディングパッド部のピッチおよびサイズを大きくす
る必要がなく、高密度化を達成することができる。ま
た、金の使用を、金ボンディングパッド部の直下のビア
のみとしているため、金ビアを形成することによるコス
トの上昇を最小限にすることができる。
によれば、金ボンディングパッド部の直下のビアのみを
金からなるビアとしたため、焼成時のオープン不良や金
ボンディングパッド部の平坦度不良をなくすことがで
き、さらに設計基準の緩和が不必要となり、その結果金
ボンディングパッド部のピッチおよびサイズを大きくす
る必要がなく、高密度化を達成することができる。ま
た、金の使用を、金ボンディングパッド部の直下のビア
のみとしているため、金ビアを形成することによるコス
トの上昇を最小限にすることができる。
【図１】本発明の低温焼成セラミック多層配線基板の一
例の構成を示す断面図である。
例の構成を示す断面図である。
【図２】従来の低温焼成セラミック多層配線基板の一例
の構成を示す断面図である。
の構成を示す断面図である。
【図３】従来の低温焼成セラミック多層配線基板の他の
例の構成を示す断面図である。
例の構成を示す断面図である。
１ 低温焼成セラミック多層配線基板 ２ 銀配線層 ３ 銀ビア ４ 銀−パラジウム配線層 ５ 銀ーパラジウムビア ６ 金ボンディングパッド部 ７ 金ビア
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 Ｂ 9154−4Ｅ 3/46 Ｈ 6921−4Ｅ
Claims (1)
- 【請求項１】 基板表面に少なくとも金ボンディングパ
ッド部を有する低温焼成セラミック多層配線基板におい
て、前記金ボンディングパッド部の直下に金を導体材料
としたビアホールを有することを特徴とする低温焼成セ
ラミック多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12314491A JPH0563367A (ja) | 1991-04-26 | 1991-04-26 | 低温焼成セラミツク多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12314491A JPH0563367A (ja) | 1991-04-26 | 1991-04-26 | 低温焼成セラミツク多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563367A true JPH0563367A (ja) | 1993-03-12 |
Family
ID=14853284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12314491A Pending JPH0563367A (ja) | 1991-04-26 | 1991-04-26 | 低温焼成セラミツク多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673537B1 (ko) * | 1999-12-10 | 2007-01-24 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51127112A (en) * | 1975-04-30 | 1976-11-05 | Fujitsu Ltd | Method of producing multiilayered glass substrate |
| JPH01287992A (ja) * | 1988-05-13 | 1989-11-20 | Ngk Spark Plug Co Ltd | 低温焼結多層セラミック基板 |
-
1991
- 1991-04-26 JP JP12314491A patent/JPH0563367A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51127112A (en) * | 1975-04-30 | 1976-11-05 | Fujitsu Ltd | Method of producing multiilayered glass substrate |
| JPH01287992A (ja) * | 1988-05-13 | 1989-11-20 | Ngk Spark Plug Co Ltd | 低温焼結多層セラミック基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673537B1 (ko) * | 1999-12-10 | 2007-01-24 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539622A (en) | Hybrid integrated circuit device | |
| US5089881A (en) | Fine-pitch chip carrier | |
| JPH0758240A (ja) | 半導体装置 | |
| JPH0563367A (ja) | 低温焼成セラミツク多層配線基板 | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JPS5999794A (ja) | 厚膜回路装置 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JP4465852B2 (ja) | 低温焼成セラミック回路基板 | |
| JP2545107B2 (ja) | 回路基板 | |
| KR920005952Y1 (ko) | 반도체장치 | |
| JP3188911B2 (ja) | 多層セラミック基板及びその作製方法、並びに半導体パッケージ | |
| JP2002344137A (ja) | 厚膜多層基板およびその製造方法 | |
| JPS5936922Y2 (ja) | 混成集積回路装置 | |
| JP2863358B2 (ja) | セラミック多層基板 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS6094794A (ja) | 多層配線基板 | |
| JP3633138B2 (ja) | 厚膜多層回路基板およびその製造方法 | |
| JPH066039A (ja) | セラミック多層基板 | |
| JPH0677660A (ja) | 抵抗体付きセラミックス回路基板 | |
| JPH1197582A (ja) | 配線基板およびその製造方法 | |
| JPH0646674B2 (ja) | 多層セラミツク回路基板の製造方法 | |
| JPS5815288A (ja) | 多層配線基板 | |
| JPS5992599A (ja) | 厚膜混成集積回路の製造方法 |