JPH056424B2 - - Google Patents
Info
- Publication number
- JPH056424B2 JPH056424B2 JP61030455A JP3045586A JPH056424B2 JP H056424 B2 JPH056424 B2 JP H056424B2 JP 61030455 A JP61030455 A JP 61030455A JP 3045586 A JP3045586 A JP 3045586A JP H056424 B2 JPH056424 B2 JP H056424B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- voltage
- polarity
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electromechanical Clocks (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はMOSトランジスタとコンデンサーよ
りなる昇圧回路に関するものである。
りなる昇圧回路に関するものである。
本発明の目的は電圧損失、電力損失とも極少
で、かつ小型、製造容易な昇圧回路を提供する事
にある。
で、かつ小型、製造容易な昇圧回路を提供する事
にある。
従来、液晶表示腕時計において、液晶を駆動す
るのに必要な高い電圧を得るために昇圧回路が用
いられている。また、液晶のダイナミツク駆動に
おいても高電圧が必要なため昇圧回路が用いられ
ている。従来の代表的な昇圧回路としては、 １ トランスを用いた昇圧回路。
るのに必要な高い電圧を得るために昇圧回路が用
いられている。また、液晶のダイナミツク駆動に
おいても高電圧が必要なため昇圧回路が用いられ
ている。従来の代表的な昇圧回路としては、 １ トランスを用いた昇圧回路。
２ コンデンサとダイオードを用いたシエンケル
形昇圧回路。
形昇圧回路。
がある。第１図にトランスを用いた昇圧回路を、
第２図にシエンケル形昇圧回路を示す。第２図に
おいてａは倍電圧昇圧回路、ｂは４倍電圧昇圧回
路である。第１図において１は電源電池、２は昇
圧用短形波発生回路、３は昇圧用トランス、４は
整流用ダイオード、E1は電源電圧、E2は昇圧出
力電圧をそれぞれ表わしている。第２図において
５，６，９，１０，１１，１２はシヨツトキーダ
イオード、７，８，１３，１４，１５，１６は昇
圧用コンデンサーをそれぞれ表わしている。
第２図にシエンケル形昇圧回路を示す。第２図に
おいてａは倍電圧昇圧回路、ｂは４倍電圧昇圧回
路である。第１図において１は電源電池、２は昇
圧用短形波発生回路、３は昇圧用トランス、４は
整流用ダイオード、E1は電源電圧、E2は昇圧出
力電圧をそれぞれ表わしている。第２図において
５，６，９，１０，１１，１２はシヨツトキーダ
イオード、７，８，１３，１４，１５，１６は昇
圧用コンデンサーをそれぞれ表わしている。
第１図，第２図中のＱ，はそれぞれ昇圧用方
形波信号、及びその反転信号であり、回路動作に
ついては既に良く知られているので省略する。
形波信号、及びその反転信号であり、回路動作に
ついては既に良く知られているので省略する。
これら従来の昇圧回路は、個別部品が大きい、
多い、またはダイオードによる損失があるといつ
た欠点がある。第１図の回路では形の大きいトラ
ンスという個別部品が必要である。第２図のシエ
ンケル形昇圧回路ではコンデンサとダイオードが
多数必要である。このダイオードには順方向電圧
降下を減らすためにシヨツトキ・ダイオードとい
うやや特殊な個別部品としてのダイオードが用い
られている。また、ダイオードを使用している限
り、順方向電圧降下による電圧損失、電力損失は
避けられない。電圧に関してはダイオード１個当
り0.2V位の損失があり、低温域では更に大きく
なる。電力損失に関しては第１図より第２図の回
路の方が良いが、それでも大体、85％以下であ
る。
多い、またはダイオードによる損失があるといつ
た欠点がある。第１図の回路では形の大きいトラ
ンスという個別部品が必要である。第２図のシエ
ンケル形昇圧回路ではコンデンサとダイオードが
多数必要である。このダイオードには順方向電圧
降下を減らすためにシヨツトキ・ダイオードとい
うやや特殊な個別部品としてのダイオードが用い
られている。また、ダイオードを使用している限
り、順方向電圧降下による電圧損失、電力損失は
避けられない。電圧に関してはダイオード１個当
り0.2V位の損失があり、低温域では更に大きく
なる。電力損失に関しては第１図より第２図の回
路の方が良いが、それでも大体、85％以下であ
る。
本発明においては線形スイツチング素子である
MOSトランジスタを用いてコンデンサーを充放
電させ、昇圧を行なう。MOSトランジスタは時
計用IC上に集積できるから、個別部品は少なく
なり、時計に組込み易くなる。またダイオードの
様な非線形素子を使用しないから理想的な昇圧比
が得られる。例えば倍電圧昇圧回路においては昇
圧比は1.99倍以上の値が得られている。更にスイ
ツチング素子となる複数のMOSトランジスタの
ゲート信号の反転タイミングを相当にずらすこと
により、もれ電流を完全に防止し90％以上の高い
電力変換動を可能としている。以上の様に本発明
は従来の昇圧回路の欠点の多くを取り除いたもの
である。
MOSトランジスタを用いてコンデンサーを充放
電させ、昇圧を行なう。MOSトランジスタは時
計用IC上に集積できるから、個別部品は少なく
なり、時計に組込み易くなる。またダイオードの
様な非線形素子を使用しないから理想的な昇圧比
が得られる。例えば倍電圧昇圧回路においては昇
圧比は1.99倍以上の値が得られている。更にスイ
ツチング素子となる複数のMOSトランジスタの
ゲート信号の反転タイミングを相当にずらすこと
により、もれ電流を完全に防止し90％以上の高い
電力変換動を可能としている。以上の様に本発明
は従来の昇圧回路の欠点の多くを取り除いたもの
である。
第３図に本発明によるコンデンサー、線形スイ
ツチング素子からなる倍電圧昇圧回路の原理を示
す。１は電源電池、S1〜S3はスイツチング素子、
７，８は個別コンデンサである。E1は電源電圧、
E2は昇圧電圧である。
ツチング素子からなる倍電圧昇圧回路の原理を示
す。１は電源電池、S1〜S3はスイツチング素子、
７，８は個別コンデンサである。E1は電源電圧、
E2は昇圧電圧である。
第３図ａにおいて、先づコンデンサ７を電源電
圧E1まで充電する。この時S1は閉じS2は接地さ
れている。一方コンデンサ８はS3が開いているの
で何も影響を受けない。次に第３図のｂの状態に
なる。この時S1は開きS2は電源側に接続されるの
で、電源電池１とコンデンサ７は直列に接続され
る。従つてコンデンサー７の先端には電源電池の
電圧E1とコンデンサー７に充電された電圧E1と
の和、つまり2E1という電圧が現われる。そして
S3が閉じられるとコンデンサー８はこの電圧２
E1で充電される。第３図のａとｂの状態が交互
にくり返される事によつてコンデンサー８の端子
電圧E2は完全に２E1となり、完全倍電圧の昇圧
回路が実現される。この出力電圧E2を基にして
更に倍電圧昇圧をくり返せば2m倍圧回路が実現で
きるし、又、2m倍昇圧電圧に電源電圧E1をｌ回
積み重ねると（2m＋ｌ）倍昇圧回路が実現でき
る。つまり、この昇圧原理を用いれば任意のｎ倍
昇圧回路が実現できる。ただし，ｍ，ｌ，ｎは１
以上の自然数である。
圧E1まで充電する。この時S1は閉じS2は接地さ
れている。一方コンデンサ８はS3が開いているの
で何も影響を受けない。次に第３図のｂの状態に
なる。この時S1は開きS2は電源側に接続されるの
で、電源電池１とコンデンサ７は直列に接続され
る。従つてコンデンサー７の先端には電源電池の
電圧E1とコンデンサー７に充電された電圧E1と
の和、つまり2E1という電圧が現われる。そして
S3が閉じられるとコンデンサー８はこの電圧２
E1で充電される。第３図のａとｂの状態が交互
にくり返される事によつてコンデンサー８の端子
電圧E2は完全に２E1となり、完全倍電圧の昇圧
回路が実現される。この出力電圧E2を基にして
更に倍電圧昇圧をくり返せば2m倍圧回路が実現で
きるし、又、2m倍昇圧電圧に電源電圧E1をｌ回
積み重ねると（2m＋ｌ）倍昇圧回路が実現でき
る。つまり、この昇圧原理を用いれば任意のｎ倍
昇圧回路が実現できる。ただし，ｍ，ｌ，ｎは１
以上の自然数である。
実際の昇圧比の上限はスイツチング素子、及び
コンデンサの耐圧によつて制限される。
コンデンサの耐圧によつて制限される。
第４図に、本発明によるMOSトランジスタを
使つた倍電圧昇圧回路を、第５図にそのタイミン
グチヤートを示す。電源電池１、コンデンサー
７，８は第３図と同じであり、Ｐ−MOSトラン
ジスタ２０、Ｃ−MOSインバータ２３、Ｐ−
MOSトランジスタ２２の各MOSトランジスタは
第３図のS1，S2，S3の働きをする。３４は低電圧
系−高電圧系Ｃ−MOSインターフエイス回路で
あり、Ｐ−MOSトランジスタ２２のスイツチン
グ制御信号ｃを低電圧から高電圧に変換する。
又、MOSトランジスタ２０，２２のサブストレ
ート電極は必ず第４図にある方向、即ち、各々の
ドレイン電極に接続して、MOSトランジスタの
寄生ダイオードがコンデンサーの充電電流に対し
て順方向となるようにしなければならない。でな
いとせつかくの昇圧電圧が寄生ダイオードによつ
て電源側へ逆流してしまう。回路の動作はＰ−
MOSトランジスタ２０は、スイツチング信号制
御ＢがＣ−MOSインバータ２１で反転された
により、Ｐ−MOSトランジスタ２２はスイツチ
ング制御信号Ｃが反転及び電圧変換された信号C
によつて夫々スイツチングされ、切換スイツチと
なるＣ−MOSインバータ２個よりなるＣ−MOS
バツフア２３にはスイツチング制御信号Ａが入力
されコンデンサ７の一方の端子の電位を切換える
ことにより、第３図の説明の如く動作する。ここ
でスイツチング素子２３，２０，２２を駆動する
スイツチング制御信号を第５図Ａ，Ｂ，Ｃとし、
それぞれのパルス幅をわずかに違える事により、
スイツチング素子の相互間の干渉を無くしてい
る。
使つた倍電圧昇圧回路を、第５図にそのタイミン
グチヤートを示す。電源電池１、コンデンサー
７，８は第３図と同じであり、Ｐ−MOSトラン
ジスタ２０、Ｃ−MOSインバータ２３、Ｐ−
MOSトランジスタ２２の各MOSトランジスタは
第３図のS1，S2，S3の働きをする。３４は低電圧
系−高電圧系Ｃ−MOSインターフエイス回路で
あり、Ｐ−MOSトランジスタ２２のスイツチン
グ制御信号ｃを低電圧から高電圧に変換する。
又、MOSトランジスタ２０，２２のサブストレ
ート電極は必ず第４図にある方向、即ち、各々の
ドレイン電極に接続して、MOSトランジスタの
寄生ダイオードがコンデンサーの充電電流に対し
て順方向となるようにしなければならない。でな
いとせつかくの昇圧電圧が寄生ダイオードによつ
て電源側へ逆流してしまう。回路の動作はＰ−
MOSトランジスタ２０は、スイツチング信号制
御ＢがＣ−MOSインバータ２１で反転された
により、Ｐ−MOSトランジスタ２２はスイツチ
ング制御信号Ｃが反転及び電圧変換された信号C
によつて夫々スイツチングされ、切換スイツチと
なるＣ−MOSインバータ２個よりなるＣ−MOS
バツフア２３にはスイツチング制御信号Ａが入力
されコンデンサ７の一方の端子の電位を切換える
ことにより、第３図の説明の如く動作する。ここ
でスイツチング素子２３，２０，２２を駆動する
スイツチング制御信号を第５図Ａ，Ｂ，Ｃとし、
それぞれのパルス幅をわずかに違える事により、
スイツチング素子の相互間の干渉を無くしてい
る。
これは、第３図ａの状態から第３図ｂの状態に
変化する際にスイツチS1とS3が一瞬であつても同
時にオンすると２E1に充電されたコンデンサー
８の電荷が電池E1を介して放電するおそれがあ
る。特にスイツチS1，S2をMOSトランジスタで
構成し、同じタイミングで反転する信号で制御す
ると、第４図のMOSトランジスタ２０が完全に
オフする前にMOSトランジスタ２２がオンして
しまい、コンデンサー８の電荷が放電され昇圧動
率が低下する。そして本発明では第５図のように
スイツチ制御信号ＢとＣの反転タイミングをずら
し、信号Ｂがハイからローに変化し、MOSトラ
ンジスタ２０が完全にオフしてから一定時間後
に、信号Ｃがローからハイに変化し、MOSトラ
ンジスタ２２がオンするように構成されている。
同様に第３図ｂからａに状態が変わる際にもスイ
ツチS3がオフしてからスイツチS1がオンするよう
に第５図のスイツチング制御信号Ｃがハイからロ
ーに変化した後に信号Ｂがローからハイに変化
し、電荷のもれを防止している。
変化する際にスイツチS1とS3が一瞬であつても同
時にオンすると２E1に充電されたコンデンサー
８の電荷が電池E1を介して放電するおそれがあ
る。特にスイツチS1，S2をMOSトランジスタで
構成し、同じタイミングで反転する信号で制御す
ると、第４図のMOSトランジスタ２０が完全に
オフする前にMOSトランジスタ２２がオンして
しまい、コンデンサー８の電荷が放電され昇圧動
率が低下する。そして本発明では第５図のように
スイツチ制御信号ＢとＣの反転タイミングをずら
し、信号Ｂがハイからローに変化し、MOSトラ
ンジスタ２０が完全にオフしてから一定時間後
に、信号Ｃがローからハイに変化し、MOSトラ
ンジスタ２２がオンするように構成されている。
同様に第３図ｂからａに状態が変わる際にもスイ
ツチS3がオフしてからスイツチS1がオンするよう
に第５図のスイツチング制御信号Ｃがハイからロ
ーに変化した後に信号Ｂがローからハイに変化
し、電荷のもれを防止している。
また、スイツチング制御信号ＡとＢの関係も同
様な関係となつている。即ち、第３図ａからｂに
変化する際に、スイツチS1がオフする前にスイツ
チS2が切換わつてしまうとコンデンサー７の電荷
が放電されてしまう。そこで第５図のスイツチン
グ制御信号Ａは、信号Ｂがハイかローに変化し
MOSトランジスター２０が完全にオフした後に
ローからハイに変化しコンデンサー７の一方の端
子電圧を電池電圧E1に変化させてコンデンサー
７の電荷の放電を防止している。同様に第５図ｂ
からａに変化する際には、スイツチS2が切換つた
後にスイツチS1がオンするように第５図の信号Ｂ
は、信号Ａがハイからローに変化した後にローか
らハイに変化しMOSトランジスター２０がオン
するように構成して電荷のもれを防止している。
様な関係となつている。即ち、第３図ａからｂに
変化する際に、スイツチS1がオフする前にスイツ
チS2が切換わつてしまうとコンデンサー７の電荷
が放電されてしまう。そこで第５図のスイツチン
グ制御信号Ａは、信号Ｂがハイかローに変化し
MOSトランジスター２０が完全にオフした後に
ローからハイに変化しコンデンサー７の一方の端
子電圧を電池電圧E1に変化させてコンデンサー
７の電荷の放電を防止している。同様に第５図ｂ
からａに変化する際には、スイツチS2が切換つた
後にスイツチS1がオンするように第５図の信号Ｂ
は、信号Ａがハイからローに変化した後にローか
らハイに変化しMOSトランジスター２０がオン
するように構成して電荷のもれを防止している。
このように本発明では、MOSトランジスタ２
０，２２のスイツチング制御信号Ｂ，Ｃの反転タ
イミングをずらしコンデンサー８の電荷もれを防
止すると共にスイツチング制御信号Ａ，Ｂの反転
タイミングをずらしてコンデンサー８の電荷もれ
を防止し、さらにスイツチング制御信号Ａ，Ｃの
反転タイミングをずらすことによつてもコンデン
サー８の電荷もれを防止し、これら信号の関係を
単独又は組み合わせて用いることにより昇圧回路
の昇圧動率を著しく高めることができる。
０，２２のスイツチング制御信号Ｂ，Ｃの反転タ
イミングをずらしコンデンサー８の電荷もれを防
止すると共にスイツチング制御信号Ａ，Ｂの反転
タイミングをずらしてコンデンサー８の電荷もれ
を防止し、さらにスイツチング制御信号Ａ，Ｃの
反転タイミングをずらすことによつてもコンデン
サー８の電荷もれを防止し、これら信号の関係を
単独又は組み合わせて用いることにより昇圧回路
の昇圧動率を著しく高めることができる。
さらに、第５図のスイツチング制御信号ＡとＣ
についても信号Ａがローからハイに変化した後に
信号Ｃがローからハイに変化して、第３図ａから
ｂに変化する際に、スイツチS2がロー側にあると
きにスイツチS3がオンしてコンデンサー８の電が
もれるのを防止し、同様に、第３図ｂからａに変
化するときに、スイツチS2がスイツチS3がオフに
なるより先に切換わつてしまい、コンデンサー８
の電荷がもれるのを防止するため、第５図の信号
Ｃがハイからローに変化した後に信号Ａがハイか
らローに変化するようになつている。
についても信号Ａがローからハイに変化した後に
信号Ｃがローからハイに変化して、第３図ａから
ｂに変化する際に、スイツチS2がロー側にあると
きにスイツチS3がオンしてコンデンサー８の電が
もれるのを防止し、同様に、第３図ｂからａに変
化するときに、スイツチS2がスイツチS3がオフに
なるより先に切換わつてしまい、コンデンサー８
の電荷がもれるのを防止するため、第５図の信号
Ｃがハイからローに変化した後に信号Ａがハイか
らローに変化するようになつている。
従来のシエンケル形昇圧回路と似た条件で第４
図の回路を実験した結果を第６図に示す。動作周
波数は256Hz、コンデンサー７，８は共に0.47μF、
RCAのCD4000AシリーズのＣ−MOSトランジス
タを用い、E1＝3000Vで測定した。CD4000Aシ
リーズには入力保護回路があるのでこれによるリ
ーグ電流を防ぐため、若干の回路を追加した。第
６図縦軸は昇圧比と電力変換効率一であり、電力
変換動率は●印昇圧比の値は×印で表わされてい
るがたいへん優秀である。負抵抗が200KΩ以上
の時、昇圧比は1.9倍以上という数値であり、た
いへん満足できるものであつた。電力変換効率の
測定値は●印で表わされているが、これもかなり
良い成積であり、広い範囲で効率90％を越えてい
る。高抵抗負荷側（微少電流負側）で効率が落ち
ているが、これは使用MOSトランジスタ自身、
又はその入力保護回路によるリーク電流が1μA程
あつたためである。
図の回路を実験した結果を第６図に示す。動作周
波数は256Hz、コンデンサー７，８は共に0.47μF、
RCAのCD4000AシリーズのＣ−MOSトランジス
タを用い、E1＝3000Vで測定した。CD4000Aシ
リーズには入力保護回路があるのでこれによるリ
ーグ電流を防ぐため、若干の回路を追加した。第
６図縦軸は昇圧比と電力変換効率一であり、電力
変換動率は●印昇圧比の値は×印で表わされてい
るがたいへん優秀である。負抵抗が200KΩ以上
の時、昇圧比は1.9倍以上という数値であり、た
いへん満足できるものであつた。電力変換効率の
測定値は●印で表わされているが、これもかなり
良い成積であり、広い範囲で効率90％を越えてい
る。高抵抗負荷側（微少電流負側）で効率が落ち
ているが、これは使用MOSトランジスタ自身、
又はその入力保護回路によるリーク電流が1μA程
あつたためである。
従つて時計用としてリーク電流の少いＣ−
MOS−ICでつくれば高抵抗負側での効率も90％
以上になると考えられる。
MOS−ICでつくれば高抵抗負側での効率も90％
以上になると考えられる。
以上の様に、本発明の昇圧回路は制御信号Ａ，
Ｂ，Ｃの反転タイミングを相互にずらしたことか
ら従来の昇圧回路により優れそデータが得られて
いる。また、このデータからモノリシツクIC上
に薄膜集積された小容量コンデンサーを使つても
充分に液晶を駆動できると予想される。
Ｂ，Ｃの反転タイミングを相互にずらしたことか
ら従来の昇圧回路により優れそデータが得られて
いる。また、このデータからモノリシツクIC上
に薄膜集積された小容量コンデンサーを使つても
充分に液晶を駆動できると予想される。
以上の様に、本発明はMOSトランジスタを線
形スイツチング素子として用い、しかも、そのス
イツチ制御信号の反転タイミングをずらし、コン
デンサーの電荷のもれを防止したことにより、極
めて高い動率が得られ、電子時計等に最適な昇圧
回路となる。
形スイツチング素子として用い、しかも、そのス
イツチ制御信号の反転タイミングをずらし、コン
デンサーの電荷のもれを防止したことにより、極
めて高い動率が得られ、電子時計等に最適な昇圧
回路となる。
また、本発明では、第１のコンデンサー７の第
１の端子を第１のスイツチ素子２０の第２の電極
に接続し、前記第１のコンデンサ７の第２の端子
を切換スイツチ２３を介して電源の第１の極性ま
たは第２の極性の出力端に交互に接続し、直列接
続した異なるチヤンネルのMOSトランジスタを
前記第１のコンデンサ７に並列に接続すると共に
ゲート電極同士と出力電極同士とをそれぞれ接続
して前記出力電極を前記第１のスイツチ素子２０
のゲート電極に接続したCMOSトランジスタ２
１を設け、前記CMOSトランジスタ２１の前記
第１のスイツチ素子２０と同一チヤンネルのトラ
ンジスタがオンの期間にのみ前記第１のコンデン
サ７の第２の端子に印加される電源の極性を切り
換える様、前記CMOSトランジスタ２１のゲー
ト電極に印加される制御信号Ｂの切換タイミング
と切換スイツチ２３に印加される制御信号Ａの極
性切換タイミングとを異ならせることにより前記
第１のコンデンサから電源への逆流を防止するこ
とができ、昇圧が効率的に行える。
１の端子を第１のスイツチ素子２０の第２の電極
に接続し、前記第１のコンデンサ７の第２の端子
を切換スイツチ２３を介して電源の第１の極性ま
たは第２の極性の出力端に交互に接続し、直列接
続した異なるチヤンネルのMOSトランジスタを
前記第１のコンデンサ７に並列に接続すると共に
ゲート電極同士と出力電極同士とをそれぞれ接続
して前記出力電極を前記第１のスイツチ素子２０
のゲート電極に接続したCMOSトランジスタ２
１を設け、前記CMOSトランジスタ２１の前記
第１のスイツチ素子２０と同一チヤンネルのトラ
ンジスタがオンの期間にのみ前記第１のコンデン
サ７の第２の端子に印加される電源の極性を切り
換える様、前記CMOSトランジスタ２１のゲー
ト電極に印加される制御信号Ｂの切換タイミング
と切換スイツチ２３に印加される制御信号Ａの極
性切換タイミングとを異ならせることにより前記
第１のコンデンサから電源への逆流を防止するこ
とができ、昇圧が効率的に行える。
また、第１のコンデンサ７の放電時、第１のコ
ンデンサ７の第１の端子の電圧は、電源電圧と第
１のコンデンサ７の充電電圧との和となり、この
第１のコンデンサ７の第１の端子の電圧を
CMOSトランジスタのＰチヤンネルトランジス
タを介して第１のスイツチ素子２０のゲート電極
に印加するから、前記第１のコンデンサ７を放電
するとき、前記第１のスイツチ素子２０のオフ状
態を保持するための別の高圧制御信号用電源が不
要であり回路が簡単に構成できるという効果を奏
する。
ンデンサ７の第１の端子の電圧は、電源電圧と第
１のコンデンサ７の充電電圧との和となり、この
第１のコンデンサ７の第１の端子の電圧を
CMOSトランジスタのＰチヤンネルトランジス
タを介して第１のスイツチ素子２０のゲート電極
に印加するから、前記第１のコンデンサ７を放電
するとき、前記第１のスイツチ素子２０のオフ状
態を保持するための別の高圧制御信号用電源が不
要であり回路が簡単に構成できるという効果を奏
する。
第１図は従来のトランスを使用した昇圧回路
図。第２図は従来のシエンケル形昇圧回路。ａは
倍電圧昇圧回路図であり、ｂは４倍電圧昇圧回路
図である。第３図は本発明によるコンデンサーと
スイツチング素子による倍電圧昇圧回路の簡単な
動作説明図。ａは充電期間、ｂは昇圧、放電期間
の状態の動作を表わしている。第４図は本発明に
よるコンデンサーとMOSスイツチング素子を使
つた倍電圧昇圧回路図。第５図は第４図の回路の
制御信号Ａ，Ｂ，Ｃのタイミングチヤート。第６
図は第５図の回路の昇圧比、及び電力変換効率と
負荷抵抗との関係を示すグラフ。 ２０，２２……Ｐ−MOSスイツチングトラン
ジスタ。２１……Ｃ−MOSインバータによるイ
ンターフエイス。２３……スイツチング素子とし
て働くＣ−MOSバツフア。３４……低電圧系−
高電圧系のインターフエイス回路。Ａ……Ｃ−
MOSバツフア２３のスイツチング制御信号。Ｂ
……Ｐ−MOSTr２０のスイツチング制御信号。
Ｃ……Ｐ−MOSTr２２のスイツチング制御信
号。Ｄ……昇圧出力。
図。第２図は従来のシエンケル形昇圧回路。ａは
倍電圧昇圧回路図であり、ｂは４倍電圧昇圧回路
図である。第３図は本発明によるコンデンサーと
スイツチング素子による倍電圧昇圧回路の簡単な
動作説明図。ａは充電期間、ｂは昇圧、放電期間
の状態の動作を表わしている。第４図は本発明に
よるコンデンサーとMOSスイツチング素子を使
つた倍電圧昇圧回路図。第５図は第４図の回路の
制御信号Ａ，Ｂ，Ｃのタイミングチヤート。第６
図は第５図の回路の昇圧比、及び電力変換効率と
負荷抵抗との関係を示すグラフ。 ２０，２２……Ｐ−MOSスイツチングトラン
ジスタ。２１……Ｃ−MOSインバータによるイ
ンターフエイス。２３……スイツチング素子とし
て働くＣ−MOSバツフア。３４……低電圧系−
高電圧系のインターフエイス回路。Ａ……Ｃ−
MOSバツフア２３のスイツチング制御信号。Ｂ
……Ｐ−MOSTr２０のスイツチング制御信号。
Ｃ……Ｐ−MOSTr２２のスイツチング制御信
号。Ｄ……昇圧出力。
Claims (1)
- 【特許請求の範囲】 １ ゲート電極及び第１、第２の電極を有する
MOSトランジスタをスイツチ素子として使用し、 電源の第１の極性の出力端が第１のスイツチ素
子の第１の電極に接続され、 前記第１のスイツチ素子の第２の電極は第１の
コンデンサの第１の端子に接続され、 第２のスイツチ素子の第１の電極は前記第１の
コンデンサの前記第１の端子に接続され、 第２のコンデンサの第１の端子は前記第２のス
イツチ素子の第２の電極に接続され、 前記第１のコンデンサの第２の端子は切換スイ
ツチを介して前記電源の第１の極性または第２の
極性の出力端に交互に接続され、 前記第２のコンデンサの第２の端子は前記電源
の第２の極性の出力端に接続されるよう構成した
昇圧回路において、 前記第１及び第２のスイツチ素子のサブストレ
ート電極をそれぞれ前記第１および第２のコンデ
ンサの充電方向に寄生ダイオードが形成されるよ
うな電極に接続し、 直列接続した異なるチヤンネルのMOSトラン
ジスタを前記第１のコンデンサに並列に接続する
と共にゲート電極同士と出力電極同士とをそれぞ
れ接続して前記出力電極を前記第１のスイツチ素
子のゲート電極に接続したCMOSトランジスタ
を設け、 前記CMOSトランジスタの前記第１のスイツ
チ素子と同一チヤンネルのトランジスタがオンの
期間にのみ前記第１のコンデンサの前記第２の端
子に印加される電源の極性を切り換える様、前記
CMOSトランジスタのゲート電極に印加される
制御信号の切換タイミングと前記切換スイツチに
印加される制御信号の極性切換タイミングとを異
ならせることにより前記第１のコンデンサから前
記電源への逆流を防止するようにしたことを特徴
とする昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045586A JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045586A JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51131019A Division JPS6024431B2 (ja) | 1976-10-29 | 1976-10-29 | 電子時計用昇圧回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3287793A Division JPH06327236A (ja) | 1991-11-01 | 1991-11-01 | 昇圧方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144566A JPS62144566A (ja) | 1987-06-27 |
| JPH056424B2 true JPH056424B2 (ja) | 1993-01-26 |
Family
ID=12304376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045586A Granted JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144566A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120718A (ja) * | 1993-08-31 | 1995-05-12 | Sharp Corp | 液晶表示装置の駆動電圧発生装置 |
| US6366485B1 (en) * | 1998-09-17 | 2002-04-02 | Seiko Epson Corporation | Power source device, power supplying method, portable electronic equipment, and electronic timepiece |
| JP4647806B2 (ja) * | 2001-03-01 | 2011-03-09 | シチズンホールディングス株式会社 | 昇圧システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4860227A (ja) * | 1971-12-03 | 1973-08-23 |
-
1986
- 1986-02-14 JP JP3045586A patent/JPS62144566A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62144566A (ja) | 1987-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0585925B1 (en) | Voltage converting circuit | |
| US3955353A (en) | Direct current power converters employing digital techniques used in electronic timekeeping apparatus | |
| US3824447A (en) | Booster circuit | |
| US4186436A (en) | Booster circuit | |
| US5635776A (en) | Charge pump voltage converter | |
| US4068295A (en) | Voltage multiplier for an electronic time apparatus | |
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| US5306954A (en) | Charge pump with symmetrical +V and -V outputs | |
| US5668703A (en) | Boost converter for driving a capacitive load | |
| US20100245327A1 (en) | Power supply circuit and display device including the same | |
| JPH07508873A (ja) | ハーフブリッジ駆動回路 | |
| CN101136588A (zh) | 电压变换电路及具有该电压变换电路的显示装置 | |
| EP0175935A2 (en) | Integrated circuit for arithmetic operation and display | |
| US8314648B2 (en) | Power supply circuit and display device including the same | |
| JPH06327236A (ja) | 昇圧方法 | |
| US4279010A (en) | DC-DC Converter for solid state watches | |
| CA1132192A (en) | Voltage converter circuit | |
| JPH056424B2 (ja) | ||
| JP3205756B2 (ja) | 電子機器 | |
| JPS6024431B2 (ja) | 電子時計用昇圧回路 | |
| GB2035723A (en) | Voltage boosting circuit | |
| CN110401343B (zh) | 双电荷泵并行的升压电路 | |
| JPH01155715A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP2001309643A (ja) | 電子機器 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 |