JPH0566940A - Ｃｐｕ実行命令解析方式 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵにより実行された命令および当該命令
の実行を解析するデータをメモリに記憶することによ
り、処理の継続が不可能な障害の原因の解析を容易にし
て、システムの信頼性の向上を特徴としている。 【構成】 命令を実行するＣＰＵ１と、このＣＰＵ１に
より実行される命令を記憶する命令書込み用バッファ７
と、前記ＣＰＵ１により実行される命令の実行前のデー
タを記憶する実行前データ書込み用バッファ９と、この
実行前データ書込み用バッファ９に記憶されているデー
タおよび前記命令書込み用バッファ７に記憶されている
命令を記憶するメモリ１３と、前記ＣＰＵ１の状態を示
すステータスレジスタのビットが変化した場合または前
記命令書込み用バッファ７および実行前データ書込み用
バッファ９のいずれかがバッファフル状態の場合、当該
命令書込み用バッファ７に記憶されている命令および実
行前データ書込み用バッファ９に記憶されているデータ
を前記メモリに記憶する手段１１と、を備えたことを特
徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵにより実行され
た命令を解析するための当該命令および解析に必要なデ
ータをメモリに記憶することにより、ＣＰＵにより実行
された命令の解析を容易にするＣＰＵ実行命令解析方式
に関する。

【０００２】

【従来の技術】コンピュータシステムの入出力装置、演
算装置および記憶装置を制御するＣＰＵ（中央処理装
置）は操作指令である命令を実行することによりコンピ
ュータシステムの制御を実行する。

【０００３】従来、コンピュータシステムにおいて、Ｃ
ＰＵにより実行された命令および当該命令を解析するデ
ータは、記憶装置等に記憶されていなかった。従って、
例えば、処理の継続が不可能なトラップが発生するとＣ
ＰＵにより実行された命令を解析するのが困難であり、
特に、パイプライン制御等の複雑な制御を実行するＣＰ
Ｕではシステムの効率の低下を防止するのが容易ではな
かった。

【０００４】

【発明が解決しようとする課題】ところで、従来のＣＰ
Ｕ実行命令解析方式は、ＣＰＵにより実行された命令お
よび当該命令を解析するデータを記憶装置に記憶してい
ないので、処理の継続が不可能なトラップ等が発生して
も当該トラップの原因を解析するのが困難であり、特
に、パイプライン制御等の複雑な制御を実行するシステ
ムにおいては、原因不明によるシステムの信頼性の低下
を招来する問題があった。

【０００５】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、ＣＰＵにより実
行された命令および当該命令の実行を解析するデータを
メモリに記憶することにより、処理の継続が不可能な障
害の原因の解析を容易にして、システムの信頼性を向上
するＣＰＵ実行命令解析方式を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、命令を実行するＣＰＵと、このＣＰＵに
より実行される命令を記憶する命令書込み用バッファ
と、前記ＣＰＵにより実行される命令の実行前のデータ
を記憶する実行前データ書込み用バッファと、この実行
前データ書込み用バッファに記憶されているデータおよ
び前記命令書込み用バッファに記憶されている命令を記
憶するメモリと、前記ＣＰＵの状態を示すステータスレ
ジスタのビットが変化した場合または前記命令書込み用
バッファおよび実行前データ書込み用バッファのいずれ
かがバッファフル状態の場合、当該命令書込み用バッフ
ァに記憶されている命令および実行前データ書込み用バ
ッファに記憶されているデータを前記メモリに記憶する
手段と、を備えたことを要旨とする。

【０００７】

【作用】上述の如く構成すれば、ＣＰＵの状態を示すス
テータスレジスタと命令書込み用バッファおよび実行前
データ書込み用バッファのバッファフル用フラグとを監
視する。前記ＣＰＵの状態を示すステータスレジスタの
ビットが変化した場合または前記命令書込み用バッファ
および実行前データ書込み用バッファのいずれかがバッ
ファフル状態の場合、当該命令書込み用バッファに記憶
されている命令および実行前データ書込み用バッファに
記憶されているデータを前記メモリに記憶するので、処
理の継続が不可能な障害の原因の解析を容易にできる。

【０００８】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。

【０００９】図１は本発明のＣＰＵ実行命令解析方式に
係る一実施例を示すブロック図である。

【００１０】同図において、ＣＰＵ１は、実行命令書込
み部３および実行前データ書込み部５を有して、コンピ
ュータシステムの入出力装置、演算装置および記憶装置
に操作指令である命令を実行する。上記実行命令書込み
部３は、ＣＰＵ１がフェッチした命令のうち、実行され
ることが確定した命令を後述する命令書込み用バッファ
７の所定アドレスに書込む。実行前データ書込み部５
は、ＣＰＵ１が命令を実行する際、後述する命令書込み
用バッファ７に記憶される命令が後述する汎用レジスタ
１７への書込みを実行する命令であるとき、既に、汎用
レジスタ１７に記憶されているデータを後述する実行前
データ書込み用バッファ９の所定アドレスに書込む。

【００１１】命令書込み用バッファ７は、実行命令書込
み部３によりＣＰＵ１が実行する命令を所定アドレスに
書込む。実行前データ書込み用バッファ９は、実行前デ
ータ書込み部５によりＣＰＵ１の汎用レジスタ１７への
書込みを実行する命令のとき、既に、当該汎用レジスタ
１７に記憶されているデータが所定アドレスに書込まれ
る。

【００１２】なお、上記命令書込み用バッファ７および
実行前データ書込み用バッファ９は、バッファフル用フ
ラグを備えており、バッファがフル状態になるとバッフ
ァフル用フラグが、例えば「１」になる。

【００１３】データ保存部１１は、命令書込み用バッフ
ァ７および実行前データ書込み用バッファ９のバッファ
フル用フラグと後述するＣＰＵ１に備えられているステ
ータスレジスタ２３とを監視する。上記バッファフル用
フラグがバッファフル状態を示す「１」またはステータ
スレジスタ２３の特定ビットが変化するとデータ保存部
１１は、命令書込み用バッファ７の所定アドレスに書込
まれているＣＰＵ１により実行される命令および実行前
データ書込み用バッファ９の所定アドレスに書込まれて
いる既に、汎用レジスタ１７に記憶されているデータを
磁気ディスク１３の所定のセクタに記憶する。

【００１４】磁気ディスク１３は、データ保存部１１に
よりＣＰＵ１により実行される命令および既に汎用レジ
スタ１７に記憶されているデータである当該命令の解析
に必要なデータを所定のセクタに記憶される。磁気ディ
スク１３の所定のセクタレコードの示すアドレスに記憶
される命令およびデータにより、処理の継続が不可能な
トラップ等の原因究明が容易になる。

【００１５】上記ＣＰＵ１の制御を図２のブロック図を
用いて説明する。

【００１６】ＣＰＵ１は、前述した実行命令書込み部３
および実行前データ書込み部５の他にデコーダ１５，汎
用レジスタ１７，フェッチャ１９およびステータスレジ
スタ２３を備えている。

【００１７】上記デコーダ１５は、実行命令書込み部３
にＣＰＵ１により実行される命令（コード）を出力する
とともに、実行前データ書込み部５にディスティネーシ
ョンレジスタの選択信号を出力する。

【００１８】汎用レジスタ１７は、例えば、３２個のレ
ジスタＧＲＯ〜ＧＲ３１を有してＣＰＵ１が、既に当該
レジスタに書込まれたデータを記憶するものであり、当
該データがＣＰＵにより実行された命令を解析するため
に必要なデータになる。

【００１９】上記デコーダ１５から命令が入力されると
実行命令書込み部３は、入力された命令を命令書込み用
バッファ７の所定アドレスに記憶する。実行前データ書
込み部５は、デコーダ１５から入力されるディスティネ
ーションレジスタの選択信号を読み当該選択信号が有効
の場合、選択信号を用いて汎用レジスタ１７のレジスタ
を選択する。選択後、実行前データ書込み部５は、選択
したレジスタのデータを読込んで実行前データ書込み用
バッファ９の所定アドレスに書込む。なお、上記選択信
号が有効でない場合にはハイインピーダンスの状態であ
る。

【００２０】フェッチャ１９は、デコーダ１５から命令
を取込んで、バス２１に出力するものである。

【００２１】ステータスレジスタ２３は、ＣＰＵ１の状
態を示す特定のビットを有して、ＣＰＵ１の状態が変化
すると当該特定のビットの値が例えば、「１」に変化す
る。

【００２２】次に本実施例の作用を図３のフローチャー
トを用いて説明する。

【００２３】まず、システムの起動後、実行命令書込み
部３は、デコーダ１５からＣＰＵ１により実行される命
令（コード）が入力されると命令書込み用バッファ７の
所定アドレスに記憶する。また、実行前データ書込み部
５は、デコーダ１５から出力されるディスティネーショ
ンレジスタの選択信号を読込み、当該選択信号が有効な
場合、選択信号の示す汎用レジスタ１７のレジスタに記
憶されているデータを取込み、実行前データ書込み用バ
ッファ９の所定アドレスに書込む。一方、上記選択信号
が有効でなければ待ち状態になる（ステップ１００〜１
６０）。

【００２４】書込み後、データ保存部１１は、ステータ
スレジスタ２３の特定のビットと命令書込み用バッファ
７および実行前データ書込み用バッファ９のバッファフ
ル用フラグとを監視する。上記特定のビットが変化また
はバッファフル用フラグがバッファのフル状態を示す
「１」のときデータ保存部１１は、命令書込み用バッフ
ァ７の所定アドレスに記憶されているＣＰＵ１により実
行される命令および実行前データ書込み用バッファ９の
所定アドレスに書込まれているＣＰＵ１の命令の解析に
必要なデータを磁気ディスク１３に記憶する（ステップ
１７０〜１９０）。

【００２５】上記磁気ディスク１３にＣＰＵ１により実
行される命令および当該命令の解釈に必要なデータが記
憶されるので、ＣＰＵ１により実行される命令およびデ
ータを解析することにより、処理の実行が不可能なトラ
ップ等の原因を確実に解析できる。

【００２６】本実施例は、例えば、２つのＣＰＵのう
ち、１のＣＰＵで異常が生じても、他方のＣＰＵにより
ＯＳ（オペレーティングシステム）の制御を継続するフ
ォールトトレラント機能を重視するコンピュータシステ
ム等の有するＣＰＵにおいてトラップ等の障害の解析を
容易にする。

【００２７】

【発明の効果】以上説明したように、本発明では、ＣＰ
Ｕにより実行される命令および当該命令の解析に必要な
データをメモリに記憶するので、ＣＰＵにより実行され
た命令および当該命令の実行を解析するデータをメモリ
に記憶することにより、処理の継続が不可能な障害の原
因の解析を容易にして、システムの信頼性の向上を実現
できる。

【図面の簡単な説明】

【図１】本発明のＣＰＵ実行命令解析方式

【図２】ＣＰＵの制御を示すブロック図である。

【図３】本発明の動作を示すフローチャートである。

【符号の説明】

１ ＣＰＵ ３ 実行命令書込み部 ５ 実行前データ書込み部 ７ 命令書込み用バッファ ９ 実行前データ書込み用バッファ １１ データ保存部 １３ 磁気ディスク １５ デコーダ １７ 汎用レジスタ ２３ ステータスレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 命令を実行するＣＰＵと、 このＣＰＵにより実行される命令を記憶する命令書込み
   用バッファと、 前記ＣＰＵにより実行される命令の実行前のデータを記
   憶する実行前データ書込み用バッファと、 この実行前データ書込み用バッファに記憶されているデ
   ータおよび前記命令書込み用バッファに記憶されている
   命令を記憶するメモリと、 前記ＣＰＵの状態を示すステータスレジスタのビットが
   変化した場合または前記命令書込み用バッファおよび実
   行前データ書込み用バッファのいずれかがバッファフル
   状態の場合、当該命令書込み用バッファに記憶されてい
   る命令および実行前データ書込み用バッファに記憶され
   ているデータを前記メモリに記憶する手段と、 を備えたことを特徴とするＣＰＵ実行命令解析方式。