JPH0567056A - プロセツサ間通信方式 - Google Patents

プロセツサ間通信方式

Info

Publication number
JPH0567056A
JPH0567056A JP3227672A JP22767291A JPH0567056A JP H0567056 A JPH0567056 A JP H0567056A JP 3227672 A JP3227672 A JP 3227672A JP 22767291 A JP22767291 A JP 22767291A JP H0567056 A JPH0567056 A JP H0567056A
Authority
JP
Japan
Prior art keywords
message
chain
block
processor
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3227672A
Other languages
English (en)
Inventor
Hiroyoshi Komatsu
寛佳 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3227672A priority Critical patent/JPH0567056A/ja
Publication of JPH0567056A publication Critical patent/JPH0567056A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【構成】共有メモリ上の、通信メッセージ、チェーン情
報域を持つメッセージブロックa13,b15とチェー
ン情報域だけを持つダミーブロックa12,b14,c
16とが交互につながっているメッセージチェーンa1
1を使用し、2つのプロセッサ内の受信側プロセッサは
常に少なくとも1個のダミーブロック(ここでは、ダミ
ーブロックc16)をメッセージチェーンa11に残す
ようにメッセージブロックa13,b15とダミーブロ
ックa12,b14をメッセージチェーンa11から取
り外す。 【効果】上記により、送信側プロセッサは受信側プロセ
ッサといかなる同期もとることなく、通信メッセージを
受信側プロセッサに送出することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マルチプロセッサに関
し、特に共有メモリを使用したプロセッサ間通信方式に
関する。
【0002】
【従来の技術】従来の共有メモリを使用したプロセッサ
間通信方式では、共有メモリ上に通信管理エリアを固定
的に設け、通信管理エリアを使用して通信メッセージの
ありかを伝達する方式となっている。
【0003】
【発明が解決しようとする課題】上述したように従来の
プロセッサ間通信方式では、受信側プロセッサが前の通
信メッセージを受けとらないうちは、通信管理エリアは
ビジー状態であるため、送信側プロセッサは次の通信メ
ッセージを送り出せないという欠点がある。
【0004】本発明の目的は、送信側プロセッサがいつ
でも通信メッセージを送り出せるように通信管理のため
にメッセージチェーンを使用して通信メッセージのあり
かを伝達する手段を有し、メッセージチェーンがまった
くなくなってしまわないように少なくとも一つのダミー
ブロックを残すように制御することにより、上記の欠点
を解消し、送信側プロセッサは受信側プロセッサといか
なる同期もとることなく、通信メッセージを受信側プロ
セッサに送出することができるプロセッサ間通信方式を
提供することにある。
【0005】
【課題を解決するための手段】本発明のプロセッサ間通
信方式は、2つのプロセッサ間に共有メモリを有するマ
ルチプロセッサシステムのプロセッサ間通信方式におい
て、共有メモリ上の、通信メッセージ、チェーン情報域
を持つメッセージブロックとチェーン情報域だけを持つ
ダミーブロックとが交互につながっている共有メモリ上
のメッセージチェーンを使用し、2つのプロセッサ内の
受信側プロセッサは常に少なくとも1個のダミーブロッ
クをメッセージチェーンに残すようにメッセージブロッ
クとダミーブロックをメッセージチェーンから取り外し
ている。
【0006】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0007】図1は本発明の一実施例のプロセッサ間通
信方式のメッセージチェーンの図である。
【0008】図1において、メッセージチェーンには、
任意個のメッセージブロックが含まれていてよく、ま
た、1つのメッセージブロックも含まれていなくともよ
い。図1のメッセージチェーンa11は2つのメッセー
ジブロックが含まれている時の図である。
【0009】ここで、ダミーブロックa12のチェーン
情報域には、メッセージブロックa13へのポインタが
格納されており、メッセージブロックa13のチェーン
情報域には、ダミーブロックb14へのポインタが格納
されており、ダミーブロックb14のチェーン情報域に
は、メッセージブロックb15へのポインタが格納され
ており、メッセージブロックb15のチェーン情報域に
は、ダミーブロックc16へのポインタが格納されてい
る。そして、ダミーブロックc16のチェーン情報域に
は、エンドオブチェーンのマークとして0が格納されて
いる。
【0010】このように、メッセージチェーンは、必
ず、メッセージブロックとダミーブロックが交互につな
がり、先頭と後尾はダミーブロックとなる。
【0011】送信側プロセッサは、新しいメッセージブ
ロック、ダミーブロックをチェーンの後尾であるダミー
ブロックc16につけ加え、受信側プロセッサは、メッ
セージチェーンの先頭であるダミーブロックa12から
ダミーブロック、メッセージブロックを取り外してい
く。
【0012】次に、送信側プロセッサが新しいメッセー
ジブロック、ダミーブロックをつけ加える手順について
図2、図3を参照して説明する。
【0013】図2、図3は本実施例のプロセッサ間通信
方式の送信側プロセッサが新しいメッセージブロック、
ダミーブロックをつけ加える手順を示す図である。
【0014】図2では、メッセージチェーンb21は1
つのダミーブロックd22からのみ構成されている。こ
の状態がメッセージチェーンの初期状態である。このメ
ッセージチェーンに新しくメッセージブロックc23と
ダミーブロックe24をつけ加えると、図3の状態のよ
うなメッセージチェーンc31になる。
【0015】この処理手順は、 (1)メッセージブロックc23のチェーン情報域にダ
ミーブロックe24へのポインタをセットし、ダミーブ
ロックe24のチェーン情報域にはエンドオブチェーン
のマークとして0をセットする(図2の状態)。
【0016】(2)ダミーブロックd22のチェーン情
報域にメッセージブロックc23へのポインタをセット
する(図3の状態)。
【0017】次に、受信側プロセッサが通信メッセージ
をメッセージチェーンから取り出す手順について図3、
図4を参照して説明する。
【0018】図4は本実施例のプロセッサ間通信方式の
受信側プロセッサが通信メッセージをメッセージチェー
ンから取り出す手順を示す図である。
【0019】受信側プロセッサはチェーン情報域が0と
なっているダミーブロックの1つ手前のメッセージブロ
ックまでをメッセージチェーンから取り出す。図3では
ダミーブロックd22とメッセージブロックc23が取
り外しの対象となり、取り外した後の状態は図4の状態
のようなメッセージチェーンd41になる。
【0020】このように、メッセージブロックc23は
送信側プロセッサから受信側プロセッサに伝達される。
【0021】受信側プロセッサでは一度に複数のメッセ
ージブロックをメッセージチェーンから取り外すことも
できる。図1の状態では、ダミーブロックa12、メッ
セージブロックa13、ダミーブロックb14、メッセ
ージブロックb15を一度に取り外すことができる。
【0022】
【発明の効果】以上説明したように、本発明のプロセッ
サ間通信方式は、送信側プロセッサがいつでも通信メッ
セージを送り出せるように通信管理のためにメッセージ
チェーンを使用して通信メッセージのありかを伝達する
手段を有し、メッセージチェーンがまったくなくなって
しまわないように少なくとも一つのダミーブロックを残
すように制御することにより、送信側プロセッサは受信
側プロセッサといかなる同期もとることなく、通信メッ
セージを受信側プロセッサに送出することができるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のプロセッサ間通信方式のメ
ッセージチェーンの図である。
【図2】本実施例のプロセッサ間通信方式の送信側プロ
セッサが新しいメッセージブロック、ダミーブロックを
つけ加える手順を示す図である。
【図3】本実施例のプロセッサ間通信方式の送信側プロ
セッサが新しいメッセージブロック、ダミーブロックを
つけ加える手順を示す図である。
【図4】本実施例のプロセッサ間通信方式の受信側プロ
セッサが通信メッセージをメッセージチェーンから取り
出す手順を示す図である。
【符号の説明】
11 メッセージチェーンa 12 ダミーブロックa 13 メッセージブロックa 14 ダミーブロックb 15 メッセージブロックb 16 ダミーブロックc 21 メッセージチェーンb 22 ダミーブロックd 23 メッセージブロックc 24 ダミーブロックe 31 メッセージチェーンc 41 メッセージチェーンd

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 2つのプロセッサ間に共有メモリを有す
    るマルチプロセッサシステムのプロセッサ間通信方式に
    おいて、前記共有メモリ上の、通信メッセージ、チェー
    ン情報域を持つメッセージブロックとチェーン情報域だ
    けを持つダミーブロックとが交互につながっている共有
    メモリ上のメッセージチェーンを使用し、前記2つのプ
    ロセッサ内の受信側プロセッサは常に少なくとも1個の
    ダミーブロックを前記メッセージチェーンに残すように
    前記メッセージブロックと前記ダミーブロックを前記メ
    ッセージチェーンから取り外すことを特徴とするプロセ
    ッサ間通信方式。
JP3227672A 1991-09-09 1991-09-09 プロセツサ間通信方式 Pending JPH0567056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3227672A JPH0567056A (ja) 1991-09-09 1991-09-09 プロセツサ間通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3227672A JPH0567056A (ja) 1991-09-09 1991-09-09 プロセツサ間通信方式

Publications (1)

Publication Number Publication Date
JPH0567056A true JPH0567056A (ja) 1993-03-19

Family

ID=16864524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3227672A Pending JPH0567056A (ja) 1991-09-09 1991-09-09 プロセツサ間通信方式

Country Status (1)

Country Link
JP (1) JPH0567056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404032A (en) * 1992-08-26 1995-04-04 Sanyo Electric Co., Ltd. Field-effect semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404032A (en) * 1992-08-26 1995-04-04 Sanyo Electric Co., Ltd. Field-effect semiconductor device

Similar Documents

Publication Publication Date Title
SE7900729L (sv) Forfarande for datautbyte mellan ett flertal processorer
EP0133567A2 (en) A method of polling and a communication system for ascertaining service needs
EP0952708A3 (en) Token passing network system
JPH0567056A (ja) プロセツサ間通信方式
JPS61100046A (ja) ル−プ伝送方法
KR850002914A (ko) 멀티 프로세서 시스템용 메세지 배향식 인터럽트 장치
JP2000269988A (ja) 同報通信データ転送システム
KR20210094484A (ko) 가십 프로토콜을 통해 dag 합의 알고리즘을 구현하는 시스템 및 방법
JPH01183761A (ja) 分散システムにおける空エリア共有化方式
JPS5518775A (en) Data transfer system
JPH01143441A (ja) プロセッサ間通信システム
JP3058010B2 (ja) プロセッサ間通信方法及び装置
JPH0358214B2 (ja)
JPH01176138A (ja) マルチトークンリングアクセス方式
JPS62195949A (ja) パケツト転送方法
JP2725713B2 (ja) 信号伝送方法
JP2635635B2 (ja) 分散ノード間メモリ情報更新装置
JPS63164548A (ja) 伝送装置
JPS609243A (ja) ル−プ状ネツトワ−ク
JPS62100048A (ja) 大容量デ−タ並列伝送方式
JPH0630457A (ja) プロセッサ間通信装置
JPS63208335A (ja) デ−タ通信方式
JPS5662440A (en) Data transmission system
JPS6242548B2 (ja)
JPS6050094B2 (ja) データバス方式