JPH0567620A - Bump formation - Google Patents

Bump formation

Info

Publication number
JPH0567620A
JPH0567620A JP3254347A JP25434791A JPH0567620A JP H0567620 A JPH0567620 A JP H0567620A JP 3254347 A JP3254347 A JP 3254347A JP 25434791 A JP25434791 A JP 25434791A JP H0567620 A JPH0567620 A JP H0567620A
Authority
JP
Japan
Prior art keywords
barrier metal
wafer
photosensitive
bumps
photosensitive resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3254347A
Other languages
Japanese (ja)
Inventor
Takashi Nishimori
尚 西森
Hiroshi Yanagihara
浩 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP3254347A priority Critical patent/JPH0567620A/en
Publication of JPH0567620A publication Critical patent/JPH0567620A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 ウェハー上に多数形成された半導体素子の電
極部上に設けられるバンプが素子実装後経年変化で剥が
れる現象を無くそうとする。 【構成】 半導体素子2の全面にバリアメタル6をスパ
ッタリングにより被着した後感光性レジストを塗布し、
半導体素子間の切断エリア3を通して半導体素子上の全
電極部4を連結するように感光性レジストをパターニン
グし、これをマスクにバリアメタルをエッチングする。
感光性レジストを剥離し、純水でウェハーを洗浄する。
感光性ポリイミド12を全面に塗布し、電極部のみを開
口するようにパターニングし、前記のエッチングされた
バリアメタルをメッキ用電極として湿式メッキ法により
開口部にバンプを形成する。次に所定の温度で熱焼成し
て感光性ポリイミドをポリイミド化すると共にその膜厚
を半減し、形成されたバンプをポリイミド膜より突出さ
せる。
(57) [Summary] (Modified) [Purpose] To eliminate the phenomenon that bumps provided on electrode parts of semiconductor devices formed on a wafer are peeled off due to aging after device mounting. [Structure] A barrier metal 6 is deposited on the entire surface of the semiconductor element 2 by sputtering, and then a photosensitive resist is applied,
The photosensitive resist is patterned so as to connect all the electrode portions 4 on the semiconductor element through the cutting area 3 between the semiconductor elements, and the barrier metal is etched using this as a mask.
The photosensitive resist is peeled off, and the wafer is washed with pure water.
The photosensitive polyimide 12 is applied on the entire surface and patterned so that only the electrode portions are opened, and bumps are formed in the openings by wet plating using the etched barrier metal as a plating electrode. Next, the photosensitive polyimide is heat-baked at a predetermined temperature to polyimidize the photosensitive polyimide and the film thickness thereof is halved so that the formed bumps protrude from the polyimide film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ウェハー上に多数形成
された半導体素子の電極部上に、素子実装に好適なバン
プを形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming bumps suitable for device mounting on electrode parts of semiconductor devices formed in large numbers on a wafer.

【0002】[0002]

【従来の技術】図11に示すようにウェハー1上に多数形
成された半導体素子2は、切断エリア3で区画され、図
12に示すように電極部4以外には配線保護膜5が形成さ
れている。電極部4上に素子実装の為のバンプを形成す
る従来の方法は、先ず図11、12に示すように半導体素子
2が多数形成されたウェハー1上の全面に、図13に示す
ようにバリアメタル6をスパッタリングにより被着した
後、図14に示すようにストレートバンプ用に厚膜の感光
性レジスト7を全面に塗布する。次に電極部4のみを開
口させるようにフォトリソグラフにより図15に示すよう
に感光性レジスト7をパターニングする。次いで図16に
示すようにバリアメタル6をメッキ用電極として湿式メ
ッキ法により開口部にバンプ8を形成する。次に図17に
示すように感光性レジスト7を剥離し、ウェハー1を純
水で洗浄する。次いで図18に示すように全面に感光性レ
ジスト9を塗布し、バンプ8を覆うようにフォトリソグ
ラフにより図19に示すように感光性レジスト9をパター
ニングする。次にバンプ8を変質、溶解させない為にパ
ターニングされた感光性レジスト9をマスクに、バリア
メタル6を図20に示すようにエッチングし、個々のバン
プ8の電気的短絡を断つ。然る後図21に示すようにバン
プ8を覆っていた感光性レジスト9を剥離することで、
バンプ形成を完了させていた。
2. Description of the Related Art As shown in FIG. 11, a large number of semiconductor elements 2 formed on a wafer 1 are divided by a cutting area 3.
As shown in FIG. 12, a wiring protective film 5 is formed in addition to the electrode portion 4. A conventional method for forming bumps for mounting elements on the electrode portion 4 is to first form a barrier on the entire surface of the wafer 1 on which a large number of semiconductor elements 2 are formed as shown in FIGS. 11 and 12, as shown in FIG. After depositing the metal 6 by sputtering, as shown in FIG. 14, a thick film photosensitive resist 7 for straight bumps is applied to the entire surface. Next, the photosensitive resist 7 is patterned by photolithography as shown in FIG. 15 so that only the electrode portion 4 is opened. Next, as shown in FIG. 16, bumps 8 are formed in the openings by the wet plating method using the barrier metal 6 as a plating electrode. Next, as shown in FIG. 17, the photosensitive resist 7 is peeled off, and the wafer 1 is washed with pure water. Then, a photosensitive resist 9 is applied on the entire surface as shown in FIG. 18, and the photosensitive resist 9 is patterned so as to cover the bumps 8 by photolithography as shown in FIG. Next, the barrier metal 6 is etched as shown in FIG. 20 using the patterned photosensitive resist 9 as a mask to prevent the bumps 8 from being altered or dissolved, and the electrical short circuit of the individual bumps 8 is cut off. Then, as shown in FIG. 21, by removing the photosensitive resist 9 covering the bumps 8,
The bump formation was completed.

【0003】ところで、かかる従来のバンプ形成方法で
は、バリアメタル6のエッチングに際し、エッチングが
バンプ8の直下で横方向にも進行し、図21に示すように
サイドエッチングによるくぼみ10が発生する。そしてこ
のくぼみ10にエッチング液が残り、洗浄によっても完全
に除去できなかった残存エッチング液によって、素子実
装後経年変化でバンプ8の直下のバリアメタル6のエッ
チングが進行し、ついにはバンプ8が剥がれるという現
象が起こる。前記エッチング液の残存は、バリアメタル
6に比べその上にあるバンプ8が極端に厚く、エッチン
グ液の洗浄の際、純水がくぼみ10に充分行き届かない為
に起こる。
By the way, in the conventional bump forming method, when the barrier metal 6 is etched, the etching also progresses laterally immediately below the bumps 8 to cause a recess 10 due to side etching as shown in FIG. Then, the etching liquid remains in the recesses 10, and the remaining etching liquid that could not be completely removed even by cleaning progresses the etching of the barrier metal 6 immediately below the bumps 8 due to aging after mounting the element, and finally the bumps 8 are peeled off. That phenomenon occurs. The etching solution remains because the bumps 8 on the barrier metal 6 are extremely thick as compared with the barrier metal 6 and pure water does not reach the depressions 10 sufficiently during cleaning of the etching solution.

【0004】[0004]

【発明が解決しようとする課題】そこで本発明は、バン
プ直下に発生するサイドエッチングの進行を少なくする
と共に、エッチング液を完全に除去し、素子実装後経年
変化でバンプ直下のバリアメタルがエッチングされてバ
ンプが剥がれるという現象を無くして、バンプの信頼性
を向上させることのできるバンプ形成方法を提供しよう
とするものである。
In view of the above, the present invention reduces the progress of side etching that occurs immediately below the bumps, completely removes the etching solution, and the barrier metal immediately below the bumps is etched due to aging after device mounting. Therefore, it is an object of the present invention to provide a bump forming method capable of improving the reliability of the bump by eliminating the phenomenon that the bump is peeled off.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
の本発明のバンプ形成方法は、ウェハー上に多数形成さ
れた半導体素子の電極部上にバンプを形成するに於い
て、先ず半導体素子の全面にバリアメタルをスパッタリ
ングにより被着した後感光性レジストを塗布し、次に半
導体素子間の切断エリアを通して半導体素子上の全電極
部を連結するように感光性レジストをパターニングし、
次いでパターニングされた感光性レジストをマスクにバ
リアメタルをエッチングし、マスクとなった感光性レジ
ストを剥離し、純水でウェハーを洗浄し、次に感光性ポ
リイミドを全面に塗布し、次いで電極部のみを開口する
ようにパターニングし、前記のエッチングされたバリア
メタルをメッキ用電極として湿式メッキ法により開口部
にバンプを形成し、次いでウェハーごと所定の温度で熱
焼成して感光性ポリイミドをポリイミド化すると共にそ
の膜厚を半減し、形成されたバンプをポリイミド膜より
突出し、然る後半導体素子間の切断エリア上のバリアメ
タル及びポリイミド膜を切断することを特徴とするもの
である。
According to the bump forming method of the present invention for solving the above problems, in forming bumps on electrode portions of a large number of semiconductor elements formed on a wafer, first, After depositing a barrier metal on the entire surface by sputtering, apply a photosensitive resist, and then pattern the photosensitive resist so as to connect all the electrode portions on the semiconductor element through the cutting area between the semiconductor elements,
Next, the barrier metal is etched using the patterned photosensitive resist as a mask, the photosensitive resist used as the mask is peeled off, the wafer is washed with pure water, then photosensitive polyimide is applied to the entire surface, and then only the electrode portion is applied. To form openings, bumps are formed in the openings by a wet plating method using the etched barrier metal as a plating electrode, and then the wafer is heat-baked at a predetermined temperature to polyimidize the photosensitive polyimide. At the same time, the film thickness is halved, the formed bump is projected from the polyimide film, and then the barrier metal and the polyimide film on the cutting area between the semiconductor elements are cut.

【0006】[0006]

【作用】上記の本発明のバンプ形成方法は、バリアメタ
ルをエッチングする際、マスクとなるのが比較的膜厚の
薄い感光性レジストのみである為、バリアメタルのサイ
ドエッチングの進行が少ないことに加え、感光性レジス
トを剥離した後の純水によるウェハーの洗浄で、完全に
エッチング液が除去される為、素子実装後経年変化でバ
ンプ直下のバリアメタルがエッチングされてバンプが剥
がれるようなことが無い。またメッキ用のマスクとして
用いた感光性ポリイミドは焼成により膜厚が半減する
為、剥離することなくバンプを用いた素子の実装が可能
となることに加え、2層目の配線保護膜として働く為、
信頼性が向上する。
In the bump forming method of the present invention described above, when the barrier metal is etched, only the photosensitive resist having a relatively small film thickness serves as a mask, so that the side etching of the barrier metal is less advanced. In addition, since the etching solution is completely removed by cleaning the wafer with pure water after peeling the photosensitive resist, the barrier metal under the bump may be etched due to aging after mounting the element, and the bump may peel off. There is no. In addition, since the photosensitive polyimide used as a mask for plating has a film thickness reduced to half by baking, it is possible to mount an element using bumps without peeling, and in addition, it functions as a second wiring protection film. ,
Reliability is improved.

【0007】[0007]

【実施例】本発明のバンプ形成方法の一実施例を図によ
って説明すると、図11、12に示すようにウェハー1上に
切断エリア3で多数区画形成された半導体素子2の電極
部4上にバンプを形成するに於いて、先ず図1に示すよ
うに半導体素子2が多数区画形成されたウェハー1上の
全面にバリアメタル6(下層よりTi1000Å、Pd3000
Å)をスパッタリングにより被着した後、図2に示すよ
うに感光性レジスト(ポジ型)11を膜厚 1.2μmに塗布
した。次に半導体素子2間の切断エリア3を通して半導
体素子2上の全電極部4を連結するように感光性レジス
ト11を図3に示すようにパターニングした。次いでこの
パターニングされた感光性レジスト11をマスクにバリア
メタル6を図4に示すようにエッチングし、マスクとな
った感光性レジスト11を図5に示すように剥離し、純水
でウェハー1を洗浄した。次に図6に示すように感光性
ポリイミド(ネガ型)12を膜厚30μmに全面に塗布し
た。次いで図7に示すように電極部4のみ開口するよう
に感光性ポリイミド12をパターニングし、前記のエッチ
ングされたバリアメタル6をメッキ用電極として湿式メ
ッキ法により図8に示すように開口部にAuバンプ(ス
トレート型)13を形成した。次いでウェハー1ごと炉中
に入れ、N2 雰囲気中で30分かけて 140℃まで上げ、こ
の状態で30分経過後60分かけて 400℃まで上げ、この状
態で60分間焼成して放冷し、感光性ポリイミド12をポリ
イミド化すると共に図9に示すようにその膜厚を半減
し、形成されたAuバンプ13をポリイミド膜12′より突
出させた。然る後半導体素子2間の切断エリア3上のポ
リイミド膜12′及びバリアメタル6を図10に示すように
切断して個々のAuバンプ13の電気的短絡を断った。
EXAMPLE An example of the bump forming method of the present invention will be described with reference to the drawings. As shown in FIGS. 11 and 12, a plurality of cutting areas 3 are formed on a wafer 1 on an electrode portion 4 of a semiconductor element 2. In forming bumps, first, as shown in FIG. 1, a barrier metal 6 (Ti1000Å, Pd3000 from the lower layer) is formed on the entire surface of a wafer 1 on which a large number of semiconductor elements 2 are formed.
After depositing Å) by sputtering, a photosensitive resist (positive type) 11 was applied to a film thickness of 1.2 μm as shown in FIG. Next, the photosensitive resist 11 was patterned as shown in FIG. 3 so as to connect all the electrode portions 4 on the semiconductor element 2 through the cut area 3 between the semiconductor elements 2. Then, the barrier metal 6 is etched using the patterned photosensitive resist 11 as a mask as shown in FIG. 4, the photosensitive resist 11 used as a mask is peeled off as shown in FIG. 5, and the wafer 1 is washed with pure water. did. Next, as shown in FIG. 6, photosensitive polyimide (negative type) 12 was applied on the entire surface to a film thickness of 30 μm. Next, as shown in FIG. 7, the photosensitive polyimide 12 is patterned so that only the electrode portion 4 is opened, and the etched barrier metal 6 is used as a plating electrode by wet plating to form Au in the opening portion as shown in FIG. Bumps (straight type) 13 were formed. Then, put the whole wafer 1 in a furnace, raise it to 140 ° C in N 2 atmosphere for 30 minutes, raise to 400 ° C in 60 minutes after 30 minutes in this state, and bake for 60 minutes in this state and let it cool. The photosensitive polyimide 12 was polyimidized and the thickness thereof was halved as shown in FIG. 9 so that the formed Au bump 13 was projected from the polyimide film 12 '. After that, the polyimide film 12 'and the barrier metal 6 on the cutting area 3 between the semiconductor elements 2 were cut as shown in FIG. 10 to cut off the electrical short circuit of each Au bump 13.

【0008】このようにして形成されたAuバンプ13の
直下のバリアメタル6の部分を検査した処、サイドエッ
チングは確認されず、図21に示す従来のようなくぼみ10
の発生は無かった。
When the portion of the barrier metal 6 immediately below the Au bump 13 thus formed was inspected, no side etching was confirmed, and the depression 10 as in the conventional case shown in FIG.
Did not occur.

【0009】[0009]

【発明の効果】以上の通り本発明のバンプ形成方法によ
れば、バンプ直下のバリアメタルのサイドエッチングの
進行がなく、またエッチング液が完全に除去されて素子
実装後経年変化でバンプ直下のバリアメタルがエッチン
グされてバンプが剥がれるという現象が無くなる。また
メッキ用のマスクとして用いた感光性ポリイミドは焼成
により膜厚が半減する為、剥離することなくバンプを用
いた素子の実装が可能となり、しかも2層目の配線保護
膜として働くので、信頼性が向上する。
As described above, according to the bump forming method of the present invention, there is no progress of side etching of the barrier metal immediately below the bump, and the etching solution is completely removed so that the barrier immediately below the bump changes with time after mounting the element. The phenomenon that the metal is etched and the bump is peeled off disappears. In addition, since the photosensitive polyimide used as a plating mask has a film thickness that is halved by firing, it is possible to mount an element using bumps without peeling, and as a wiring protection film for the second layer, reliability is improved. Is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 1 is a diagram showing a process of an embodiment of a bump forming method of the present invention.

【図2】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 2 is a diagram showing a process of an embodiment of a bump forming method of the present invention.

【図3】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 3 is a diagram showing steps of an embodiment of the bump forming method of the present invention.

【図4】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 4 is a diagram showing steps of an embodiment of the bump forming method of the present invention.

【図5】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 5 is a diagram showing steps of an embodiment of the bump forming method of the present invention.

【図6】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 6 is a diagram showing steps of an embodiment of the bump forming method of the present invention.

【図7】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 7 is a diagram showing steps of an embodiment of the bump forming method of the present invention.

【図8】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 8 is a diagram showing steps of an embodiment of the bump forming method of the present invention.

【図9】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 9 is a diagram showing steps of an embodiment of the bump forming method of the present invention.

【図10】本発明のバンプ形成方法の一実施例の工程を示
す図である。
FIG. 10 is a diagram showing a process of an embodiment of the bump forming method of the present invention.

【図11】半導体素子が多数形成されたウェハーの上面図
である。
FIG. 11 is a top view of a wafer on which a large number of semiconductor elements are formed.

【図12】図11のウェハーの上面における半導体素子の電
極部を示す拡大斜視図である。
12 is an enlarged perspective view showing an electrode portion of a semiconductor element on the upper surface of the wafer of FIG. 11.

【図13】従来のバンプ形成方法の工程を示す図である。FIG. 13 is a diagram showing steps of a conventional bump forming method.

【図14】従来のバンプ形成方法の工程を示す図である。FIG. 14 is a diagram showing steps of a conventional bump forming method.

【図15】従来のバンプ形成方法の工程を示す図である。FIG. 15 is a diagram showing steps of a conventional bump forming method.

【図16】従来のバンプ形成方法の工程を示す図である。FIG. 16 is a diagram showing steps of a conventional bump forming method.

【図17】従来のバンプ形成方法の工程を示す図である。FIG. 17 is a diagram showing steps of a conventional bump forming method.

【図18】従来のバンプ形成方法の工程を示す図である。FIG. 18 is a diagram showing steps of a conventional bump forming method.

【図19】従来のバンプ形成方法の工程を示す図である。FIG. 19 is a diagram showing steps of a conventional bump forming method.

【図20】従来のバンプ形成方法の工程を示す図である。FIG. 20 is a diagram showing steps of a conventional bump forming method.

【図21】従来のバンプ形成方法の工程を示す図である。FIG. 21 is a diagram showing steps of a conventional bump forming method.

【符号の説明】[Explanation of symbols]

1 ウェハー 2 半導体素子 3 切断エリア 4 電極部 5 配線保護膜 6 バリアメタル 11 感光性レジスト 12 感光性ポリイミド 12′ ポリイミド膜 13 Auバンプ 1 Wafer 2 Semiconductor Element 3 Cutting Area 4 Electrode Section 5 Wiring Protective Film 6 Barrier Metal 11 Photosensitive Resist 12 Photosensitive Polyimide 12 'Polyimide Film 13 Au Bump

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ウェハー上に多数形成された半導体素子
の電極部上にバンプを形成するに於いて、先ず半導体素
子の全面にバリアメタルをスパッタリングにより被着し
た後感光性レジストを塗布し、次に半導体素子間の切断
エリアを通して半導体素子上の全電極部を連結するよう
に感光性レジストをパターニングし、次いでパターニン
グされた感光性レジストをマスクにバリアメタルをエッ
チングし、マスクとなった感光性レジストを剥離し、純
水でウェハーを洗浄し、次に感光性ポリイミドを全面に
塗布し、次いで電極部のみを開口するようにパターニン
グし、前記のエッチングされたバリアメタルをメッキ用
電極として湿式メッキ法により開口部にバンプを形成
し、次いでウェハーごと所定の温度で熱焼成して感光性
ポリイミドをポリイミド化すると共にその膜厚を半減
し、形成されたバンプをポリイミド膜より突出し、然る
後半導体素子間の切断エリア上のバリアメタル及びポリ
イミド膜を切断することを特徴とするバンプ形成方法。
1. In forming bumps on electrode portions of a large number of semiconductor elements formed on a wafer, first, a barrier metal is deposited on the entire surface of the semiconductor element by sputtering, and then a photosensitive resist is applied. The photosensitive resist is patterned so that all electrode parts on the semiconductor element are connected through the cutting area between the semiconductor elements, and the barrier metal is etched using the patterned photosensitive resist as a mask. Is removed, the wafer is washed with pure water, then photosensitive polyimide is applied to the entire surface, and then patterned so that only the electrode portion is opened. The above-mentioned etched barrier metal is used as a plating electrode for wet plating. To form a bump in the opening, then heat-bak the wafer at a specified temperature to remove the photosensitive polyimide. A bump forming method, wherein the film thickness is reduced to half and the formed bump is projected from the polyimide film, and then the barrier metal and the polyimide film on the cutting area between the semiconductor elements are cut.
JP3254347A 1991-09-06 1991-09-06 Bump formation Pending JPH0567620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3254347A JPH0567620A (en) 1991-09-06 1991-09-06 Bump formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3254347A JPH0567620A (en) 1991-09-06 1991-09-06 Bump formation

Publications (1)

Publication Number Publication Date
JPH0567620A true JPH0567620A (en) 1993-03-19

Family

ID=17263734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3254347A Pending JPH0567620A (en) 1991-09-06 1991-09-06 Bump formation

Country Status (1)

Country Link
JP (1) JPH0567620A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436198A (en) * 1991-09-09 1995-07-25 Rohm Co., Ltd. Method of manufacturing semiconductor device having straight wall bump
FR2750250A1 (en) * 1996-06-20 1997-12-26 Solaic Sa METHOD FOR PROTECTING AN INTEGRATED CIRCUITS CAKE, AND INTEGRATED CIRCUITS CAKE OBTAINED

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436198A (en) * 1991-09-09 1995-07-25 Rohm Co., Ltd. Method of manufacturing semiconductor device having straight wall bump
FR2750250A1 (en) * 1996-06-20 1997-12-26 Solaic Sa METHOD FOR PROTECTING AN INTEGRATED CIRCUITS CAKE, AND INTEGRATED CIRCUITS CAKE OBTAINED

Similar Documents

Publication Publication Date Title
JPH0567620A (en) Bump formation
JPH03198342A (en) Manufacture of semiconductor device
JP2751242B2 (en) Method for manufacturing semiconductor device
JPS6329940A (en) Manufacture of semiconductor device
JPH0574780A (en) Bump forming method
JPH0143458B2 (en)
JPH0485829A (en) Semiconductor device and manufacture thereof
JP3132194B2 (en) Method for manufacturing semiconductor device
JPS6336548A (en) Semiconductor device and manufacture thereof
JP2644079B2 (en) Semiconductor integrated circuit
JP3036086B2 (en) Method for manufacturing semiconductor device
JPH04307737A (en) Manufacture of semiconductor device
JP3033171B2 (en) Method for manufacturing semiconductor device
JPH06112211A (en) Bump forming method
JPH0342505B2 (en)
JPH0587973B2 (en)
JPS61251152A (en) Formation of bump
JPH0732157B2 (en) Semiconductor device and manufacturing method thereof
JPH0287526A (en) Manufacture of semiconductor device
JPS60154539A (en) Forming process of aluminium wiring
JPS6262469B2 (en)
JPS62249451A (en) Manufacture of multilayer interconnection structure
JPH0223029B2 (en)
JPH06140406A (en) Semiconductor device with bumps
JPS58142547A (en) Manufacture of semiconductor device