JPH0567689A - 多層配線部材及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 配線部材において、動作速度の高速化、歩留
りの向上、信頼性の向上、動作特性の向上を図る。半導
体装置の製造方法において、信頼性を向上する。 【構成】 配線３上の表面保護膜の少なくとも一部を、
配線３よりも膜厚が厚いＴＥＯＳ膜４で構成する。 【効果】 配線３間をＴＥＯＳ膜４で完全に埋め込むこ
とができるので、配線３間の領域に、窒化珪素膜５が埋
め込まれない。これにより、窒化珪素膜５によるカップ
リング容量の増大を防止できる。また、ＴＥＯＳ膜４の
被覆率は良いので、巣及びクラックの発生を低減するこ
とができる。これにより、巣内に入り込んだ水分や水素
による配線３の腐食、素子の特性劣化、ＴＥＯＳ膜４の
クラックを低減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、配線部材及び半導体装
置の製造方法に関し、特に、表面保護膜を有する配線部
材及び半導体装置の製造方法に適用して有効な技術に関
するものである。

【０００２】

【従来の技術】樹脂封止型パッケージを採用する半導体
装置においては、半導体ペレットの表面保護膜として窒
化珪素膜が設けられている。この窒化珪素膜は、例え
ば、プラズマＣＶＤ法で形成される。表面保護膜として
窒化珪素膜を設けることにより、樹脂封止部からの水分
の侵入を低減することができる。また、この窒化珪素膜
と樹脂封止部との間には、樹脂封止部との接着性を向上
するために、例えば、ポリイミド系の樹脂フィルムが設
けられる。

【０００３】前記窒化珪素膜と、最上層の内部配線との
間には、例えば、ＰＳＧ（ＰhosphoＳ ilicate Ｇlass）膜が設けられている。前記内部配
線は、例えば、アルミニウム膜で構成されている。前記
ＰＳＧ膜の膜厚は、前記内部配線よりも薄く構成されて
いる。また、このＰＳＧ膜の替わりに、例えば、テトラ
エトキシルオルソシラン（Ｔetra Ｅthoxylortho Ｓi
lane：以下、ＴＥＯＳという）膜が設けられている。こ
のＴＥＯＳ膜も、前記ＰＳＧ膜と同様に、前記内部配線
よりも薄く構成されている。このように、ＰＳＧ膜また
はＴＥＯＳ膜を、前記最上層の内部配線と窒化珪素膜と
の間に設けることにより、窒化珪素膜中の水素が半導体
ペレット側に侵入することを低減することができる。

【０００４】また、ガラスパッケージを採用する半導体
装置においては、パッケージ自体の気密性が良いため、
水分の侵入はほとんどないので、半導体ペレットの表面
保護膜として、ＰＳＧ膜が設けられている。このＰＳＧ
膜は、最上層の内部配線上に設けられ、この内部配線よ
りも膜厚が薄く構成されている。

【０００５】

【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。

【０００６】前記樹脂封止型パッケージを採用する半導
体装置の問題点を、図６（従来技術の問題点を説明する
ための要部断面図）を用いて説明する。

【０００７】図６に示すように、内部配線３の上層に
は、この内部配線３よりも膜厚が薄く構成されたＰＳＧ
膜８が設けられ、このＰＳＧ膜８の上層には、窒化珪素
膜５が設けられている。半導体装置の高集積化を図るた
めには、前記内部配線３間の間隔を狭くする必要があ
る。また、高集積化及び動作速度の高速化を図るには、
内部配線３の幅を細くし高集積化を図ると共に、その膜
厚を厚くして電流密度を所定値以下にし高速化を図る必
要がある。この結果、内部配線３の縦横比（アスペクト
比）が大きくなる。この場合、前記内部配線３間の間隔
が狭い領域（同図６では、Ａで示す）において、内部配
線間３の領域の縦横比（アスペクト比）が大きくなり、
この領域ＡでＰＳＧ膜８の被覆率が低下する。このた
め、このＰＳＧ膜８の上層に形成される窒化珪素膜５も
同様に被覆率が低下し、内部配線３間の領域に窒化珪素
膜５が埋め込まれてしまう。窒化珪素膜５の誘電率は、
酸化珪素膜等の絶縁膜と比べて約２倍程度と大きいの
で、内部配線３間の領域Ａに窒化珪素膜５が埋め込まれ
ている場合には、内部配線３間のカップリング容量が大
きくなる。この結果、内部配線３での信号伝送遅延が大
きくなり、半導体装置の動作速度が低下するという問題
があった。また、動作速度が低下した場合、半導体装置
の動作特性試験での不良率が大きくなり、半導体装置の
歩留りが低下するという問題があった。

【０００８】また、ＰＳＧ膜８及び窒化珪素膜５の被覆
率が低下することにより、内部配線３間の間隔が狭い領
域Ａに巣９が形成される。内部配線３間の領域Ａに巣９
が形成されている場合、この巣９内に、製造工程中に外
気が封入される。この外気中には、水分や水素１０が含
まれているため、内部配線３が腐食し、半導体装置の信
頼性が低下するという問題があった。また、水分や水素
１０により、半導体装置が備えている図示しないＭＩＳ
ＦＥＴのしきい値電圧が変動し、半導体装置の動作特性
が劣化するという問題があった。また、例えば、ＳＲＡ
Ｍ（Ｓtatic Ｒondom Ａccess Ｍemory）のメモリセ
ルの高抵抗負荷素子を、不純物を導入しない多結晶珪素
膜で構成した場合には、水分や水素１０により、この多
結晶珪素膜の抵抗値が変動し、メモリセルの動作特性が
劣化する（待期時の消費電流が増加する）という問題が
あった。

【０００９】また、前記領域Ａの近傍では、窒化珪素膜
５の応力により、ＰＳＧ膜８にクラック（亀裂）１１が
発生し、半導体装置の信頼性が低下するという問題があ
った。

【００１０】次に、ガラスパッケージを採用する半導体
装置の問題点を、図７（従来技術の問題点を説明するた
めの要部断面図）を用いて説明する。

【００１１】ガラスパッケージを採用する半導体装置の
場合には、図７に示すように、最上層の内部配線３上
に、ＰＳＧ膜８が設けられている。しかし、半導体装置
の高集積化及び動作速度の高速化を図るために内部配線
３のアスペクト比を大きくし、内部配線３間の間隔を狭
くした場合には、前記樹脂封止型パッケージを採用する
半導体装置の場合と同様に、内部配線３間の間隔が狭い
領域（同図７ではＡで示す）でＰＳＧ膜８の被覆率が低
下し、この領域Ａに巣９が形成される。しかし、ＰＳＧ
膜８の膜厚を厚くしても、この巣９の深さが深くなるだ
けで、巣９を消失させることはできない。

【００１２】半導体ウェーハをダイシングする工程で
は、水流を噴射しながらダインシングが行なわれる。Ｐ
ＳＧ膜８に巣９が形成されている場合には、ダイシング
工程で巣９内に水分１０が入り込む。ガラスパッケージ
の封止工程では、２００乃至３００℃程度の加熱処理が
行なわれるため、巣９内に入り込んだ水分１０が気化膨
張する。この結果、気化膨張した水分１０によって、Ｐ
ＳＧ膜８が欠けたり、ＰＳＧ膜８にクラック１１が発生
し、半導体装置の信頼性が低下するという問題があっ
た。

【００１３】本発明の目的は、配線部材において、動作
速度を高速化することが可能な技術を提供することにあ
る。

【００１４】本発明の他の目的は、前記配線部材におい
て、歩留りを向上することが可能な技術を提供すること
にある。

【００１５】本発明の他の目的は、前記配線部材におい
て、信頼性を向上することが可能な技術を提供すること
にある。

【００１６】本発明の他の目的は、前記配線部材におい
て、動作特性を向上することが可能な技術を提供するこ
とにある。

【００１７】本発明の他の目的は、半導体装置の製造方
法において、信頼性を向上することが可能な技術を提供
することにある。

【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００２０】（１）同一層内に相互に電気的に独立した
複数の導体層を有し、該複数の導体層上に、第１の絶縁
膜及び該第１の絶縁膜上に形成され該第１の絶縁膜より
誘電率が高い第２の絶縁膜の少なくとも２層構造の絶縁
膜を有する配線部材において、前記２層構造の絶縁膜の
うち第１の絶縁膜の膜厚を前記導体層以上に構成し、前
記導体層間の領域を前記第１の絶縁膜で埋め込む。

【００２１】（２）前記第１の絶縁膜をテトラエトキシ
ルオルソシラン膜で構成し、前記第２の絶縁膜を窒化珪
素膜で構成し、前記導体層をアルミニウム膜又はアルミ
ニウム合金膜で構成する。

【００２２】（３）半導体ウェーハの主面部に複数の回
路ブロックを形成する工程と、半導体ウェーハの主面上
に前記回路ブロック内の素子間を接続する導体層を形成
する工程と、該導体層上に該導体層以上の膜厚を有する
テトラエトキシルオルソシラン膜を主体とする表面保護
膜を形成する工程と、水流を噴射しながら半導体ウェー
ハを回路ブロック毎にダイシングし、個々の回路ブロッ
クに分割する工程とを備える。

【００２３】（４）前記手段（２）及び（３）のテトラ
エトキシルオルソシラン膜は、燐を含有する。

【００２４】

【作用】前述した手段（１）または（２）によれば、前
記導体層間の領域は、前記第１の絶縁膜で埋め込まれて
いるので、この導体層間の領域には、第２の絶縁膜は存
在しない。従って、同一層の導体層間のカップリング容
量が第２の絶縁膜によって増加することはないので、導
体層での信号伝送遅延を低減することができる。これに
より、配線部材の動作速度を高速化することができる。

【００２５】また、動作速度を高速化することができる
ので、配線部材の動作特性試験での不良率を低減し、配
線部材の歩留りを向上することができる。

【００２６】また、導体層間に巣は形成されないので、
巣内に封入された外気中の水分及び水素による導体層の
腐食を低減し、多層配線部材の信頼性を向上することが
できる。

【００２７】また、導体層間に巣は形成されないので、
巣内に封入された外気中の水分及び水素による素子の特
性劣化を低減し、配線部材の動作特性を向上することが
できる。

【００２８】前述した手段（３）によれば、導体層間の
領域の表面保護膜に巣が形成されることはないので、ダ
イシング工程において巣の中に水分が入り込むことはな
い。従って、巣の中の水分の気化膨張による表面保護膜
の欠けまたはクラックを防止することができるので、半
導体装置の製造方法において、信頼性を向上することが
できる。

【００２９】前述した手段（４）によれば、テトラエト
キシルオルソシラン膜を通して水分や水素が侵入するこ
とを低減することができるので、導体層の腐食または素
子の特性劣化を低減し、更に、信頼性を向上することが
できる。

【００３０】

【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。

【００３１】〔実施例１〕本発明の実施例１の半導体装
置の構成を、図１（本発明の実施例１の半導体装置の要
部断面図）を用いて説明する。なお、本実施例１の半導
体装置は、樹脂封止型のパッケージを採用する半導体装
置である。

【００３２】図１に示すように、前記半導体装置は、半
導体基板１を主体に構成されている。この半導体基板１
は、例えば、単結晶珪素で構成されている。

【００３３】前記半導体基板１の主面上には、酸化珪素
膜２が設けられている。このこの酸化珪素膜２の下にお
いて、前記半導体基板１の主面部には、図示しない素子
が形成されている。

【００３４】前記酸化珪素膜２上には、配線３が設けら
れている。この配線３は、最上層の配線層に設けられて
いる。この配線３は、例えば、アルミニウム膜またはア
ルミニウム合金膜で構成されている。この配線３は、前
記図示しない素子と電気的に接続されている。

【００３５】前記配線３上には、ＴＥＯＳ膜４が設けら
れている。このＴＥＯＳ膜４の膜厚は、前記配線３以上
に構成されている。このＴＥＯＳ膜４は、例えば、ＣＶ
Ｄ法で形成される。ＴＥＯＳ膜４は、表面反応で成長す
るので、このＴＥＯＳ膜４の下層の配線３及び酸化珪素
膜２の表面形状に対応した形状に成膜される。従って、
配線３間の間隔が狭い領域（図１ではＡで示す）におい
ても、配線３間を、ＴＥＯＳ膜４で完全に埋め込むこと
ができる。また、ＴＥＯＳ膜４の強度は、ＰＳＧ膜より
も強いので、ＴＥＯＳ膜４にクラックが発生することは
低減される。これにより、半導体装置の信頼性を向上す
ることができる。

【００３６】前記ＴＥＯＳ膜４上には、窒化珪素膜５が
設けられている。この窒化珪素膜５は、例えば、プラズ
マＣＶＤ法で形成される。この窒化珪素膜５を設けるこ
とにより、半導体装置の耐湿性を向上することができ
る。前述のように、この窒化珪素膜５の下層にあるＴＥ
ＯＳ膜４は、前記配線３間を完全に埋め込んでいるの
で、配線３間の領域に窒化珪素膜５は存在しない。従っ
て、配線３間のカップリング容量が窒化珪素５によって
増加することはないので、配線３間のカップリング容量
を低減し、配線３での信号伝送遅延を低減することがで
きる。これにより、半導体装置の動作速度を高速化する
ことができる。

【００３７】また、動作速度を高速化することができる
ので、半導体装置の動作特性試験での不良率を低減し、
半導体装置の歩留りを向上することができる。

【００３８】また、前記配線３間が完全にＴＥＯＳ膜４
で埋め込まれているので、配線３間が狭い領域Ａでの窒
化珪素膜５の被覆率を向上することができる。従って、
配線３間の間隔が狭い領域ＡのＴＥＯＳ膜４及び窒化珪
素膜５に巣は形成されないので、巣内に封入された外気
中の水分及び水素による配線３の腐食を低減し、半導体
装置の信頼性を向上することができる。

【００３９】また、配線３間に巣が形成されていないの
で、巣内に封入された外気中の水分及び水素による図示
しない素子の特性劣化を低減し、半導体装置の動作特性
を向上することができる。

【００４０】また、前記ＴＥＯＳ膜４は、燐を含有して
いる。この構成によれば、ＴＥＯＳ膜４を通して、水分
や水素が侵入することを低減することができるので、更
に、半導体装置の信頼性を向上することができる。

【００４１】前記窒化珪素膜５上には、ポリイミド系の
樹脂膜６が設けられている。この樹脂膜６を設けること
により、樹脂封止部との接着性を向上することができ
る。

【００４２】なお、前記ＴＥＯＳ膜４を厚く形成した
後、このＴＥＯＳ膜４をエッチングバックし、更に、表
面を平坦化しても良い。この場合には、更に、半導頼装
置の信頼性を向上することができる。

【００４３】また、前記ＴＥＯＳ膜４の替わりに、下層
側から、前記配線３より膜厚が薄いＰＳＧ膜、ＳＯＧ
（Ｓpin Ｏn Ｇlass）膜、ＰＳＧ膜の夫々を積層して
設けても良い。この場合には、ＳＯＧ膜により、配線３
間の領域を埋め込むことができると共に、このＳＯＧ膜
の表面を平坦化することができる。

【００４４】〔実施例２〕次に、本発明の実施例２の半
導体装置の構成を、図２（本発明の実施例２の半導体装
置の要部断面図）を用いて説明する。

【００４５】図２に示すように、本実施例２の半導体装
置は、ガラスパッケージを採用する半導体装置であり、
前記実施例１に示す窒化珪素膜（５）、樹脂膜（６）の
夫々を設ける必要はなく、前記ＴＥＯＳ膜４が最上層の
配線３上に設けられ、表面保護膜を構成している。

【００４６】以上、説明したように、本実施例２の構成
によれば、ガラスパッケージを採用する半導体装置にお
いて、前記実施例１と同様に、配線３間の間隔が狭い領
域Ａにおいて、ＴＥＯＳ膜４に巣が発生することを低減
することができる。これにより、半導体装置の信頼性を
向上することができる。

【００４７】次に、前記半導体装置の製造方法を説明す
る。

【００４８】まず、半導体基板（半導体ウェーハ）１の
主面部に図示しない複数の素子を形成する。これらの複
数の素子は、半導体ペレット毎の回路ブロックを構成す
る。この後、この素子上に酸化珪素膜２を形成する。

【００４９】次に、前記酸化珪素膜２上に、配線３を形
成する。この配線３の形成は、例えば、スパッリング法
でアルミニウム膜を堆積後、このアルミニウム膜をフォ
トリソグラフィ技術及びドライエッチング技術でパター
ンニングすることにより行なう。

【００５０】次に、前記配線３上に、この配線３以上の
膜厚のＴＥＯＳ膜４を形成する。この際、ＴＥＯＳ膜４
は、前記配線３間を完全に埋め込むので、配線３間に巣
が形成されることはない。

【００５１】次に、前記半導体基板（半導体ウェーハ）
１をダイシングし、個々の回路ブロック（半導体ペレッ
ト）に分割する。このダイシング工程では、ダイシング
ソーを用いた際に発生する削りくずを除去するために、
水流が噴射される。ここで、前述のように、前記ＴＥＯ
Ｓ膜４には巣が形成されていないので、ダイシング工程
で巣内に水分が入り込むことはない。

【００５２】次に、分割された回路ブロック（半導体ペ
レット）をガラスパッケージ内に封止する。この封止工
程においては、例えば、２００乃至３００℃程度の熱処
理が施される。ここで、前述のように、前記ＴＥＯＳ膜
４に巣が形成されていないので、この封止工程におい
て、巣内に入り込んだ水分の気化膨張によるＴＥＯＳ膜
４の欠けまたはクラックの発生を防止することができ
る。これにより、半導体装置の信頼性を向上することが
できる。

【００５３】〔実施例３〕本発明の実施例３の半導体装
置の構成を図３及び図４（本発明の実施例３の半導体装
置の製造工程の一部を示す要部断面図）を用いて説明す
る。

【００５４】図３及び図４に示すように、本実施例３の
半導体装置は、前記実施例２の半導体装置において、前
記ＴＥＯＳ膜４上に、図３に示すように、フォトレジス
ト膜７を設け、この後、このフォトレジスト膜７とＴＥ
ＯＳ膜４のエッチングレートがほぼ同一になる条件でエ
ッチングバックし、図４に示すように、より一層ＴＥＯ
Ｓ膜４の表面を平坦化したものである。なお、フォトレ
ジスト膜７をエッチングバックする工程では、フォトレ
ジスト膜７が完全に除去されるまでエッチングバックす
る必要はなく、この後の工程で、選択的にフォトレジス
ト膜７を例えばウェット処理で除去しても良い。

【００５５】以上、説明したように、本実施例３の構成
によれば、前記実施例２の半導体装置において、更に、
ＴＥＯＳ膜４の表面を平坦化し、更に、半導体装置の信
頼性を向上することができる。

【００５６】また、前記ＴＥＯＳ膜４には、ボンディン
グパッドにボンディングワイヤを接続するための接続孔
を形成する必要がある。このため、この表面保護膜の膜
厚は、ボンディングの信頼性を向上するために、薄くし
ておく必要がある。本実施例３の構成によれば、表面保
護膜の膜厚を任意に設定することができるので、ボンデ
ィングの信頼性を向上できる膜厚にＴＥＯＳ膜４の膜厚
を設定し、半導体装置の信頼性を向上することができ
る。

【００５７】一方、樹脂封止型のパッケージを採用する
半導体装置の場合には、図５（本発明の実施例３の半導
体装置の他の例を示す要部断面図）に示すように、前記
ＴＥＯＳ膜４の上層に、窒化珪素膜５、樹脂膜６の夫々
を設ければ良い。

【００５８】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

【００５９】例えば、前記実施例１及び実施例３では、
半導体装置を示したが、本発明は、アルミニウム配線上
に窒化珪素膜を表面保護膜の一部として有する配線部
材、例えば、マザーボード、ベビーボード等に適用する
こともできる。

【００６０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００６１】配線部材において、動作速度を高速化する
ことできる。

【００６２】前記配線部材において、歩留りを向上する
ことができる。

【００６３】前記配線部材において、動作特性を向上す
ることができる。

【００６４】前記配線部材において、信頼性を向上する
ことができる。

【００６５】半導体装置の製造方法において、信頼性を
向上することができる。

【図面の簡単な説明】

【図１】本発明の実施例１の半導体装置の要部断面図。

【図２】本発明の実施例２の半導体装置の要部断面図。

【図３】本発明の実施例３の半導体装置の製造工程の一
部を示す要部断面図。

【図４】本発明の実施例３の半導体装置の製造工程の一
部を示す要部断面図。

【図５】本発明の実施例３の半導体装置の他の例を示す
要部断面図。

【図６】従来技術の問題点を説明するための要部断面
図。

【図７】従来技術の問題点を説明するための要部断面
図。

【符号の説明】

１ 半導体基板 ２ 酸化珪素膜 ３ 配線 ４ ＴＥＯＳ膜 ５ 窒化珪素膜 ６ 樹脂膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】 同一層内に相互に電気的に独立した複数
   の導体層を有し、該複数の導体層上に、第１の絶縁膜及
   び該第１の絶縁膜上に形成され該第１の絶縁膜より誘電
   率が高い第２の絶縁膜の少なくとも２層構造の絶縁膜を
   有する配線部材において、前記２層構造の絶縁膜のうち
   第１の絶縁膜の膜厚を前記導体層以上に構成し、前記導
   体層間の領域を前記第１の絶縁膜で埋め込んだことを特
   徴とする配線部材。
2. 【請求項２】 前記第１の絶縁膜をテトラエトキシルオ
   ルソシラン膜で構成し、前記第２の絶縁膜を窒化珪素膜
   で構成し、前記導体層をアルミニウム膜又はアルミニウ
   ム合金膜で構成したことを特徴とする前記請求項１に記
   載の配線部材。
3. 【請求項３】 半導体ウェーハの主面部に複数の回路ブ
   ロックを形成する工程と、半導体ウェーハの主面上に前
   記回路ブロック内の素子間を接続する導体層を形成する
   工程と、該導体層上に該導体層以上の膜厚を有するテト
   ラエトキシルオルソシラン膜を主体とする表面保護膜を
   形成する工程と、水流を噴射しながら半導体ウェーハを
   回路ブロック毎にダイシングし、個々の回路ブロックに
   分割する工程とを備えたことを特徴とする半導体装置の
   製造方法。
4. 【請求項４】 前記請求項２及び請求項３に記載のテト
   ラエトキシルオルソシラン膜は、燐を含有することを特
   徴とする。