JPH0567697A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0567697A
JPH0567697A JP3229878A JP22987891A JPH0567697A JP H0567697 A JPH0567697 A JP H0567697A JP 3229878 A JP3229878 A JP 3229878A JP 22987891 A JP22987891 A JP 22987891A JP H0567697 A JPH0567697 A JP H0567697A
Authority
JP
Japan
Prior art keywords
active element
resin
semiconductor device
substrate
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3229878A
Other languages
English (en)
Inventor
Wataru Takahashi
亘 高橋
Nobuyuki Sato
信幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3229878A priority Critical patent/JPH0567697A/ja
Publication of JPH0567697A publication Critical patent/JPH0567697A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 熱可塑性樹脂封止型半導体装置に係わり、飽
和熱抵抗特性の改良を目指す点にある。 【構成】 熱伝導度の大きいAlN材質のセラミック基
板の一方の面に能動素子をマウントし、この一方の面に
反対面の一部分を外囲器表面に露出する形状とすること
により、内部に発生した熱を効率良く、外部に放出する
ことにより、従来より飽和熱抵抗値の良い絶縁タイプの
熱可塑性樹脂封止型半導体装置を実現するものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、熱可塑性樹脂により封
止する型の半導体装置に係わり、特にリード端子以外の
封止樹脂即ち外囲器の表面と、内部の半導体素子の電気
的な絶縁の改良に関する。
【0002】
【従来の技術】半導体基板内に不純物を導入・拡散して
造り込んだ能動素子、受動素子または回路成分をいわゆ
るトランスファモールド法により樹脂を封止する樹脂封
止型半導体装置は、量産化して実用に供されている。
【0003】この種の樹脂封止型半導体装置は、いわゆ
るリードフレームを利用する組立方式を採る型の他に、
絶縁基板に各種の電子回路用部品をハイブリッド形式で
組込んでから、樹脂により封止しかつ、各電子回路用部
品に電気的に接続するリード端子を封止樹脂層外に導出
する型も実用化している。
【0004】この型の樹脂封止型半導体装置にあって
は、これを電子機器に実装する際、能動素子と電子機器
内の部品の電気的短絡を防止する観点から、いわゆるア
ウターリードであるリード端子以外の外囲器表面と、能
動素子が電気的に絶縁することが求められている。
【0005】図1及び図2の断面図により従来の樹脂封
止型半導体装置を説明する。図1の型は、銅または銅合
金を表面付近に設置する(以後銅製と記載する)リード
フレーム1に能動素子を造り込んだ半導体基板2を導電
性接着剤層や半田層などの導電層3を介して固着する。
【0006】次に、能動素子の電極(図示せず)とアウ
ターリードとして機能するリードフレーム1のリード端
子4間に金属細線5をボンディング法により熱圧着して
電気的に接続して組立体を形成する。その後、熱可塑性
樹脂から成る封止樹脂層6により組立体を被覆して樹脂
封止型半導体装置を製造する。以下この樹脂封止型半導
体装置を絶縁タイプと記載する。
【0007】これに対して図2に明かにする樹脂封止型
半導体装置は、能動素子を造り込んだ半導体基板2をマ
ウントしたリードフレーム1の裏面を露出して封止樹脂
層6面としており、絶縁されていないので、以後非絶縁
タイプと記載する。
【0008】この他の形状は、図1と全く同じである。
【0009】
【発明が解決しようとする課題】絶縁タイプの問題点
は、非絶縁タイプに比べて外囲器の飽和熱抵抗値RTh
(j−c)が大きいために、同一の能動素子を搭載する
と装置全体が許容できるパワー損失が小さくなる点にあ
る。
【0010】これは、絶縁用の封止樹脂の熱伝導度Kが
金属や半田のそれより小さく、その上リードフレーム1
の裏面を覆う封止樹脂層の厚さA(図1参照)を、製造
技術上の制約から、金属などと同等の熱伝導度が得られ
る程度に薄くできないことが原因である。
【0011】例えば、市販されている中で最も熱伝導特
性が良い封止樹脂(K=0.04W/cm℃)は、現在
一般に使用されている厚さ0.5mmの銅製リードフレ
ームのK=4.2W/cm℃と同等の熱伝導度特性を得
るに約0.005mm以下の厚さが必要になる。
【0012】しかし、約0.6mmの厚さが製造上限界
であるので、約0.005mm以下の厚さは、到底実現
不可能な値である。即ち、平均粒形を持った熱可塑性封
止樹脂を適用しているために、0.5mm以下の狭い場
所に入り難くどうしても巣即ちボイド(Void)が発
生するために約0.6mmの厚さが必要になる。
【0013】本発明は、このような事情により成された
もので、特に飽和熱抵抗特性を改善する点に目的があ
る。
【0014】
【課題を解決するための手段】セラミック基板と,この
セラミック基板の表面に取付ける能動素子と,この組立
体を被覆する封止樹脂層と,この封止樹脂層から露出す
る前記セラミック基板の裏面に本発明に係わる樹脂封止
型半導体装置の特徴がある。更に、前記セラミック基板
をアルミニウム及び窒素を主成分とする点にも特徴があ
る。
【0015】
【作用】本発明に係わる樹脂封止型半導体装置は、熱伝
導度の大きいAlN材質のセラミック基板(以下AlN
基板と記載する)の一面に能動素子を搭載し、この搭載
面と反対面即ちセラミック基板裏面の一部分を外囲器の
外部に露出する形状が得られるように封止樹脂層で被覆
する。即ち、封止樹脂層の表面にセラミック基板の裏面
が露出する形状となる。
【0016】能動素子は、例えばシリコン基板に所定の
不純物を導入・拡散して造り込んだもので、これをセラ
ミック基板の表面に形成する銅箔などから構成する金属
パターンに半田などを利用して形成するので、セラミッ
ク基板の裏面には、例えば酸化銅などの金属薄層を形成
して応力の均衡を保つこともある。このように本発明に
おけるセラミック基板裏面には、セラミック層または金
属薄層が露出する形状である。
【0017】
【実施例】本発明に係わる樹脂封止型半導体装置の実施
例を従来技術と同一部品には同じ番号を付けた図3を参
照して説明する。表面付近を銅または同合金で構成する
リードフレーム1は、従来と同様にベッド部(図示せ
ず)とインナーリード(樹脂封止層外に導出した部分は
アウターリードと記載する)を備えており、ベッド部に
マウントする半導体基板2には、能動素子を造り込んで
いる。
【0018】能動素子としては、例えばシリコン半導体
基板に所定の不純物を導入・拡散して電力用トランジス
タ通称ジャイアントトランジスタなどの他に、例えばD
−MOSなどのFETも適用可能であり、勿論他の半導
体素子も利用できる。
【0019】このような能動素子を造り込んだ半導体基
板2を融点が300℃程度の半田層3によりリードフレ
ーム1に固着する。
【0020】リードフレーム1に形成するインナーリー
ドと、能動素子に形成する各電極の電気的接続は、A
l、Auまたは銅などの金属細線5を熱圧着法を利用す
る。
【0021】更に、例えば蒸着工程により金属パターン
を形成したAlNなどから成るセラミック基板7に、半
田層3より融点の低いSn−Pb半田層8により一体に
して組立体を形成する。組立体は、セラミック基板7に
電子機器に必要な回路用の部品(図示せず)を能動素子
の他に取付けることにより構成する。
【0022】次に組立体をいわゆるトランスファーモー
ルド法により熱可塑性樹脂6を封止すると共に、封止樹
脂層6外にアウターリード4を導出して電子機器との接
続に備える。
【0023】
【発明の効果】従来、絶縁タイプの熱可塑性樹脂封止型
半導体装置は、非絶縁タイプのものに比べて、外囲器の
飽和熱熱抵抗値が非常に大きかったのに対して、本発明
では、は飽和熱熱抵抗が大幅に改善された絶縁タイプの
熱可塑性樹脂封止型半導体装置を実現することができ
る。即ち、1mm平方の半導体基板をセラミック基板に
マウントした場合、Rth(j−c)は、従来の非絶縁
タイプと絶縁タイプが夫々5℃/Wと17℃/Wである
のに対して、本発明に係わる熱可塑性樹脂封止型半導体
装置は約10℃/Wが得られた。
【図面の簡単な説明】
【図1】従来の熱可塑性樹脂封止型半導体装置の断面図
である。
【図2】従来の他の熱可塑性樹脂封止型半導体装置の断
面図である。
【図3】本発明の熱可塑性樹脂封止型半導体装置の断面
図である。
【符号の説明】
1:リードフレーム、 2:半導体基板、 3、8:半田層、 4:アウターリード、 5:金属細線、 6:熱可塑性封止樹脂層、 7:セラミック基板。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板と,このセラミック基板
    表面に設置する能動素子と,この組立体を被覆する封止
    樹脂層と,この封止樹脂層表面に露出する前記セラミッ
    ク基板の裏面を具備することを特徴とする樹脂封止型半
    導体装置
  2. 【請求項2】 前記セラミック基板をアルミニウム及び
    窒素を主成分とすることを特徴とする樹脂封止型半導体
    装置
JP3229878A 1991-09-10 1991-09-10 樹脂封止型半導体装置 Pending JPH0567697A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3229878A JPH0567697A (ja) 1991-09-10 1991-09-10 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3229878A JPH0567697A (ja) 1991-09-10 1991-09-10 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH0567697A true JPH0567697A (ja) 1993-03-19

Family

ID=16899125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3229878A Pending JPH0567697A (ja) 1991-09-10 1991-09-10 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0567697A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091802A (ja) * 1998-09-11 2000-03-31 Matsushita Electric Ind Co Ltd マイクロ波回路
JP2004128420A (ja) * 2002-10-07 2004-04-22 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2011172482A (ja) * 2011-05-23 2011-09-01 Hitachi Ltd インバータ
JP2013085470A (ja) * 2012-12-10 2013-05-09 Hitachi Ltd インバータ
WO2015029635A1 (ja) * 2013-08-28 2015-03-05 住友電気工業株式会社 ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
KR20210115535A (ko) * 2020-03-13 2021-09-27 주식회사 파워로직스 보호회로모듈 제조장치
WO2022164620A1 (en) * 2021-01-27 2022-08-04 Cree, Inc. Packaged electronic devices having substrates with thermally conductive adhesive layers
JP2025501433A (ja) * 2022-11-17 2025-01-22 海信家電集団股▲ふん▼有限公司 パワーモジュール及びそれを備える電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091802A (ja) * 1998-09-11 2000-03-31 Matsushita Electric Ind Co Ltd マイクロ波回路
JP2004128420A (ja) * 2002-10-07 2004-04-22 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2011172482A (ja) * 2011-05-23 2011-09-01 Hitachi Ltd インバータ
JP2013085470A (ja) * 2012-12-10 2013-05-09 Hitachi Ltd インバータ
WO2015029635A1 (ja) * 2013-08-28 2015-03-05 住友電気工業株式会社 ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
US9640619B2 (en) 2013-08-28 2017-05-02 Sumitomo Electric Industries, Ltd. Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module
KR20210115535A (ko) * 2020-03-13 2021-09-27 주식회사 파워로직스 보호회로모듈 제조장치
WO2022164620A1 (en) * 2021-01-27 2022-08-04 Cree, Inc. Packaged electronic devices having substrates with thermally conductive adhesive layers
US12224233B2 (en) 2021-01-27 2025-02-11 Wolfspeed, Inc. Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
JP2025501433A (ja) * 2022-11-17 2025-01-22 海信家電集団股▲ふん▼有限公司 パワーモジュール及びそれを備える電子機器

Similar Documents

Publication Publication Date Title
US6249041B1 (en) IC chip package with directly connected leads
US6566164B1 (en) Exposed copper strap in a semiconductor package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US5293301A (en) Semiconductor device and lead frame used therein
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US20020027297A1 (en) Semiconductor package
US20040061206A1 (en) Discrete package having insulated ceramic heat sink
JPH0774297A (ja) リードフレームおよび高性能密封集積回路パッケージアセンブリ
JPH1056098A (ja) 半導体装置及びその製造方法
US5317194A (en) Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
JP2905609B2 (ja) 樹脂封止型半導体装置
JPS6050354B2 (ja) 樹脂封止型半導体装置
JPH0645504A (ja) 半導体装置
JP2908330B2 (ja) リードフレーム,半導体装置及び半導体装置の製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
US3828229A (en) Leadless semiconductor device for high power use
JP3234614B2 (ja) 半導体装置及びその製造方法
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
JPH0574831A (ja) 半導体装置
JP3040235B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置
JP3506341B2 (ja) 半導体装置
US20260096493A1 (en) Semiconductor package having first and second substrates connected to connector elements of a leadframe
JPH08316361A (ja) 半導体装置
JP3045940B2 (ja) 半導体装置およびその製造方法