JPH0567969A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0567969A JPH0567969A JP3310339A JP31033991A JPH0567969A JP H0567969 A JPH0567969 A JP H0567969A JP 3310339 A JP3310339 A JP 3310339A JP 31033991 A JP31033991 A JP 31033991A JP H0567969 A JPH0567969 A JP H0567969A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- synthesizer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 この発明は直接デジタルシンセサイザを用い
た周波数シンセサイザにおいて、消費電力を低くおさえ
つつ出力信号の低スプリアス化を可能にする。 【構成】 直接デジタルシンセサイザ１の出力を、周波
数変換器１９において局部発振源１７とミキサ１６で混
合加算することにより高い周波数に変換する。その変換
された出力を位相同期ル−プの基準信号とすることによ
って位相同期ル−プ８における分周比を小さくする。分
周比が小さいほどスプリアスは小さくなるので、出力信
号を低スプリアス化することができる。
た周波数シンセサイザにおいて、消費電力を低くおさえ
つつ出力信号の低スプリアス化を可能にする。 【構成】 直接デジタルシンセサイザ１の出力を、周波
数変換器１９において局部発振源１７とミキサ１６で混
合加算することにより高い周波数に変換する。その変換
された出力を位相同期ル−プの基準信号とすることによ
って位相同期ル−プ８における分周比を小さくする。分
周比が小さいほどスプリアスは小さくなるので、出力信
号を低スプリアス化することができる。
Description
【０００１】
【産業上の利用分野】この発明は周波数シンセサイザの
低スプリアス化と低消費電力化に関するものである。
低スプリアス化と低消費電力化に関するものである。
【０００２】
【従来の技術】図９は例えば公開特許昭６３−２９６５
２２あるいは米国特許４９６５５３３に示された従来の
周波数シンセサイザの構成例である。図において、１は
直接デジタルシンセサイザ、２は直接デジタルシンセサ
イザ１の出力端子、３は位相比較器、４はループフィル
タ、５は電圧制御発振器、６は周波数シンセサイザの出
力を取り出すカプラ、７は分周数Ｎの分周器、８は位相
比較器３とループフィルタ４と電圧制御発振器５とカプ
ラ６と分周器７とから構成される位相同期ループ、９は
位相同期ループ８の出力端子である。図６に直接デジタ
ルシンセサイザ１の構成例を示す。図において、１０は
クロック、１１は位相アキュームレータ、１２は周波数
設定データの入力端子、１３はメモリ、１４はデジタル
／アナログ変換器、１５はフィルタである。
２２あるいは米国特許４９６５５３３に示された従来の
周波数シンセサイザの構成例である。図において、１は
直接デジタルシンセサイザ、２は直接デジタルシンセサ
イザ１の出力端子、３は位相比較器、４はループフィル
タ、５は電圧制御発振器、６は周波数シンセサイザの出
力を取り出すカプラ、７は分周数Ｎの分周器、８は位相
比較器３とループフィルタ４と電圧制御発振器５とカプ
ラ６と分周器７とから構成される位相同期ループ、９は
位相同期ループ８の出力端子である。図６に直接デジタ
ルシンセサイザ１の構成例を示す。図において、１０は
クロック、１１は位相アキュームレータ、１２は周波数
設定データの入力端子、１３はメモリ、１４はデジタル
／アナログ変換器、１５はフィルタである。
【０００３】次に動作について説明する。図９に示す従
来の構成による周波数シンセサイザにおいては、電圧制
御発振器５の出力（周波数ｆｏ）の一部をカプラ６で取
り出し、その信号を分周数Ｎの分周器７で分周し、周波
数をｆｏ／Ｎとする。そして位相比較器３で分周器の出
力信号（周波数ｆｏ／Ｎ）と、直接デジタルシンセサイ
ザ１の出力信号（周波数ｆｄ）とを位相比較する。そし
てこの位相比較器３の出力信号をループフィルタ４を介
し電圧制御発振器５に周波数制御信号として加えると、
ｆｏ／Ｎとｆｄとが一致するように位相同期ループが動
作する。このときの周波数シンセサイザの出力周波数ｆ
ｏは次式で与えられる。
来の構成による周波数シンセサイザにおいては、電圧制
御発振器５の出力（周波数ｆｏ）の一部をカプラ６で取
り出し、その信号を分周数Ｎの分周器７で分周し、周波
数をｆｏ／Ｎとする。そして位相比較器３で分周器の出
力信号（周波数ｆｏ／Ｎ）と、直接デジタルシンセサイ
ザ１の出力信号（周波数ｆｄ）とを位相比較する。そし
てこの位相比較器３の出力信号をループフィルタ４を介
し電圧制御発振器５に周波数制御信号として加えると、
ｆｏ／Ｎとｆｄとが一致するように位相同期ループが動
作する。このときの周波数シンセサイザの出力周波数ｆ
ｏは次式で与えられる。
【０００４】
【数１】
【０００５】つぎに直接デジタルシンセサイザ１の動作
を説明する。メモリ１３には所定の位相に対する正弦波
の振幅データがデジタル量で格納されている。位相アキ
ュームレータ１１はクロック信号（周波数ｆｃｋ）の１
周期ごとに、周波数設定データ（十進法でｋ）に従い、
メモリ１３から波形の振幅データを読み出すために必要
な位相情報を発生させる手段である。この位相アキュー
ムレータ１１からの位相情報に従い、メモリ１３から波
形の振幅データ（デジタル量）が出力され、デジタル／
アナログ変換器１４でアナログ量である電圧値に変換さ
れる。そしてフィルタ１５でデジタル／アナログ変換器
１４から出力される不要波を瀘波する。ここで位相アキ
ュームレータ１１のビット数をｂとすると、直接デジタ
ルシンセサイザ１の出力周波数ｆｄは次式で与えられ
る。
を説明する。メモリ１３には所定の位相に対する正弦波
の振幅データがデジタル量で格納されている。位相アキ
ュームレータ１１はクロック信号（周波数ｆｃｋ）の１
周期ごとに、周波数設定データ（十進法でｋ）に従い、
メモリ１３から波形の振幅データを読み出すために必要
な位相情報を発生させる手段である。この位相アキュー
ムレータ１１からの位相情報に従い、メモリ１３から波
形の振幅データ（デジタル量）が出力され、デジタル／
アナログ変換器１４でアナログ量である電圧値に変換さ
れる。そしてフィルタ１５でデジタル／アナログ変換器
１４から出力される不要波を瀘波する。ここで位相アキ
ュームレータ１１のビット数をｂとすると、直接デジタ
ルシンセサイザ１の出力周波数ｆｄは次式で与えられ
る。
【０００６】
【数２】
【０００７】この（２）式を（１）式に代入すると、周
波数シンセサイザの出力周波数ｆｏは次式で与えられ
る。
波数シンセサイザの出力周波数ｆｏは次式で与えられ
る。
【０００８】
【数３】
【０００９】この従来の構成による周波数シンセサイザ
では周波数設定データｋを１つづつ変えることにより、
次式で与えられるチャネル間隔Δｆｏで出力周波数ｆｏ
を変えることができる。
では周波数設定データｋを１つづつ変えることにより、
次式で与えられるチャネル間隔Δｆｏで出力周波数ｆｏ
を変えることができる。
【００１０】
【数４】
【００１１】直接デジタルシンセサイザ１においては、
正弦波の振幅データを量子化し、メモリ１３に格納して
いる。そのため、この量子化のあらさによる波形の歪み
を生じる。図１１にこのような直接デジタルシンセサイ
ザ１の出力スペクトル（測定値）を示す。図において量
子化に伴うスプリアスが観測されている。このようなス
プリアスを伴う信号を基準信号とし位相同期ループ８を
構成すると、周波数シンセサイザの出力信号にもスプリ
アスが出力される。ここで直接デジタルシンセサイザ１
の出力での搬送波とスプリアスの電力比をＳｉ（ｉ＝
１，２,・・・）とすると、周波数シンセサイザの出力で搬
送波とスプリアスの電力比Ｓｏｉ（ｉ＝１，２,・・・）は
次式で与えられる。
正弦波の振幅データを量子化し、メモリ１３に格納して
いる。そのため、この量子化のあらさによる波形の歪み
を生じる。図１１にこのような直接デジタルシンセサイ
ザ１の出力スペクトル（測定値）を示す。図において量
子化に伴うスプリアスが観測されている。このようなス
プリアスを伴う信号を基準信号とし位相同期ループ８を
構成すると、周波数シンセサイザの出力信号にもスプリ
アスが出力される。ここで直接デジタルシンセサイザ１
の出力での搬送波とスプリアスの電力比をＳｉ（ｉ＝
１，２,・・・）とすると、周波数シンセサイザの出力で搬
送波とスプリアスの電力比Ｓｏｉ（ｉ＝１，２,・・・）は
次式で与えられる。
【００１２】
【数５】
【００１３】
【数６】
【００１４】
【数７】
【００１５】ここでｆｍはスプリアスＳｉの搬送波から
の離調周波数、Ｋｐは位相比較器３の感度、Ｋｖは電圧
制御発振器５の感度、Ｆ（ｆｍ）はループフィルタ４の
利得である。（５）式より、分周器７の分周数Ｎを小さ
くするか、またはＨ（ｆｍ）の絶対値を小さくすれば、
周波数シンセサイザの出力におけるスプリアスを低減で
きることがわかる。しかし、図１１に示されるようにス
プリアスと搬送波との間隔は狭いので、スプリアスを除
去することは困難である。したがって分周数Ｎを低減す
ることが必要である。
の離調周波数、Ｋｐは位相比較器３の感度、Ｋｖは電圧
制御発振器５の感度、Ｆ（ｆｍ）はループフィルタ４の
利得である。（５）式より、分周器７の分周数Ｎを小さ
くするか、またはＨ（ｆｍ）の絶対値を小さくすれば、
周波数シンセサイザの出力におけるスプリアスを低減で
きることがわかる。しかし、図１１に示されるようにス
プリアスと搬送波との間隔は狭いので、スプリアスを除
去することは困難である。したがって分周数Ｎを低減す
ることが必要である。
【００１６】分周数Ｎを低減する方法として、第一に位
相比較器３に加えられる基準信号の周波数、すなわち直
接デジタルシンセサイザ１の出力周波数ｆｄを高めるこ
とが考えられる。しかしながら、一般に直接デジタルシ
ンセサイザ１の出力を高周波化しようとすると、高速動
作可能なＥＣＬ（Ｅｍｉｔｔｅｒ ＣｏｕｐｌｅｄＬｏ
ｇｉｃ）等の素子を使用しなければならず、その結果、
図１２に示すようにＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａ
ｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）素子に比べ消費電力が大幅に増加する。このよ
うに従来の構成の周波数シンセサイザにおいては、基準
信号の周波数を高めることにより低スプリアス化しよう
とすると直接デジタルシンセサイザ１の消費電力が増加
する問題がある。
相比較器３に加えられる基準信号の周波数、すなわち直
接デジタルシンセサイザ１の出力周波数ｆｄを高めるこ
とが考えられる。しかしながら、一般に直接デジタルシ
ンセサイザ１の出力を高周波化しようとすると、高速動
作可能なＥＣＬ（Ｅｍｉｔｔｅｒ ＣｏｕｐｌｅｄＬｏ
ｇｉｃ）等の素子を使用しなければならず、その結果、
図１２に示すようにＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａ
ｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）素子に比べ消費電力が大幅に増加する。このよ
うに従来の構成の周波数シンセサイザにおいては、基準
信号の周波数を高めることにより低スプリアス化しよう
とすると直接デジタルシンセサイザ１の消費電力が増加
する問題がある。
【００１７】第二の方法として、直接デジタルシンセサ
イザの出力周波数を高めるかわりに、その出力をなんら
かの手段により高い周波数に変換し、変換後の信号を基
準信号に用いることが考えられる。周波数変換手段とし
て位相同期ル−プを用いた周波数シンセサイザとして、
たとえば、図１３に示す公開特許昭和６４−２４６３３
の周波数シンセサイザがある。この発明は周波数の桁数
（精度）をふやしつつ、周波数設定スピ−ドを上げるこ
とを目的としている。図において１ａ、１ｂは上記従来
例と同じ直接デジタルシンセサイザ、８は図９に示すも
のと同じ機能を有する位相同期ル−プ、１８はフィル
タ、２６は位相同期ル−プを用いた逓倍器、１６は周波
数シンセサイザの出力と逓倍器２６の出力を混合するミ
クサ、１９は直接デジタルシンセサイザ１ｂ、逓倍器２
６、ミクサ１６、フィルタ１８から構成される周波数変
換器である。
イザの出力周波数を高めるかわりに、その出力をなんら
かの手段により高い周波数に変換し、変換後の信号を基
準信号に用いることが考えられる。周波数変換手段とし
て位相同期ル−プを用いた周波数シンセサイザとして、
たとえば、図１３に示す公開特許昭和６４−２４６３３
の周波数シンセサイザがある。この発明は周波数の桁数
（精度）をふやしつつ、周波数設定スピ−ドを上げるこ
とを目的としている。図において１ａ、１ｂは上記従来
例と同じ直接デジタルシンセサイザ、８は図９に示すも
のと同じ機能を有する位相同期ル−プ、１８はフィル
タ、２６は位相同期ル−プを用いた逓倍器、１６は周波
数シンセサイザの出力と逓倍器２６の出力を混合するミ
クサ、１９は直接デジタルシンセサイザ１ｂ、逓倍器２
６、ミクサ１６、フィルタ１８から構成される周波数変
換器である。
【００１８】上記の周波数シンセサイザは直接デジタル
シンセサイザ１ｂの出力を位相同期ル−プ８を用いた逓
倍器によって、固定分周器７の分周比と上記直接デジタ
ルシンセサイザの出力の周波数を掛けた周波数に逓倍す
る。その出力を電圧制御発振器５の出力（周波数ｆ0 ）
をミクサ１６で混合し、フィルタ１８でそれらの差の周
波数の信号に変換する。この信号と直接デジタルシンセ
サイザ１ａの出力と位相比較し、位相同期ル−プを構成
する。
シンセサイザ１ｂの出力を位相同期ル−プ８を用いた逓
倍器によって、固定分周器７の分周比と上記直接デジタ
ルシンセサイザの出力の周波数を掛けた周波数に逓倍す
る。その出力を電圧制御発振器５の出力（周波数ｆ0 ）
をミクサ１６で混合し、フィルタ１８でそれらの差の周
波数の信号に変換する。この信号と直接デジタルシンセ
サイザ１ａの出力と位相比較し、位相同期ル−プを構成
する。
【００１９】しかし上記の構成では、周波数変換器１９
の出力信号のスプリアスは、(5) 式よりスプリアスは分
周比の自乗に比例し増加するので、その出力信号は図９
に示す周波数シンセサイザにおけるスプリアスＳｏｉと
変わらない。したがって、たとえ位相比較器３、ル−プ
フィルタ４、電圧制御発振器５を含む位相同期ル−プ８
の分周比が１であっても、出力端子９におけるスプリア
スは何ら改善されないことになる。すなわち図１３に示
す周波数シンセサイザは比較的低い周波数の信号を狭い
周波数間隔で発生させるのに適するが、スプリアスの少
ない信号を得るには適さない。
の出力信号のスプリアスは、(5) 式よりスプリアスは分
周比の自乗に比例し増加するので、その出力信号は図９
に示す周波数シンセサイザにおけるスプリアスＳｏｉと
変わらない。したがって、たとえ位相比較器３、ル−プ
フィルタ４、電圧制御発振器５を含む位相同期ル−プ８
の分周比が１であっても、出力端子９におけるスプリア
スは何ら改善されないことになる。すなわち図１３に示
す周波数シンセサイザは比較的低い周波数の信号を狭い
周波数間隔で発生させるのに適するが、スプリアスの少
ない信号を得るには適さない。
【００２０】
【発明が解決しようとする課題】この発明は上記のよう
な問題点を解決するためになされたもので、低スプリア
スで、かつ消費電力が少ない周波数シンセサイザを得る
ことを目的とする。
な問題点を解決するためになされたもので、低スプリア
スで、かつ消費電力が少ない周波数シンセサイザを得る
ことを目的とする。
【００２１】
【課題を解決するための手段】請求項１の発明（以下、
第１の発明という）に係る周波数シンセサイザは、直接
デジタルシンセサイザの出力を周波数変換器により高い
周波数に変換し、その周波数変換器の出力信号を位相同
期ル−プの基準信号源として用いるものである。
第１の発明という）に係る周波数シンセサイザは、直接
デジタルシンセサイザの出力を周波数変換器により高い
周波数に変換し、その周波数変換器の出力信号を位相同
期ル−プの基準信号源として用いるものである。
【００２２】請求項２および請求項３の発明（以下、第
２の発明という）に係る周波数シンセサイザは、周波数
シンセサイザの出力信号を周波数変換器により低い周波
数に変換し、その周波数変換器の出力信号と基準信号と
を比較することにより位相同期ル−プを構成するもので
ある。
２の発明という）に係る周波数シンセサイザは、周波数
シンセサイザの出力信号を周波数変換器により低い周波
数に変換し、その周波数変換器の出力信号と基準信号と
を比較することにより位相同期ル−プを構成するもので
ある。
【００２３】
【作用】第１の発明に係る周波数シンセサイザにおいて
は、消費電力が少ない低周波の直接デジタルシンセサイ
ザの出力周波数を、ミクサ、局発源、およびフィルタと
から構成される周波数変換器で、直接デジタルシンセサ
イザの周波数と局発源の周波数とを加算することによっ
て高い周波数に変換する。そしてこの周波数変換器出力
を位相同期ループの基準信号源とし、周波数シンセサイ
ザを構成する。
は、消費電力が少ない低周波の直接デジタルシンセサイ
ザの出力周波数を、ミクサ、局発源、およびフィルタと
から構成される周波数変換器で、直接デジタルシンセサ
イザの周波数と局発源の周波数とを加算することによっ
て高い周波数に変換する。そしてこの周波数変換器出力
を位相同期ループの基準信号源とし、周波数シンセサイ
ザを構成する。
【００２４】また、第２の発明に係る周波数シンセサイ
ザにおいては、周波数シンセサイザの出力信号を、周波
数変換器で直接デジタルシンセサイザまたは局発源の周
波数と減算することによって低周波に変換する。そして
この低周波の出力と基準信号とを位相検波することによ
り位相同期ル−プを構成し、周波数シンセサイザを構成
する。
ザにおいては、周波数シンセサイザの出力信号を、周波
数変換器で直接デジタルシンセサイザまたは局発源の周
波数と減算することによって低周波に変換する。そして
この低周波の出力と基準信号とを位相検波することによ
り位相同期ル−プを構成し、周波数シンセサイザを構成
する。
【００２５】
【実施例】実施例１．以下、第１の発明の一実施例を図
について説明する。図１は特許請求の範囲第１項に係わ
る発明の一実施例を示す構成図であり、図において１６
は周波数の混合を行うミクサ、１７は水晶発振器などの
発振器から構成される局部発振源、１８はフィルタ、１
９はミクサ１６、局発源１７およびフィルタ１８とで構
成される周波数変換器であり、その他は図９に示した従
来例のものの符号と同一または相当部分に対応してい
る。
について説明する。図１は特許請求の範囲第１項に係わ
る発明の一実施例を示す構成図であり、図において１６
は周波数の混合を行うミクサ、１７は水晶発振器などの
発振器から構成される局部発振源、１８はフィルタ、１
９はミクサ１６、局発源１７およびフィルタ１８とで構
成される周波数変換器であり、その他は図９に示した従
来例のものの符号と同一または相当部分に対応してい
る。
【００２６】つぎに動作について説明する。第１の発明
による周波数シンセサイザにおいては、消費電力が少な
い低周波の直接デジタルシンセサイザ１の出力（周波数
ｆd）を、ミクサ１６で局部発振源１７の出力（周波数
ｆxo）と周波数混合し、直接デジタルシンセサイザ１の
出力周波数と局部発振源１７の出力周波数とを加算した
高周波に変換する。このミクサ１６の出力には、局部発
振周波数の漏洩波や影像信号などの不要波が含まれるの
でフィルタ１８で瀘波する。このようなミクサ１６と局
部発振源１７とフィルタ１８とで構成される周波数変換
器１９の出力周波数ｆc は次式で与えられる。
による周波数シンセサイザにおいては、消費電力が少な
い低周波の直接デジタルシンセサイザ１の出力（周波数
ｆd）を、ミクサ１６で局部発振源１７の出力（周波数
ｆxo）と周波数混合し、直接デジタルシンセサイザ１の
出力周波数と局部発振源１７の出力周波数とを加算した
高周波に変換する。このミクサ１６の出力には、局部発
振周波数の漏洩波や影像信号などの不要波が含まれるの
でフィルタ１８で瀘波する。このようなミクサ１６と局
部発振源１７とフィルタ１８とで構成される周波数変換
器１９の出力周波数ｆc は次式で与えられる。
【００２７】
【数８】
【００２８】従って、この場合の周波数シンセサイザの
出力周波数ｆo は式（１）及び（２）を考慮すると次式
で与えられる。
出力周波数ｆo は式（１）及び（２）を考慮すると次式
で与えられる。
【００２９】
【数９】
【００３０】式（１）と式（９）とから、同じ出力周波
数ｆo を得ようとする場合、図１の周波数シンセサイザ
の分周比Ｎ’はＮ・ｆｄ／（ｆｄ＋ｆｘｏ）となり、図
９の周波数シンセサイザの分周比より小さくすることが
できる。このとき、周波数変換前（ｆｄ）と後（ｆｃ）
においてスプリアス（Ｓｉ）は変わらないから、式
（５）よりＮ’とＮの比に応じて、出力のスプリアスを
小さくすることができる。従って、本発明によれば消費
電力の少ない低周波の直接デジタルシンセサイザ１を用
いながらも、位相比較器３に加える基準信号を高周波数
化でき、分周比の低減による出力スプリアスの抑圧が図
れる。
数ｆo を得ようとする場合、図１の周波数シンセサイザ
の分周比Ｎ’はＮ・ｆｄ／（ｆｄ＋ｆｘｏ）となり、図
９の周波数シンセサイザの分周比より小さくすることが
できる。このとき、周波数変換前（ｆｄ）と後（ｆｃ）
においてスプリアス（Ｓｉ）は変わらないから、式
（５）よりＮ’とＮの比に応じて、出力のスプリアスを
小さくすることができる。従って、本発明によれば消費
電力の少ない低周波の直接デジタルシンセサイザ１を用
いながらも、位相比較器３に加える基準信号を高周波数
化でき、分周比の低減による出力スプリアスの抑圧が図
れる。
【００３１】また、従来の構成による周波数シンセサイ
ザと同様に、周波数設定データｋを１つづつ変えること
により、式（４）のＮをＮ’で置き換えて得られる△ｆ
o のチャネル間隔で周波数変更ができる。
ザと同様に、周波数設定データｋを１つづつ変えること
により、式（４）のＮをＮ’で置き換えて得られる△ｆ
o のチャネル間隔で周波数変更ができる。
【００３２】実施例２．以上の説明では、直接デジタル
シンセサイザ１のクロック１０と局部発振源１７とを別
の発振器として示したが、図２に示すように共通化して
もよい。図において、２０は共通化した発振器（周波数
ｆxo）、２１は分周数ｍの分周器であり、図１及び図９
と同一もしくは相当の部分には同一符号を付けている。
シンセサイザ１のクロック１０と局部発振源１７とを別
の発振器として示したが、図２に示すように共通化して
もよい。図において、２０は共通化した発振器（周波数
ｆxo）、２１は分周数ｍの分周器であり、図１及び図９
と同一もしくは相当の部分には同一符号を付けている。
【００３３】実施例２においても、図２の周波数シンセ
サイザの分周比Ｎ’はＮ・ｆｄ／（ｆｄ＋ｆｘｏ）とな
り、図９の周波数シンセサイザより小さくすることがで
きるので、位相比較器３に加える基準信号を高周波数化
でき、分周比の低減による出力スプリアスの抑圧が図れ
る。
サイザの分周比Ｎ’はＮ・ｆｄ／（ｆｄ＋ｆｘｏ）とな
り、図９の周波数シンセサイザより小さくすることがで
きるので、位相比較器３に加える基準信号を高周波数化
でき、分周比の低減による出力スプリアスの抑圧が図れ
る。
【００３４】一方、周波数設定間隔は、図１の場合と異
なる。図２に示す構成の周波数シンセサイザにおいて、
ｆckとｆxoとの間には次式の関係が成り立ち、
なる。図２に示す構成の周波数シンセサイザにおいて、
ｆckとｆxoとの間には次式の関係が成り立ち、
【００３５】
【数１０】
【００３６】この式（１０）を式（９）に代入すると周
波数シンセサイザの出力周波数ｆo は次式で与えられ
る。
波数シンセサイザの出力周波数ｆo は次式で与えられ
る。
【００３７】
【数１１】
【００３８】従って、周波数設定データｋを１づつ変え
ることにより、次式で与えられる△ｆo のチャネル間隔
で周波数変更ができる。
ることにより、次式で与えられる△ｆo のチャネル間隔
で周波数変更ができる。
【００３９】
【数１２】
【００４０】実施例３．図３は第２の発明の一実施例を
示す構成図であり、図中の符合は９に示した従来例のも
のの符号に対応している。
示す構成図であり、図中の符合は９に示した従来例のも
のの符号に対応している。
【００４１】この発明による周波数シンセサイザにおい
ては、分周器７の出力（周波数ｆo／Ｎ）と局部発振源
１７の出力（周波数ｆxo）をミクサ１６で周波数混合
し、次式で与えられる差の周波数ｆr をフィルタ１８で
瀘波し出力する。
ては、分周器７の出力（周波数ｆo／Ｎ）と局部発振源
１７の出力（周波数ｆxo）をミクサ１６で周波数混合
し、次式で与えられる差の周波数ｆr をフィルタ１８で
瀘波し出力する。
【００４２】
【数１３】
【００４３】この周波数変換器１９の出力（周波数ｆr
）と、直接デジタルシンセサイザ１の出力（周波数ｆd
）とを位相比較器３で比較する。そしてその出力をル
ープフィルタ４を介し電圧制御発振器５に周波数制御信
号として加えると、式（１３）のｆr とｆd とが一致す
るように位相同期ループ８が動作する。このときの周波
数シンセサイザの出力周波数ｆo は次式で与えられる。
）と、直接デジタルシンセサイザ１の出力（周波数ｆd
）とを位相比較器３で比較する。そしてその出力をル
ープフィルタ４を介し電圧制御発振器５に周波数制御信
号として加えると、式（１３）のｆr とｆd とが一致す
るように位相同期ループ８が動作する。このときの周波
数シンセサイザの出力周波数ｆo は次式で与えられる。
【００４４】
【数１４】
【００４５】この式から分周数Ｎは次式で得られる。
【００４６】
【数１５】
【００４７】式（１５）で分かるように、直接デジタル
シンセサイザ１の周波数ｆd を高めることなく、周波数
変換器１９の局部発振源１７の周波数ｆxoを高めること
により分周数を低くできる。従って、本発明による周波
数シンセサイザでは、分周数の低減による低スプリアス
化を図ると同時に消費電力の少ない低周波の直接デジタ
ルシンセサイザ１の利用が可能になる。
シンセサイザ１の周波数ｆd を高めることなく、周波数
変換器１９の局部発振源１７の周波数ｆxoを高めること
により分周数を低くできる。従って、本発明による周波
数シンセサイザでは、分周数の低減による低スプリアス
化を図ると同時に消費電力の少ない低周波の直接デジタ
ルシンセサイザ１の利用が可能になる。
【００４８】第２の発明においても実施例２と同様に直
接デジタルシンセサイザ１のクロック１０と周波数変換
器１９の局部発振源１７を共通化できることは言うまで
もない。
接デジタルシンセサイザ１のクロック１０と周波数変換
器１９の局部発振源１７を共通化できることは言うまで
もない。
【００４９】実施例４ 図４は第２の発明の他の実施例を示す構成図であり、実
施例３と相違するところは、周波数変換器１９の中の局
部発振源として直接デジタルシンセサイザ１を用い、位
相比較器３の入力の基準信号源としては固定の局部発振
源１７を用いているところにある。
施例３と相違するところは、周波数変換器１９の中の局
部発振源として直接デジタルシンセサイザ１を用い、位
相比較器３の入力の基準信号源としては固定の局部発振
源１７を用いているところにある。
【００５０】この構成の周波数シンセサイザにおいて
は、分周器７の出力（周波数ｆo ／Ｎ）を、ミクサ１６
で直接デジタルシンセサイザ１の出力（周波数ｆd ）と
周波数混合し、次式で与えられる差の周波数ｆr をフィ
ルタ１８で瀘波して出力する。
は、分周器７の出力（周波数ｆo ／Ｎ）を、ミクサ１６
で直接デジタルシンセサイザ１の出力（周波数ｆd ）と
周波数混合し、次式で与えられる差の周波数ｆr をフィ
ルタ１８で瀘波して出力する。
【００５１】
【数１６】
【００５２】この周波数変換器１９から出力される信号
と水晶発振器などの局部発振源１７の出力（周波数ｆx
o）とを位相比較し、位相同期ループ８を構成する。本
実施例における周波数シンセサイザでは実施例３と同様
に、分周数Ｎは式（１５）、出力周波数ｆo は式（１
４）で与えられる。従って実施例３と同様の効果を奏す
る。
と水晶発振器などの局部発振源１７の出力（周波数ｆx
o）とを位相比較し、位相同期ループ８を構成する。本
実施例における周波数シンセサイザでは実施例３と同様
に、分周数Ｎは式（１５）、出力周波数ｆo は式（１
４）で与えられる。従って実施例３と同様の効果を奏す
る。
【００５３】実施例５ 図５は第２の発明の他の実施例を示す構成図であり、実
施例３と相違するところは、位相同期ループ８において
周波数変換器１９と分周器７の位置を入れ替えたところ
にある。
施例３と相違するところは、位相同期ループ８において
周波数変換器１９と分周器７の位置を入れ替えたところ
にある。
【００５４】図５に示す構成の位相同期ループにおいて
は、電圧制御発振器５の出力（周波数ｆo ）を周波数変
換器１９で局部発振源１７の出力（周波数ｆxo）と混合
し、それらの差の周波数（ｆo −ｆxo）に変換する。さ
らにこの周波数変換器１９の出力を分周器７でＮ分の１
に分周する。これを直接デジタルシンセサイザ１の出力
（周波数ｆd ）と位相比較して位相同期ループ８を構成
する。このときの周波数シンセサイザの出力周波数ｆo
は次式で与えられる。
は、電圧制御発振器５の出力（周波数ｆo ）を周波数変
換器１９で局部発振源１７の出力（周波数ｆxo）と混合
し、それらの差の周波数（ｆo −ｆxo）に変換する。さ
らにこの周波数変換器１９の出力を分周器７でＮ分の１
に分周する。これを直接デジタルシンセサイザ１の出力
（周波数ｆd ）と位相比較して位相同期ループ８を構成
する。このときの周波数シンセサイザの出力周波数ｆo
は次式で与えられる。
【００５５】
【数１７】
【００５６】また、この式から分周数Ｎは次式のように
なる。
なる。
【００５７】
【数１８】
【００５８】式（１８）で分かるように、直接デジタル
シンセサイザ１の周波数ｆd を高めることなく、周波数
変換器１９の局部発振源１７の周波数ｆxoを高めること
により分周数を低くできる。従って、実施例３と同様の
効果を奏する。
シンセサイザ１の周波数ｆd を高めることなく、周波数
変換器１９の局部発振源１７の周波数ｆxoを高めること
により分周数を低くできる。従って、実施例３と同様の
効果を奏する。
【００５９】実施例６ 図６は第２の発明の他の実施例を示す構成図である。実
施例３では、周波数変換器１９として局部発振源１７の
出力（周波数ｆxo）と分周器７の出力（出力（周波数ｆ
o ／Ｎ）の差の周波数（ｆo ／Ｎ−ｆxo）を出力するも
のについて説明したが、図６に示すように局部発振源１
７の出力を逓倍器２６でｈ倍の周波数にしたものと分周
器７の出力とを混合し、それらの差の周波数（ｆo ／Ｎ
−ｈ・ｆxo）を出力するものであってもよい。ここで周
波数をｈ倍する手段としては、従来例で述べたもののほ
かにミクサ１６を高次動作させるようなものであっても
よい。本実施例においても実施例３と同様の効果を奏す
る。
施例３では、周波数変換器１９として局部発振源１７の
出力（周波数ｆxo）と分周器７の出力（出力（周波数ｆ
o ／Ｎ）の差の周波数（ｆo ／Ｎ−ｆxo）を出力するも
のについて説明したが、図６に示すように局部発振源１
７の出力を逓倍器２６でｈ倍の周波数にしたものと分周
器７の出力とを混合し、それらの差の周波数（ｆo ／Ｎ
−ｈ・ｆxo）を出力するものであってもよい。ここで周
波数をｈ倍する手段としては、従来例で述べたもののほ
かにミクサ１６を高次動作させるようなものであっても
よい。本実施例においても実施例３と同様の効果を奏す
る。
【００６０】実施例７ 以上の説明では、直接デジタルシンセサイザ１として、
クロック１０、位相アキュムレータ１１、メモリ１３、
デジタル／アナログ変換器１４とで構成されるものにつ
いて説明したが、１９８８年発行のＩＥＥＥ ４２ｎｄ
ＡｎｎｕａｌＦｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ
Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔの３５２ページから
３５６ページに示された矩形波を発生する、クロックと
位相アキュムレータとから構成される直接デジタルシン
セサイザであってもよい。図７にこの矩形波を発生する
直接デジタルシンセサイザの構成を示す。直接デジタル
シンセサイザとして、このような構成のものを用いても
同様の効果を奏する。
クロック１０、位相アキュムレータ１１、メモリ１３、
デジタル／アナログ変換器１４とで構成されるものにつ
いて説明したが、１９８８年発行のＩＥＥＥ ４２ｎｄ
ＡｎｎｕａｌＦｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ
Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔの３５２ページから
３５６ページに示された矩形波を発生する、クロックと
位相アキュムレータとから構成される直接デジタルシン
セサイザであってもよい。図７にこの矩形波を発生する
直接デジタルシンセサイザの構成を示す。直接デジタル
シンセサイザとして、このような構成のものを用いても
同様の効果を奏する。
【００６１】実施例８ 以上の説明では位相同期ループ８として分周器７を用い
たものについて述べたが、図８に示すようにサンプリン
グ位相検波器２２を用いたものであっても同様の効果を
奏する。
たものについて述べたが、図８に示すようにサンプリン
グ位相検波器２２を用いたものであっても同様の効果を
奏する。
【００６２】実施例９ 以上の説明では位相同期ループ８をアナログ位相同期ル
ープを例にとり説明したが、位相比較器３やループフィ
ルタ４を演算回路で形成するデジタル位相同期ループで
あってもよく、同様の効果を奏する。
ープを例にとり説明したが、位相比較器３やループフィ
ルタ４を演算回路で形成するデジタル位相同期ループで
あってもよく、同様の効果を奏する。
【００６３】実施例１０ 以上の説明では機能に対応するブロックから構成されて
いる図を用いて説明したが、実際の構成においてはブロ
ックごとに分かれていることは必要でなく、シリコンあ
るいはガリウムひ素などの半導体基板に一体に形成ある
いは複数の半導体基板に形成されていてもよく、同様の
効果を奏する。
いる図を用いて説明したが、実際の構成においてはブロ
ックごとに分かれていることは必要でなく、シリコンあ
るいはガリウムひ素などの半導体基板に一体に形成ある
いは複数の半導体基板に形成されていてもよく、同様の
効果を奏する。
【００６４】
【発明の効果】以上のように第１の発明によれば、直接
デジタルシンセサイザの出力を周波数変換器により高い
周波数に変換し基準信号とするので、消費電力の少ない
低周波の直接デジタルシンセサイザを用いながら、位相
比較器に入力する基準信号の周波数を高めることがで
き、それにより位相同期ル−プ内の分周数を小さくで
き、その結果としてスプリアスを低減することができ
る。
デジタルシンセサイザの出力を周波数変換器により高い
周波数に変換し基準信号とするので、消費電力の少ない
低周波の直接デジタルシンセサイザを用いながら、位相
比較器に入力する基準信号の周波数を高めることがで
き、それにより位相同期ル−プ内の分周数を小さくで
き、その結果としてスプリアスを低減することができ
る。
【００６５】また第２の発明によれば、周波数シンセサ
イザの出力を周波数変換器により低い周波数に変換する
ので、消費電力の少ない低周波の直接デジタルシンセサ
イザを用いながら、位相比較器に入力する基準信号と比
較する信号の周波数を低くすることができ、それにより
位相同期ル−プ内の分周数を小さくでき、その結果とし
てスプリアスを低減することができる。
イザの出力を周波数変換器により低い周波数に変換する
ので、消費電力の少ない低周波の直接デジタルシンセサ
イザを用いながら、位相比較器に入力する基準信号と比
較する信号の周波数を低くすることができ、それにより
位相同期ル−プ内の分周数を小さくでき、その結果とし
てスプリアスを低減することができる。
【図１】第１の発明の一実施例を示す構成図である。
【図２】第１の発明の他の実施例を示す構成図である。
【図３】第２の発明の一実施例を示す構成図である。
【図４】第２の発明の他の実施例を示す構成図である。
【図５】第２の発明の他の実施例を示す構成図である。
【図６】第２の発明の他の実施例を示す構成図である。
【図７】第１の発明および第２の発明における直接デジ
タルシンセサイザの他の実施例を示す構成図である。
タルシンセサイザの他の実施例を示す構成図である。
【図８】第１の発明および第２の発明における位相同期
ループの他の実施例を示す構成図である。
ループの他の実施例を示す構成図である。
【図９】周波数シンセサイザの従来例を示す構成図であ
る。
る。
【図１０】直接デジタルシンセサイザの構成図である。
【図１１】直接デジタルシンセサイザの出力スペクトル
の一例を示す図である。
の一例を示す図である。
【図１２】直接デジタルシンセサイザに使用される素子
の動作周波数に対する消費電力の関係を示す図である。
の動作周波数に対する消費電力の関係を示す図である。
【図１３】周波数シンセサイザの他の従来例を示す構成
図である。
図である。
１ 直接デジタルシンセサイザ ２ 出力端子 ３ 位相比較器 ４ ループフィルタ ５ 電圧制御発振器 ６ カプラ ７ 分周数Ｎの分周器 ８ 位相同期ループ ９ 出力端子 １０ クロック １１ 位相アキュムレータ １２ 周波数設定データの入力端子 １３ メモリ １４ デジタル／アナログ変換器 １５ フィルタ １６ ミクサ １７ 局部発振源 １８ フィルタ １９ 周波数変換器 ２０ 共通化した発振器 ２１ 分周数ｍの分周器 ２２ サンプリング位相検波器 ２６ 逓倍器
Claims (3)
- 【請求項１】 所定の位相に対する波形の振幅デ−タを
記憶する手段であるメモリと、前記メモリから波形の振
幅デ−タを読み出すための位相情報の発生手段である位
相アキュ−ムレ−タと、前記位相アキュ−ムレ−タから
の命令に従い前記メモリから出力される波形の振幅デ−
タをアナログ信号に変換するデジタル／アナログ変換器
と、前記位相アキュ−ムレ−タと前記デジタル／アナロ
グ変換器とにクロック信号を供給するクロックとから構
成される直接デジタルシンセサイザを基準信号源として
用いて位相同期ル−プを構成した周波数シンセサイザに
おいて、前記直接デジタルシンセサイザの出力を周波数
変換器により高い周波数に変換し、前記周波数変換器の
出力信号を位相同期ル−プの基準信号源として用い、位
相同期ル−プを構成したことを特徴とする周波数シンセ
サイザ。 - 【請求項２】 所定の位相に対する波形の振幅デ−タを
記憶する手段であるメモリと、前記メモリから波形の振
幅デ−タを読み出すための位相情報の発生手段である位
相アキュ−ムレ−タと、前記位相アキュ−ムレ−タから
の命令に従い前記メモリから出力される波形の振幅デ−
タをアナログ信号に変換するデジタル／アナログ変換器
と、前記位相アキュ−ムレ−タと前記デジタル／アナロ
グ変換器とにクロック信号を供給するクロックとから構
成される直接デジタルシンセサイザを基準信号源として
用いて位相同期ル−プを構成した周波数シンセサイザに
おいて、前記周波数シンセサイザの出力信号を周波数変
換器により低い周波数に変換し、前記直接デジタルシン
セサイザが発生する基準信号と比較することにより位相
同期ル−プを構成したことを特徴とする周波数シンセサ
イザ。 - 【請求項３】 一定の周波数の信号を発生する局部発振
器を基準信号源として用いて位相同期ル−プを構成した
周波数シンセサイザにおいて、前記周波数シンセサイザ
の出力信号を、所定の位相に対する波形の振幅デ−タを
記憶する手段であるメモリと、前記メモリから波形の振
幅デ−タを読み出すための位相情報の発生手段である位
相アキュ−ムレ−タと、前記位相アキュ−ムレ−タから
の命令に従い前記メモリから出力される波形の振幅デ−
タをアナログ信号に変換するデジタル／アナログ変換器
と、前記位相アキュ−ムレ−タと前記デジタル／アナロ
グ変換器とにクロック信号を供給するクロックとから構
成される直接デジタルシンセサイザを用いた周波数変換
器により低い周波数に変換し、前記局部発振器が発生す
る基準信号と比較することにより位相同期ル−プを構成
したことを特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/840,937 US5184093A (en) | 1991-03-08 | 1992-02-25 | Frequency synthesizer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-43515 | 1991-03-08 | ||
| JP4351591 | 1991-03-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567969A true JPH0567969A (ja) | 1993-03-19 |
Family
ID=12665880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3310339A Pending JPH0567969A (ja) | 1991-03-08 | 1991-11-26 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567969A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801589A (en) * | 1996-06-28 | 1998-09-01 | Mitsubishi Denki Kabushiki Kaisha | Frequency synthesizer which suppresses a spurious |
| JP2007510340A (ja) * | 2003-11-05 | 2007-04-19 | ローデ ウント シュワルツ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディット ゲゼルシャフト | 直接デジタル合成方式による周波数合成器 |
| JP2011244279A (ja) * | 2010-05-19 | 2011-12-01 | Advantest Corp | Ｐｌｌ周波数シンセサイザ |
| JP2013131985A (ja) * | 2011-12-22 | 2013-07-04 | Anritsu Corp | 信号発生装置及び信号発生方法 |
-
1991
- 1991-11-26 JP JP3310339A patent/JPH0567969A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801589A (en) * | 1996-06-28 | 1998-09-01 | Mitsubishi Denki Kabushiki Kaisha | Frequency synthesizer which suppresses a spurious |
| JP2007510340A (ja) * | 2003-11-05 | 2007-04-19 | ローデ ウント シュワルツ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディット ゲゼルシャフト | 直接デジタル合成方式による周波数合成器 |
| JP2011244279A (ja) * | 2010-05-19 | 2011-12-01 | Advantest Corp | Ｐｌｌ周波数シンセサイザ |
| JP2013131985A (ja) * | 2011-12-22 | 2013-07-04 | Anritsu Corp | 信号発生装置及び信号発生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5184093A (en) | Frequency synthesizer | |
| US6380811B1 (en) | Signal generator, and method | |
| KR100237539B1 (ko) | 주파수 합성기 | |
| EP1816741B1 (en) | Phase detector | |
| US6198353B1 (en) | Phase locked loop having direct digital synthesizer dividers and improved phase detector | |
| EP1469373B1 (en) | Direct digital frequency synthesizer for cellular wireless communication systems based on fast frequency-hopped spread spectrum technology | |
| US6463112B1 (en) | Phase locked-loop using sub-sampling | |
| US5351014A (en) | Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator | |
| US5673212A (en) | Method and apparatus for numerically controlled oscillator with partitioned phase accumulator | |
| US5258724A (en) | Frequency synthesizer | |
| JPH06132816A (ja) | 位相ロックループ回路 | |
| JPS60134633A (ja) | 複変換同調器用制御装置 | |
| US6677786B2 (en) | Multi-service processor clocking system | |
| KR100296832B1 (ko) | 이산시간신호처리시스템 | |
| Endres et al. | Design and analysis methods of a DDS-based synthesizer for military spaceborne applications | |
| EP1104112A1 (en) | Wide band, low noise and high resolution synthesizer | |
| EP0881775A1 (en) | A clock generator | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| GB2267401A (en) | Frequency synthesizer | |
| US8653860B2 (en) | Frequency synthesizer | |
| JP3145422B2 (ja) | 周波数合成装置 | |
| JP3404999B2 (ja) | デジタルｐｌｌ回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JP2002100981A (ja) | Ｐｌｌ回路、位相固定方法、記録媒体 |