JPH0568033B2 - - Google Patents
Info
- Publication number
- JPH0568033B2 JPH0568033B2 JP16929484A JP16929484A JPH0568033B2 JP H0568033 B2 JPH0568033 B2 JP H0568033B2 JP 16929484 A JP16929484 A JP 16929484A JP 16929484 A JP16929484 A JP 16929484A JP H0568033 B2 JPH0568033 B2 JP H0568033B2
- Authority
- JP
- Japan
- Prior art keywords
- track
- signal
- synchronization signal
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013500 data storage Methods 0.000 claims description 13
- 239000000872 buffer Substances 0.000 claims description 11
- 230000006386 memory function Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
オーデイオテープデツキなど、複数のトラツク
にビツト位置が同一に記録されたデイジタル記録
媒体から、マルチヘツドによりデイジタル信号を
再生する方式の時間軸補正回路に関する。
にビツト位置が同一に記録されたデイジタル記録
媒体から、マルチヘツドによりデイジタル信号を
再生する方式の時間軸補正回路に関する。
〔従来の技術〕
固定ヘツド方式のデイジタルオーデイオテープ
デツキなどでは、ヘツドに対するテープ走行速度
が小さいので、高密度記録で符号伝送速度を高く
するためマルチヘツドによる再生方式をとる。マ
ルチトラツクの録音においては、テープの基準エ
ツヂからテープの幅方向にトラツクの始点を合わ
せて、一定の位置ごとに記録してゆく。しかし、
この録音テープを走行させマルチヘツドにより再
生する場合、各ヘツドの組立、取りつけの工作誤
差、テープ走行時のねじれなどで各トラツクから
検出した再生信号が時間的に合わず、ずれ、いわ
ゆるスキユーが生ずる。このため、スキユーが著
しいときは各トラツクの再生信号を同一のビツト
クロツクでデータ処理をすると、符号誤りが生ず
ることがある。そのため、各再生信号の時間軸を
何らかの手段により合わせる必要がある。スキユ
ーは個々の機械に依存し、機械的調整のみで完全
に調整することは難しく、最終的には電気的手段
で調整しなければならない。
デツキなどでは、ヘツドに対するテープ走行速度
が小さいので、高密度記録で符号伝送速度を高く
するためマルチヘツドによる再生方式をとる。マ
ルチトラツクの録音においては、テープの基準エ
ツヂからテープの幅方向にトラツクの始点を合わ
せて、一定の位置ごとに記録してゆく。しかし、
この録音テープを走行させマルチヘツドにより再
生する場合、各ヘツドの組立、取りつけの工作誤
差、テープ走行時のねじれなどで各トラツクから
検出した再生信号が時間的に合わず、ずれ、いわ
ゆるスキユーが生ずる。このため、スキユーが著
しいときは各トラツクの再生信号を同一のビツト
クロツクでデータ処理をすると、符号誤りが生ず
ることがある。そのため、各再生信号の時間軸を
何らかの手段により合わせる必要がある。スキユ
ーは個々の機械に依存し、機械的調整のみで完全
に調整することは難しく、最終的には電気的手段
で調整しなければならない。
一般的に、デイジタル信号の時間軸の誤差補正
はメモリを利用する。固定マルチヘツド方式で
も、通常、各トラツクの信号を共通の大きなメモ
リに書きこみ、読みだしの際に読みだし時間を揃
える方法によつている。一方固定ヘツド方式では
各チヤネルの信号を複数のトラツクに分割して記
録してある（インタリーブ）ので、メモリにかき
こみ後フオートマツトに従つて読み出す際分割デ
ータを揃える。上記の方法では、トラツク数、チ
ヤネル数が大きいと、メモリ制御回路が極めて複
雑になる欠点があつた。
はメモリを利用する。固定マルチヘツド方式で
も、通常、各トラツクの信号を共通の大きなメモ
リに書きこみ、読みだしの際に読みだし時間を揃
える方法によつている。一方固定ヘツド方式では
各チヤネルの信号を複数のトラツクに分割して記
録してある（インタリーブ）ので、メモリにかき
こみ後フオートマツトに従つて読み出す際分割デ
ータを揃える。上記の方法では、トラツク数、チ
ヤネル数が大きいと、メモリ制御回路が極めて複
雑になる欠点があつた。
本発明の目的は、データをすべて一旦共通のメ
モリにストアしてから何もかもメモリの制御回路
に負担させるという従来の方式でなく、各トラツ
クの信号をメモリに入力する際に、メモリ作用の
あるバツフアで時間軸補正を行ない、かつメモリ
入力のアドレスをフオーマツトに従つてデインタ
リーブするようメモリへ入力することによつて、
時間軸補正とデインタリーブを兼ねた簡単な回路
構成のスキユーキラー回路を提供することにあ
る。
モリにストアしてから何もかもメモリの制御回路
に負担させるという従来の方式でなく、各トラツ
クの信号をメモリに入力する際に、メモリ作用の
あるバツフアで時間軸補正を行ない、かつメモリ
入力のアドレスをフオーマツトに従つてデインタ
リーブするようメモリへ入力することによつて、
時間軸補正とデインタリーブを兼ねた簡単な回路
構成のスキユーキラー回路を提供することにあ
る。
本発明においては、各トラツクごとにデータ蓄
積部を設け、共通のトラツク制御部によつて、特
定の１トラツクの同期信号を時間の基準としデー
タ蓄積部のデータを時分割で共通バスに送出し、
かつ制御部は現在どのトラツクからデータが共通
バスに送出されているか識別し、フオーマツトに
従いアドレスを作成することでデインタリーブさ
れたデータがメモリにかきこまれる。
積部を設け、共通のトラツク制御部によつて、特
定の１トラツクの同期信号を時間の基準としデー
タ蓄積部のデータを時分割で共通バスに送出し、
かつ制御部は現在どのトラツクからデータが共通
バスに送出されているか識別し、フオーマツトに
従いアドレスを作成することでデインタリーブさ
れたデータがメモリにかきこまれる。
すなわち、各データ蓄積部は、各トラツクの再
生信号から同期信号を抽出し、再生信号と合わせ
てデータとしてメモリ作用のあるバツフアに書き
こみ、読みだし信号があるときに書きこみ優先し
て共通バスに前記バツフアからデータを送出す
る。
生信号から同期信号を抽出し、再生信号と合わせ
てデータとしてメモリ作用のあるバツフアに書き
こみ、読みだし信号があるときに書きこみ優先し
て共通バスに前記バツフアからデータを送出す
る。
トラツク制御部は、特定の１トラツクからの同
期信号を入力し、この同期信号に同期して時分割
的に発生したタイミングパルスを各トラツクに読
みだし信号として供給し、かつ共通バスに送出さ
れた各トラツクのデータの、メモリへの書きこみ
を制御する。トラツク制御部は共通バスの同期信
号ラインから、同期信号を入力して読みだし中の
トラツクを識別し、前記メモリへのデインタリー
ブ書きこみアドレスを発生するようにしている。
期信号を入力し、この同期信号に同期して時分割
的に発生したタイミングパルスを各トラツクに読
みだし信号として供給し、かつ共通バスに送出さ
れた各トラツクのデータの、メモリへの書きこみ
を制御する。トラツク制御部は共通バスの同期信
号ラインから、同期信号を入力して読みだし中の
トラツクを識別し、前記メモリへのデインタリー
ブ書きこみアドレスを発生するようにしている。
第１図は本発明の一実施例の回路ブロツク図で
ある。データ蓄積部１０，２０を各トラツク数だ
け設ける。こゝでは第１トラツクを特定トラツク
としてデータ蓄積部１０の同期信号ａがトラツク
制御部へ送られている。データ蓄積部２０はその
他のトラツクを、第ｉトラツクとして、代表させ
たものである。データ蓄積部１０，２０の回路構
成は同一であるから、データ蓄積部１０で説明す
る。トラツクの再生信号が直並列変換回路１１で
並列信号に変換され、メモ作用のあるバツフア１
２のストアされる。このとき同期検出・同期保護
回路１３により同期信号を抽出し、再生信号と合
わせてデータとしてバツフア１２にストアする。
本例では８ビツトデータで７ビツトを再生信号と
する。同期信号ａはタイミングジエネレータ１４
に入力して、リード／ライト信号１４ａをライト
となしバツフア１２にデータを書きこむ。書きこ
みアドレスはアドレスジエネレータ１６により定
まる。
ある。データ蓄積部１０，２０を各トラツク数だ
け設ける。こゝでは第１トラツクを特定トラツク
としてデータ蓄積部１０の同期信号ａがトラツク
制御部へ送られている。データ蓄積部２０はその
他のトラツクを、第ｉトラツクとして、代表させ
たものである。データ蓄積部１０，２０の回路構
成は同一であるから、データ蓄積部１０で説明す
る。トラツクの再生信号が直並列変換回路１１で
並列信号に変換され、メモ作用のあるバツフア１
２のストアされる。このとき同期検出・同期保護
回路１３により同期信号を抽出し、再生信号と合
わせてデータとしてバツフア１２にストアする。
本例では８ビツトデータで７ビツトを再生信号と
する。同期信号ａはタイミングジエネレータ１４
に入力して、リード／ライト信号１４ａをライト
となしバツフア１２にデータを書きこむ。書きこ
みアドレスはアドレスジエネレータ１６により定
まる。
トラツク制御部３０は、タイミングジエネレー
タ３１とアドレスジエネレータ３２とからなる。
タイミングジエネレータ３１は特定のトラツクで
あるデータ蓄積部１０の同期信号ａを入力し、時
分割的に時間的に定まつた信号b1，b2，…bi，…
boを発生する。この信号はそれぞれ、第１トラツ
ク，…第ｎトラツクに送出されている。またタイ
ミングジエネレータ３１には共通のデータバス４
０の１ライン４０１からの信号が入力される。ラ
イン４０１はデータバス４０のうちの１ビツトで
あつて、各データ蓄積部１０，２０から同期信号
が時分割的にのつている。
タ３１とアドレスジエネレータ３２とからなる。
タイミングジエネレータ３１は特定のトラツクで
あるデータ蓄積部１０の同期信号ａを入力し、時
分割的に時間的に定まつた信号b1，b2，…bi，…
boを発生する。この信号はそれぞれ、第１トラツ
ク，…第ｎトラツクに送出されている。またタイ
ミングジエネレータ３１には共通のデータバス４
０の１ライン４０１からの信号が入力される。ラ
イン４０１はデータバス４０のうちの１ビツトで
あつて、各データ蓄積部１０，２０から同期信号
が時分割的にのつている。
信号b1〜boは各データ蓄積部１０，２０の優先
判定回路１５，２５に入力する。この信号が入る
とタイミングジエネレータ１４，２４は優先的に
リード／ライト信号１４ａ，２４ａをリードとな
し、アドレスジエネレータ１６，２６によりきま
るアドレスのデータがバツフア１２，２２からデ
ータバス４０に送られる。信号b1〜boは特定のト
ラツクの同期信号ａに同期して、一定時間に時分
割で発生するから、データバス４０上には、時分
割的に各トラツクの再生信号がのる。
判定回路１５，２５に入力する。この信号が入る
とタイミングジエネレータ１４，２４は優先的に
リード／ライト信号１４ａ，２４ａをリードとな
し、アドレスジエネレータ１６，２６によりきま
るアドレスのデータがバツフア１２，２２からデ
ータバス４０に送られる。信号b1〜boは特定のト
ラツクの同期信号ａに同期して、一定時間に時分
割で発生するから、データバス４０上には、時分
割的に各トラツクの再生信号がのる。
トラツク制御部３０には、データバス４０の中
の同期信号ライン４０１から、同期信号がタイミ
ングジエネレータ３１に入力しているので、現在
データバス４０上にどのトラツクがあるかを信号
b1〜boと対照して識別できる。そしてアドレスジ
エネレータ３２が識別情報により駆動され、デイ
ンタリーブを考慮したRAM５０の書きこみアド
レスを発生する。データバス４０上の各トラツク
再生信号はそのアドレスによりRAM５０に記録
される。
の同期信号ライン４０１から、同期信号がタイミ
ングジエネレータ３１に入力しているので、現在
データバス４０上にどのトラツクがあるかを信号
b1〜boと対照して識別できる。そしてアドレスジ
エネレータ３２が識別情報により駆動され、デイ
ンタリーブを考慮したRAM５０の書きこみアド
レスを発生する。データバス４０上の各トラツク
再生信号はそのアドレスによりRAM５０に記録
される。
以上、詳しく説明したように、マルチヘツドの
各トラツク再生信号は一旦各トラツクごとにバツ
フアにストアされ、データバス上に時分割的に送
出される。この送出タイミングは、特定の１トラ
ツクの信号から抽出された同期信号から時分割的
に作成されたタイミングパルスにより、優先的に
きめられる。従つてスキユーを完全に補正するこ
とができる。またRAMに共通パスからデインタ
リーブされたアドレスに容易に書きこむことがで
きる。このように、本発明によれば簡単な回路で
スキユー補正と同時にデインタリーブをなすこと
ができる。
各トラツク再生信号は一旦各トラツクごとにバツ
フアにストアされ、データバス上に時分割的に送
出される。この送出タイミングは、特定の１トラ
ツクの信号から抽出された同期信号から時分割的
に作成されたタイミングパルスにより、優先的に
きめられる。従つてスキユーを完全に補正するこ
とができる。またRAMに共通パスからデインタ
リーブされたアドレスに容易に書きこむことがで
きる。このように、本発明によれば簡単な回路で
スキユー補正と同時にデインタリーブをなすこと
ができる。
第１図は本発明の一実施例の回路ブロツク図で
ある。 １０，２０…データ蓄積部、３０…トラツク制
御部、４０…データバス、５０…RAM、１２，
２２…バツフア、１３，２３…同期検出・同期保
護回路、１４，２４，３１…タイミングジエネレ
ータ、１６，２６，３２…アドレスジエネレー
タ、１５，２５…優先判定回路、４０１…同期信
号ライン。
ある。 １０，２０…データ蓄積部、３０…トラツク制
御部、４０…データバス、５０…RAM、１２，
２２…バツフア、１３，２３…同期検出・同期保
護回路、１４，２４，３１…タイミングジエネレ
ータ、１６，２６，３２…アドレスジエネレー
タ、１５，２５…優先判定回路、４０１…同期信
号ライン。
Claims (1)
- 【特許請求の範囲】 １ 複数のトラツクに記録されているデイジタル
記録媒体から、マルチヘツドにより再生する方式
において、 各トラツクの再生信号から同期信号を抽出し、
再生信号と合わせてデータとしてメモリ作用のあ
るバツフアに書きこみ、読みだし信号があるとき
に書きこみに優先して共通バスに前記バツフアか
らデータを送出する各トラツクごとに設けたデー
タ蓄積部と、特定の１トラツクからの同期信号を
入力し、該同期信号に同期して時分割的に発生し
たタイミングパルスを、各トラツクに読みだし信
号として供給し、かつ共通バスに送出された各ト
ラツクのデータの、メモリへの書きこみを制御す
るトラツク制御部とを備え、 前記トラツク制御部は共通バスの同期信号ライ
ンから、同期信号を入力して読みだし中のトラツ
クを識別し、前記メモリへのデインタリーブ書き
こみアドレスを発生することを特徴とするスキユ
ーキラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16929484A JPS6148178A (ja) | 1984-08-15 | 1984-08-15 | スキユ−キラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16929484A JPS6148178A (ja) | 1984-08-15 | 1984-08-15 | スキユ−キラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148178A JPS6148178A (ja) | 1986-03-08 |
| JPH0568033B2 true JPH0568033B2 (ja) | 1993-09-28 |
Family
ID=15883849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16929484A Granted JPS6148178A (ja) | 1984-08-15 | 1984-08-15 | スキユ−キラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148178A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3719404A1 (de) * | 1987-06-11 | 1988-12-22 | Bosch Gmbh Robert | Verfahren und anordnung zur korrektur von fehlern in digitalen signalen |
| JP4941143B2 (ja) * | 2007-07-13 | 2012-05-30 | ソニー株式会社 | データ再生装置、データ再生方法、及びデータ記録再生装置 |
-
1984
- 1984-08-15 JP JP16929484A patent/JPS6148178A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148178A (ja) | 1986-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343455A (en) | Digital signal overlapped or joined recording method and apparatus | |
| US4758902A (en) | PCM signal recording and reproducing apparatus including simultaneous error detection/correction | |
| KR850006958A (ko) | 로터리 헤드 방식의 pcm 기록 및 재생 방법과 그 시스템 | |
| EP0163736B1 (en) | Apparatus for processing pcm signal | |
| US4234896A (en) | PCM Recording and reproducing system | |
| SU1131483A3 (ru) | Устройство дл многодорожечного воспроизведени цифровых данных с носител магнитной записи | |
| US5483389A (en) | Reproducing apparatus for temporarily writing reproducing data into memory | |
| JPH0568033B2 (ja) | ||
| JPH0785606A (ja) | デジタルデータ記録方法およびその記録装置と再生装置 | |
| JP2537903B2 (ja) | 磁気記録再生装置 | |
| JPH0227568A (ja) | 磁気記憶装置 | |
| JPH0230081B2 (ja) | Maruchitoratsukuteepurekooda | |
| US6072646A (en) | Recording apparatus, recording/reproducing apparatus and recording method for digital signals | |
| US5361177A (en) | Data recording apparatus having sub-code recording function | |
| SU849250A1 (ru) | Устройство дл контрол и коррек-ТиРОВКи иНфОРМАции | |
| US6021010A (en) | Recording method and apparatus for digital signals in which lower order bits are separated into upper and lower side bits and separately recorded | |
| JPH06259711A (ja) | ディジタル磁気記録再生装置 | |
| JP2632962B2 (ja) | デイジタル信号再生装置 | |
| JP2620947B2 (ja) | ビデオ信号記録及び再生装置 | |
| JPS63224074A (ja) | 時間軸補正回路 | |
| JPS6025060A (ja) | 回転ヘツドｐｃｍ録音機 | |
| JPS63251971A (ja) | デ−タレコ−ダ | |
| JPH0773366B2 (ja) | 時間軸補正装置 | |
| JP2000163708A (ja) | データ記録再生装置 | |
| JPS62154265A (ja) | 回転ヘツド型再生装置 |