JPH0568130U

JPH0568130U - Ｇｔｏサイリスタゲート駆動回路

Info

Publication number: JPH0568130U
Application number: JP613592U
Authority: JP
Inventors: 正光熊澤; 孝弥長谷部
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 1992-02-17
Filing date: 1992-02-17
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】オン指令信号発生に応答してＧＴＯサイリス
タを速やかにターンオンさせる。【構成】ＧＴＯサイリスタＱのゲート・カソード間に
直流電源Ｅ₁と第１の抵抗Ｒ₁と第１のスイッチ素子Ｓ
Ｗ₁の直列回路を接続し、第１の抵抗Ｒ₁と第１のスイ
ッチ素子ＳＷ₁の直列回路に第２の抵抗Ｒ₂と第２のス
イッチ素子ＳＷ₂の直列回路および第３のスイッチ素子
ＳＷ₃を並列接続している。そして、第１のスイッチ素
子ＳＷ₁をオン指令信号の発生後継続的にオンにし、第
２のスイッチ素子ＳＷ₂をオン指令信号の発生直後の一
定時間のみオンにしその後はオフにし、第３のスイッチ
素子ＳＷ₃をオン指令信号の発生直後の第２のスイッチ
素子ＳＷ₃のオン期間より短い一定時間のみオンにしそ
の後はオフにする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、例えばパルス幅変調方式のインバータ装置にてスイッチング素子として使用されるＧＴＯサイリスタゲート駆動回路に関するもので、特にＧＴＯサイリスタ（ゲートターンオフサイリスタ）をオン駆動するためのゲートパルス（オンパルス）を与えるオンパルス形成回路の部分の構成に係る。

【０００２】

【従来の技術】

ＧＴＯサイリスタをオンにしたときのＧＴＯサイリスタのアノード電流の立ち上がり勾配（ｄｉ／ｄｔ）は、非常に急峻であるため、ＧＴＯサイリスタをオン駆動するためのゲート電流についても、急峻な勾配で大きな値まで立ち上げる必要がある。このため、ＧＴＯサイリスタをオンにするために、一般に、ハイゲート駆動を行っている。つまり、ゲート電流として、初期には定常ゲート電流に比べてかなり大きい電流を流し、所定時間経過後は少ない値の定常ゲート電流のみを流すようにしている。

【０００３】図５にＧＴＯサイリスタを上記のようにハイゲート駆動する従来のＧＴＯサイリスタゲート駆動回路の回路図を示す。図５において、ＧＴＯサイリスタゲート駆動回路６は、オンパルス発生回路７およびオフパルス発生回路３と、それらに給電する直流電源Ｅ₁，Ｅ₂とからなる。オンパルス発生回路７は、電流制限用の抵抗Ｒ₁，Ｒ₂とコンデンサＣとスイッチ素子ＳＷ₁とからなる。

【０００４】上記オンパルス発生回路７は、ＧＴＯサイリスタＱに対するオン指令信号によって、スイッチ素子ＳＷ₁がオンとなる。スイッチ素子ＳＷ₁がオンとなると、直流電源Ｅ₁から抵抗Ｒ₁およびスイッチ素子ＳＷ₁を通してＧＴＯサイリスタＱのゲートに電流が流れるとともに、予め充電されたコンデンサＣの放電電流がスイッチ素子ＳＷ₁および抵抗Ｒ₂を通してＧＴＯサイリスタＱのゲートに流れる。

【０００５】上記直流電源Ｅ₁から抵抗Ｒ₁を通してＧＴＯサイリスタＱのゲートに流れる電流は、図６（ｂ）に示すように一定の値であり、オン指令信号の発生期間中継続して流れる（定常電流）。一方、コンデンサＣから抵抗Ｒ₂を通してＧＴＯサイリスタＱのゲートに流れる電流は、図６（ａ）に示すように、オン指令信号の発生直後、つまりスイッチ素子ＳＷ₁のオン直後は大きいが、その後減少して零になる。したがって、ＧＴＯサイリスタＱのゲートに流れる合成電流は、図６（ｃ）に示すようになり、オン指令信号の発生直後は定常状態に比べてかなり大きい電流が流れることになる。

【０００６】上記のコンデンサＣは、スイッチ素子ＳＷ₁がオフのときに、直流電源Ｅ₁により抵抗Ｒ₁および抵抗Ｒ₂の直列回路を通して充電される。また、抵抗Ｒ₁は、抵抗Ｒ₂の抵抗値の４〜１０倍程度に設定してあり、オン指令信号の発生直後はＧＴＯサイリスタＱのゲートに大きい電流が流れ、定常状態ではゲートに流れる電流を少なくしている。

【０００７】この後、ＧＴＯサイリスタＱのオフ指令信号によってスイッチ素子ＳＷ₁がオフとなり、今度はオフパルス発生回路３が動作する。つぎに、オフパルス発生回路３は、直流電源Ｅ₁を供給電源として、ＧＴＯサイリスタＱのゲートに逆極性のパルス電流を流してＧＴＯサイリスタＱを遮断させる。なお、このオフパルス発生回路３の具体的な回路構成は、本件考案とは直接関係しないので、図示を省略している。

【０００８】上記のような従来のオンパルス形成回路７の構成では、スイッチ素子ＳＷ₁のオフ時に、直流電源Ｅ₁から抵抗Ｒ₁，Ｒ₂の直列回路を通してコンデンサＣが充電されるが、抵抗Ｒ₁は抵抗Ｒ₂に比べて４〜１０倍程度と大きく、コンデンサＣが満充電されるまでに長時間を要する。このため、ＧＴＯサイリスタＱをいったんターンオフさせてからつぎにターンオンさせるまでの期間を、コンデンサＣが充電完了までの待ち時間（例えば１００μｓ程度）以上にしなければならないという時間的制約が生じる。つまり、コンデンサＣの充電に伴ってＧＴＯサイリスタＱの最小オフパルス時間が制約され、例えばＧＴＯサイリスタＱをパルス幅変調インバータ装置等に使用する場合、ＧＴＯサイリスタＱのスイッチング周波数に制限が生じることになる。

【０００９】このような問題を解消することができる、つまりＧＴＯサイリスタの最小オフパルス時間を短縮することができるものとして、以下に示すようなＧＴＯサイリスタゲート駆動回路が既に提案されている（実願平３−０１２３７５号参照）。以下、この既提案例について、図３および図４を参照しながら説明する。図３にＧＴＯサイリスタをハイゲート駆動するＧＴＯサイリスタゲート駆動回路の既提案例を示す。図３において、ＧＴＯサイリスタゲート駆動回路４は、オンパルス発生回路５およびオフパルス発生回路３と、それらに給電する直流電源Ｅ₁，Ｅ₂とからなる。オンパルス発生回路５は、電流制限用の抵抗Ｒ₁，Ｒ₂ とスイッチ素子ＳＷ₁，ＳＷ₂とからなる。なお、スイッチ素子ＳＷ₁，ＳＷ₂ としては、例えば電界効果型トランジスタ等が用いられる。また、抵抗Ｒ₂の抵抗値は抵抗Ｒ₁の抵抗値に比べて小さく設定し、比較的大きい電流をＧＴＯサイリスタＱのゲートに流すことができるようにしている。

【００１０】上記オンパルス発生回路５は、ＧＴＯサイリスタＱに対するオン指令信号によって、スイッチ素子ＳＷ₁，ＳＷ₂が同時にオンとなる。スイッチ素子ＳＷ₁はオン指令信号を保持するラッチ回路等の出力信号をスイッチ素子ＳＷ₁に制御信号として与えることによってオン指令信号の発生後継続してオンとなり、一方スイッチ素子ＳＷ₂はオン指令信号でトリガされるワンショット回路等の出力信号をスイッチ素子ＳＷ₂に制御信号として与えることによってオン指令信号の発生後の一定時間（１０〜２０μｓ程度）のみオンとなり、その後はオフとなる。

【００１１】スイッチ素子ＳＷ₁がオンとなると、直流電源Ｅ₁から抵抗Ｒ₁およびスイッチ素子ＳＷ₁を通してＧＴＯサイリスタＱのゲートに電流が流れる。また、スイッチ素子ＳＷ₂がオンとなると、直流電源Ｅ₁から抵抗Ｒ₂およびスイッチ素子ＳＷ₂を通してＧＴＯサイリスタＱのゲートにハイゲート駆動用の電流が流れる。

【００１２】上記直流電源Ｅ₁から抵抗Ｒ₁を通してＧＴＯサイリスタＱのゲートに流れる電流は、図４（ａ）に示すように一定の値であり、オン指令信号の発生期間中継続して流れる（定常電流）。一方、直流電源Ｅ₁から抵抗Ｒ₂を通してＧＴＯサイリスタＱのゲートに流れる電流は、図４（ｂ）に示すように、オン指令信号の発生直後の一定時間（ワンショット回路等で設定される）だけ流れ、その後は零になる。したがって、ＧＴＯサイリスタＱのゲートに流れる合成電流は、図４（ｃ）に示すようになり、オン指令信号の発生直後一定時間は定常状態に比べてかなり大きい電流が流れる。

【００１３】この後、ＧＴＯサイリスタＱのオフ指令信号によってスイッチ素子ＳＷ₁がオフとなり、今度はオフパルス発生回路３が従来例と同様に動作する。この既提案例は、オン指令信号発生直後にハイゲート駆動用の電流を流すためのスイッチ素子ＳＷ₂を設け、直流電源Ｅ₁からスイッチ素子ＳＷ₂をオン指令信号発生直後の一定時間のみＧＴＯサイリスタＱのゲートに抵抗Ｒ₁を通る定常電流に加えてハイゲート駆動用の電流を流すようにしてあり、従来例のようにコンデンサの蓄積電荷の放出で賄うのではないため、従来例のようなコンデンサの充電のための待ち時間が不要となり、ＧＴＯサイリスタＱの最小オフパルス時間をＧＴＯサイリスタＱの本来の特性に基づく時間まで短くすることができる。

【００１４】例えばＧＴＯサイリスタＱをパルス幅変調インバータ装置等に使用する場合、ＧＴＯサイリスタＱのスイッチング周波数を高めることができ、パルス幅変調インバータ装置で発生させる出力電圧の周波数を高めることが可能となる。

【００１５】

【考案が解決しようとする課題】

しかしながら、図３のＧＴＯサイリスタゲート駆動回路は、オンパルス発生回路５に以下に述べるような問題があった。つまり、オンパルス発生回路５の配線およびＧＴＯサイリスタＱのゲート電極のリード線等に浮遊のインダクタンス成分Ｌが存在するため、抵抗Ｒ₂との相互作用で、抵抗Ｒ₂で制限しているハイゲート駆動用の電流の立ち上がり勾配（ｄｉ／ｄｔ）が小さくなってしまう。このハイゲート駆動用の電流の立ち上がり勾配が小さくなるということは、ターンオン時間および遅れ時間に関わり、オン指令信号発生に応答してＧＴＯサイリスタＱを速やかにターンオンさせることができなかった。

【００１６】したがって、この考案の目的は、オン指令信号発生に応答してＧＴＯサイリスタを速やかにターンオンさせることができるＧＴＯサイリスタゲート駆動回路を提供することである。

【００１７】

【課題を解決するための手段】

この考案のＧＴＯサイリスタゲート駆動回路は、ＧＴＯサイリスタのゲート・カソード間に直流電源と第１の抵抗と第１のスイッチ素子の直列回路を接続し、第１の抵抗と第１のスイッチ素子の直列回路に第２の抵抗と第２のスイッチ素子の直列回路および第３のスイッチ素子を並列接続している。そして、第１のスイッチ素子をオン指令信号の発生後継続的にオンにし、第２のスイッチ素子をオン指令信号の発生直後の一定時間のみオンにしその後はオフにし、第３のスイッチ素子をオン指令信号の発生直後の第２のスイッチ素子のオン期間より短い一定時間のみオンにしその後はオフにする構成である。

【００１８】

【作用】

この考案の構成によれば、オン指令信号が発生すると、第１のスイッチ素子がオンとなってＧＴＯサイリスタのゲートに定常ゲート電流が継続的に流れる。また、オン指令信号の発生直後の一定時間において、第２のスイッチ素子がオンとなってＧＴＯサイリスタのゲートにハイゲート駆動用の電流が直流電源から第２の抵抗を通して流れることになる。さらに、オン指令信号の発生直後の第２のスイッチ素子のオン期間より短い一定時間において、第３のスイッチ素子がオンとなってＧＴＯサイリスタのゲートに抵抗による制限のない立ち上がり改善用の短絡状態に近い大きなゲート電流が流れることになる。

【００１９】この結果、第２のスイッチ素子がオンとなったときに直流電源から第２の抵抗を通してＧＴＯサイリスタのゲートに流れるハイゲート駆動用の電流の立ち上がりが第２の抵抗と配線のインダクタンス成分とによって小さくなっても、ハイゲート駆動用の電流の立ち上がり期間中に、第３のスイッチ素子がオンとなって抵抗による制限のない立ち上がり改善用の短絡状態に近い急峻なゲート電流がＧＴＯサイリスタのゲートに流れることになり、ＧＴＯサイリスタのゲートに流れる合成ゲート電流の立ち上がり勾配を大きなものとすることができる。したがって、オン指令信号発生に応答してＧＴＯサイリスタを速やかにターンオンさせることができる。

【００２０】

【実施例】

この考案の一実施例を図１および図２に基づいて説明する。このＧＴＯサイリスタゲート駆動回路は、図１に示すように、図３のオンパルス発生回路５に代えて、オンパルス発生回路２を用いている。このオンパルス発生回路５は、抵抗Ｒ₁およびスイッチ素子ＳＷ₁の直列回路と抵抗Ｒ₂およびスイッチ素子ＳＷ₂の直列回路との並列回路にスイッチ素子ＳＷ₃をさらに並列接続したもので、その他は図３のものと同様である。

【００２１】この場合、第１のスイッチ素子ＳＷ₁は、図３のＧＴＯサイリスタゲート駆動回路と同様にオン指令信号の発生後継続的にオンにし、第２のスイッチ素子ＳＷ ₂ も図３と同様にオン指令信号の発生直後の一定時間のみオンにしその後はオフにする。また、第３のスイッチ素子ＳＷ₃は、トランジスタ等の半導体スイッチ素子からなり、オン指令信号によってトリガされるワンショット回路等の出力信号を第３のスイッチ素子ＳＷ₃に制御信号として与えることにより、オン指令信号の発生直後の第２のスイッチ素子ＳＷ₂のオン期間より短い一定時間（第２のスイッチ素子ＳＷのオンによるハイゲート駆動用の電流の立ち上がり期間と同程度の時間）のみオンにしその後はオフにする構成である。

【００２２】このように構成すると、オン指令信号が発生すると、第１のスイッチ素子ＳＷ ₁ がオンとなってＧＴＯサイリスタＱのゲートに抵抗Ｒ₁を通して定常ゲート電流が継続的に流れる。また、オン指令信号の発生直後の一定時間において、第２のスイッチ素子ＳＷ₂がオンとなってＧＴＯサイリスタＱのゲートにハイゲート駆動用の電流が直流電源Ｅ₁から第２の抵抗Ｒ₂を通して流れることになる。さらに、オン指令信号の発生直後の第２のスイッチ素子ＳＷ₂のオン期間より短い一定時間において、第３のスイッチ素子ＳＷ₃がオンとなって抵抗による制限のない立ち上がり改善用の短絡状態に近い急峻なゲート電流がＧＴＯサイリスタＱのゲートに流れることになる。

【００２３】図２に図１のＧＴＯサイリスタゲート駆動回路の各部の波形図を示す。同図（ａ）は第１の抵抗Ｒ₁および第１のスイッチ素子ＳＷ₁の直列回路を通して流れる定常ゲート電流の波形を示す。同図（ｂ）は第２の抵抗Ｒ₂および第２のスイッチ素子ＳＷ₂の直列回路を通して流れるハイゲート駆動用の電流の波形を示す。同図（ｃ）は同図（ａ）の定常ゲート電流と同図（ｂ）のハイゲート駆動用の電流とを合成したゲート電流の波形を示す。同図（ｄ）は第３のスイッチ素子ＳＷ₃を通して流れる立ち上がり改善用のゲート電流の波形を示す。同図（ｅ）は同図（ｃ）の電流と同図（ｄ）のゲート電流とを合成したゲート電流の波形を示す。

【００２４】このように、第３のスイッチ素子ＳＷ₃をさらに設け、オン指令発生直後のごく短い期間（ハイゲート駆動用の電流の立ち上がり期間中）だけ第３のスイッチ素子ＳＷ₃をオンにして立ち上がり改善用のゲート電流をＧＴＯサイリスタＱのゲートに流すようにしたので、第２のスイッチ素子ＳＷ₂がオンとなったときに直流電源Ｅ₁から第２の抵抗Ｒ₂を通してＧＴＯサイリスタＱのゲートに流れるハイゲート駆動用の電流の立ち上がりが第２の抵抗Ｒ₂と配線の浮遊インダクタンス成分とによって小さくなっても、ＧＴＯサイリスタＱのゲートに流れる合成ゲート電流の立ち上がり勾配を大きなものとすることができる。したがって、オン指令信号発生に応答してＧＴＯサイリスタＱを速やかにターンオンさせることができる。

【００２５】

【考案の効果】

この考案のＧＴＯサイリスタゲート駆動回路によれば、第３のスイッチ素子を設け、オン指令発生直後のごく短い期間だけ第３のスイッチ素子をオンにして立ち上がり改善用のゲート電流をＧＴＯサイリスタのゲートに流すようにしたので、第２のスイッチ素子がオンとなったときにＧＴＯサイリスタのゲートに流れるハイゲート駆動用の電流の立ち上がりが配線の浮遊インダクタンス成分の存在によって小さくなっても、ＧＴＯサイリスタのゲートに流れる合成ゲート電流の立ち上がり勾配を大きなものとすることができる。したがって、オン指令信号発生に応答してＧＴＯサイリスタを速やかにターンオンさせることができる。

【図面の簡単な説明】

【図１】この考案の一実施例のＧＴＯサイリスタゲート
駆動回路におけるオンパルス形成回路の構成を示す回路
図である。

【図２】図１の回路の各部のタイムチャートである。

【図３】ＧＴＯサイリスタゲート駆動回路におけるオン
パルス形成回路の既提案例の構成を示す回路図である。

【図４】図３の回路の各部のタイムチャートである。

【図５】ＧＴＯサイリスタゲート駆動回路におけるオン
パルス形成回路の従来例の構成を示す回路図である。

【図６】図５の回路の各部のタイムチャートである。

【符号の説明】

ＱＧＴＯサイリスタＲ₁ 第１の抵抗Ｒ₂ 第２の抵抗ＳＷ₁ 第１のスイッチ素子ＳＷ₂ 第２のスイッチ素子ＳＷ₃ 第３のスイッチ素子Ｅ₁ 直流電源１ＧＴＯサイリスタゲート駆動回路２オンパルス形成回路

Claims

【実用新案登録請求の範囲】

【請求項１】ゲートターンオフサイリスタのゲート・
カソード間に直流電源と第１の抵抗と第１のスイッチ素
子の直列回路を接続し、前記第１の抵抗と第１のスイッ
チ素子の直列回路に第２の抵抗と第２のスイッチ素子の
直列回路および第３のスイッチ素子を並列接続し、前記
第１のスイッチ素子をオン指令信号の発生後継続的にオ
ンにし、前記第２のスイッチ素子を前記オン指令信号の
発生直後の一定時間のみオンにしその後はオフにし、前
記第３のスイッチ素子を前記オン指令信号の発生直後の
前記第２のスイッチ素子のオン期間より短い一定時間の
みオンにしその後はオフにするようにしたことを特徴と
するＧＴＯサイリスタゲート駆動回路。