JPH0568191B2 - - Google Patents
Info
- Publication number
- JPH0568191B2 JPH0568191B2 JP58057088A JP5708883A JPH0568191B2 JP H0568191 B2 JPH0568191 B2 JP H0568191B2 JP 58057088 A JP58057088 A JP 58057088A JP 5708883 A JP5708883 A JP 5708883A JP H0568191 B2 JPH0568191 B2 JP H0568191B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- circuit
- series
- resonant capacitor
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、インバータ回路に関し、負荷電力可
変型で高効率のインバータ回路において、出力波
形を半波、両波に切換え得るようにしたものであ
る。
変型で高効率のインバータ回路において、出力波
形を半波、両波に切換え得るようにしたものであ
る。
負荷電力可変型で高効率の１石式インバータ回
路として、第１図に示すようなものが考えられて
いる。第１図において、１は直流電源、２は発振
トランスで、１次巻線３と２次巻線４とを有し、
その１次巻線３にトランジスタ等の第１半導体ス
イツチSW1が直列接続されている。５は１次巻線
３と共振回路を構成する共振コンデンサで、これ
にトランジスタ等の第２半導体スイツチSW2が直
列接続されており、この第２半導体スイツチSW2
は第１半導体スイツチSW1と逆にオン・オフ動作
するように構成されている。
路として、第１図に示すようなものが考えられて
いる。第１図において、１は直流電源、２は発振
トランスで、１次巻線３と２次巻線４とを有し、
その１次巻線３にトランジスタ等の第１半導体ス
イツチSW1が直列接続されている。５は１次巻線
３と共振回路を構成する共振コンデンサで、これ
にトランジスタ等の第２半導体スイツチSW2が直
列接続されており、この第２半導体スイツチSW2
は第１半導体スイツチSW1と逆にオン・オフ動作
するように構成されている。
上記回路では、第１半導体スイツチSW1と第２
半導体スイツチSW2は互いに逆にオン・オフ動作
し、第１半導体スイツチSW1のオン時に第２半導
体スイツチSW2がオフし、第１半導体スイツチ
SW1のオフ時に第２半導体スイツチSW2がオンす
る。そして、第１半導体スイツチSW1のオフ時
に、１次巻線３と共振コンデンサ５が共振し、そ
の共振周期は両者のインダクタンスＬとキヤパシ
タンスＣとにより決定される。ここで、第１半導
体スイツチSW1のオン期間を共振周期よりも短か
い範囲で可変すると、その電流I1及び２次巻線４
に現われる出力電圧V4の波形は第２図のように
なり、Ａ及びＢに示す如く広い範囲で出力電力を
可変することができ、また第１半導体スイツチ
SW1での電力損も少なく高効率化できる。なお、
これらは同一出願人の特許出願に係るインバータ
回路（昭和58年２月25日出願）において既に開示
されている。しかし、このインバータ回路では、
出力電圧の波形が第２図Ａ及びＢの如く常に同一
の両波波形として現われるため、半波出力を得る
ことができず、用途が制約されるという問題があ
る。
半導体スイツチSW2は互いに逆にオン・オフ動作
し、第１半導体スイツチSW1のオン時に第２半導
体スイツチSW2がオフし、第１半導体スイツチ
SW1のオフ時に第２半導体スイツチSW2がオンす
る。そして、第１半導体スイツチSW1のオフ時
に、１次巻線３と共振コンデンサ５が共振し、そ
の共振周期は両者のインダクタンスＬとキヤパシ
タンスＣとにより決定される。ここで、第１半導
体スイツチSW1のオン期間を共振周期よりも短か
い範囲で可変すると、その電流I1及び２次巻線４
に現われる出力電圧V4の波形は第２図のように
なり、Ａ及びＢに示す如く広い範囲で出力電力を
可変することができ、また第１半導体スイツチ
SW1での電力損も少なく高効率化できる。なお、
これらは同一出願人の特許出願に係るインバータ
回路（昭和58年２月25日出願）において既に開示
されている。しかし、このインバータ回路では、
出力電圧の波形が第２図Ａ及びＢの如く常に同一
の両波波形として現われるため、半波出力を得る
ことができず、用途が制約されるという問題があ
る。
本発明は、斯かる問題点を解決することを目的
として提供されたものであつて、その特徴とする
処は、直流電源１と発振トランス２の１次巻線３
と第１半導体スイツチSW1とを直列接続し、１次
巻線３と共振回路を構成する共振コンデンサ５
を、１次巻線３に並列に接続し、第１半導体スイ
ツチSW1とは逆にオン・オフ動作する第２半導体
スイツチSW2を、該第２半導体スイツチSW2と共
振コンデンサ５との直列回路が１次巻線３に対し
て並列になるように、共振コンデンサ５に直列接
続したインバータ回路において、 共振コンデンサ５をオン・オフする第３スイツ
チSW3を、該第３半導体スイツチSW3と共振コン
デンサ５と第２半導体スイツチSW2との直列回路
が１次巻線３に対して並列になるように、共振コ
ンデンサ５に直列接続し、抵抗７とコンデンサ８
との直列回路により構成したスナバ回路６を、前
記第３半導体スイツチSW3と共振コンデンサ５と
第２半導体スイツチSW2との直列回路及び１次巻
線３に対して夫々並列になるように設け、前記第
３半導体スイツチSW3とは逆にオン・オフする第
４半導体スイツチSW4を、該第４半導体スイツチ
SW4とスナバ回路６との直列回路が前記第３半導
体スイツチSW3と共振コンデンサ５と第２半導体
スイツチSW2との直列回路及び１次巻線３に対し
て並列になるように、前記スナバ回路６に直列接
続した点にある。
として提供されたものであつて、その特徴とする
処は、直流電源１と発振トランス２の１次巻線３
と第１半導体スイツチSW1とを直列接続し、１次
巻線３と共振回路を構成する共振コンデンサ５
を、１次巻線３に並列に接続し、第１半導体スイ
ツチSW1とは逆にオン・オフ動作する第２半導体
スイツチSW2を、該第２半導体スイツチSW2と共
振コンデンサ５との直列回路が１次巻線３に対し
て並列になるように、共振コンデンサ５に直列接
続したインバータ回路において、 共振コンデンサ５をオン・オフする第３スイツ
チSW3を、該第３半導体スイツチSW3と共振コン
デンサ５と第２半導体スイツチSW2との直列回路
が１次巻線３に対して並列になるように、共振コ
ンデンサ５に直列接続し、抵抗７とコンデンサ８
との直列回路により構成したスナバ回路６を、前
記第３半導体スイツチSW3と共振コンデンサ５と
第２半導体スイツチSW2との直列回路及び１次巻
線３に対して夫々並列になるように設け、前記第
３半導体スイツチSW3とは逆にオン・オフする第
４半導体スイツチSW4を、該第４半導体スイツチ
SW4とスナバ回路６との直列回路が前記第３半導
体スイツチSW3と共振コンデンサ５と第２半導体
スイツチSW2との直列回路及び１次巻線３に対し
て並列になるように、前記スナバ回路６に直列接
続した点にある。
以下、図示の実施例について本発明を詳述する
と、第３図において、SW3は第３半導体スイツチ
で、共振コンデンサ５と第２半導体スイツチSW2
との直列回路に接続されている。６は抵抗７とコ
ンデンサ８とから成るスナバ回路で、第４半導体
スイツチSW4と直列接続されており、これらは共
振コンデンサ５、第２半導体スイツチSW2及び第
３半導体スイツチSW3に対して並列接続されてい
る。第３半導体スイツチSW3と第４半導体スイツ
チSW4は互いに逆にオン・オフ動作するように構
成され、またこれら第３及び第４半導体スイツチ
SW3，SW4の動作は、第１及び第２半導体スイツ
チSW1，SW2の動作状態に拘らず任意の時間に同
時にできるようになつている。SW5は電源スイツ
チである。
と、第３図において、SW3は第３半導体スイツチ
で、共振コンデンサ５と第２半導体スイツチSW2
との直列回路に接続されている。６は抵抗７とコ
ンデンサ８とから成るスナバ回路で、第４半導体
スイツチSW4と直列接続されており、これらは共
振コンデンサ５、第２半導体スイツチSW2及び第
３半導体スイツチSW3に対して並列接続されてい
る。第３半導体スイツチSW3と第４半導体スイツ
チSW4は互いに逆にオン・オフ動作するように構
成され、またこれら第３及び第４半導体スイツチ
SW3，SW4の動作は、第１及び第２半導体スイツ
チSW1，SW2の動作状態に拘らず任意の時間に同
時にできるようになつている。SW5は電源スイツ
チである。
上記構成において、第４図に示すように第３半
導体スイツチSW3がオンの時には、第１半導体ス
イツチSW1のオン時に２次巻線４の出力端に電源
電圧Ｖに等しい波形の出力電圧V4が現われる。
また第１半導体スイツチSW1のオフ時に１次巻線
３の蓄積エネルギー、即ち1/2LI2（Ｉは電流）が
共振コンデンサ５に移り、共振コンデンサ５の電
圧は1/2CV2にて決定される半正弦波電圧が現わ
れる。
導体スイツチSW3がオンの時には、第１半導体ス
イツチSW1のオン時に２次巻線４の出力端に電源
電圧Ｖに等しい波形の出力電圧V4が現われる。
また第１半導体スイツチSW1のオフ時に１次巻線
３の蓄積エネルギー、即ち1/2LI2（Ｉは電流）が
共振コンデンサ５に移り、共振コンデンサ５の電
圧は1/2CV2にて決定される半正弦波電圧が現わ
れる。
第３半導体スイツチSW3がオフの時には、第４
半導体スイツチSW4がオンし、スナバ回路６が閉
じるため、第１半導体スイツチSW1がオンすれば
第５図に示す如く、２次巻線４の出力電圧V4に
は前述同様に電源電圧Ｖに等しい波形の出力が現
われる。また第１半導体スイツチSW1がオフする
と１次巻線３に発生する蓄積エネルギー（1/2
LI2）は、第４半導体スイツチSW4を介したスナ
バ回路７により吸収されて消失する。従つて、出
力電圧V4の逆方向には、スナバ回路７のCR時定
数にて決定される僅かなエネルギーによる出力の
みが現われるため、結果的には第５図に示す如く
略直流化された半波の出力が得られることにな
る。
半導体スイツチSW4がオンし、スナバ回路６が閉
じるため、第１半導体スイツチSW1がオンすれば
第５図に示す如く、２次巻線４の出力電圧V4に
は前述同様に電源電圧Ｖに等しい波形の出力が現
われる。また第１半導体スイツチSW1がオフする
と１次巻線３に発生する蓄積エネルギー（1/2
LI2）は、第４半導体スイツチSW4を介したスナ
バ回路７により吸収されて消失する。従つて、出
力電圧V4の逆方向には、スナバ回路７のCR時定
数にて決定される僅かなエネルギーによる出力の
みが現われるため、結果的には第５図に示す如く
略直流化された半波の出力が得られることにな
る。
第６図は本発明を螢光灯９の点灯回路に採用し
た具体例を示す。出力電圧V4の電圧レベルは、
螢光灯９の始動電圧に対し、第１半導体スイツチ
SW1のオン時で始動せず、第１半導体スイツチ
SW1のオフ時に始動するように設定すると、第３
半導体スイツチSW3のオフ時に螢光灯９を予熱
し、オン時に点灯させることができ、始動時の制
御が容易である。即ち、第３半導体スイツチSW3
のオフ時には、第４半導体スイツチSW4がオン
し、スナバ回路６の働きによつて出力電圧V4の
逆方向の正弦波成分が吸収されるので、正方向の
矩形波成分だけでは螢光灯９は始動せず、抵抗負
荷である陰極を予熱するのみである。次に、第３
半導体スイツチSW3をオンし、第４半導体スイツ
チSW4をオフすると、ベースドライブ回路１０に
よつて第１半導体スイツチSW1がオンした後にオ
フすると、そのオン時に１次巻線３に流れていた
電流が共振コンデンサ５、ダイオード１１を介し
て流れ、共振コンデンサ５を充電すると共に、第
２半導体スイツチSW2が帰還巻線１２から抵抗１
３を介して供給されるベース電流によりオンす
る。そして、第２半導体スイツチSW2がオンする
と、共振コンデンサ５の電荷が第２半導体スイツ
チSW2を介して放電し、１次巻線３と共振コンデ
ンサ５が共振状態となるため、２次巻線４の出力
電圧V4には、大きな正弦波成分が逆方向に現わ
れ、これによつて螢光灯９が始動し点灯する。
た具体例を示す。出力電圧V4の電圧レベルは、
螢光灯９の始動電圧に対し、第１半導体スイツチ
SW1のオン時で始動せず、第１半導体スイツチ
SW1のオフ時に始動するように設定すると、第３
半導体スイツチSW3のオフ時に螢光灯９を予熱
し、オン時に点灯させることができ、始動時の制
御が容易である。即ち、第３半導体スイツチSW3
のオフ時には、第４半導体スイツチSW4がオン
し、スナバ回路６の働きによつて出力電圧V4の
逆方向の正弦波成分が吸収されるので、正方向の
矩形波成分だけでは螢光灯９は始動せず、抵抗負
荷である陰極を予熱するのみである。次に、第３
半導体スイツチSW3をオンし、第４半導体スイツ
チSW4をオフすると、ベースドライブ回路１０に
よつて第１半導体スイツチSW1がオンした後にオ
フすると、そのオン時に１次巻線３に流れていた
電流が共振コンデンサ５、ダイオード１１を介し
て流れ、共振コンデンサ５を充電すると共に、第
２半導体スイツチSW2が帰還巻線１２から抵抗１
３を介して供給されるベース電流によりオンす
る。そして、第２半導体スイツチSW2がオンする
と、共振コンデンサ５の電荷が第２半導体スイツ
チSW2を介して放電し、１次巻線３と共振コンデ
ンサ５が共振状態となるため、２次巻線４の出力
電圧V4には、大きな正弦波成分が逆方向に現わ
れ、これによつて螢光灯９が始動し点灯する。
本発明によれば、共振コンデンサ５をオン・オ
フする第３スイツチSW3を、該第３半導体スイツ
チSW3と共振コンデンサ５と第２半導体スイツチ
SW2との直列回路１が１次巻線３に対して並列に
なるように、共振コンデンサ５に直列接続し、抵
抗７とコンデンサ８との直列回路により構成した
スナバ回路６を前記第３半導体スイツチSW3と共
振コンデンサ５と第２半導体スイツチSW2との直
列回路及び１次巻線３に対して夫々並列になるよ
うに設け、前記第３半導体スイツチSW3とは、逆
にオン・オフする第４半導体スイツチSW4を、該
第４半導体スイツチSW4とスナバ回路６との直列
回路が前記第３半導体スイツチSW3と共振コンデ
ンサ５と第２半導体スイツチSW2との直列回路及
び２次巻線３に対して並列になるように、前記ス
ナバ回路６に直列接続したので、第３半導体スイ
ツチSW3がオンの時には、第１半導体スイツチ
SW1のオン時に発振トランス２の出力端に電源電
圧に等しい波形の出力電圧が現れる。また第１半
導体スイツチSW1のオフ時に１次巻線３の蓄積エ
ネルギーが共振コンデンサ５に移り、共振コンデ
ンサ５には半正弦波電圧が現れる。第３半導体ス
イツチSW3がオフの時には、第４半導体スイツチ
SW4がオンし、スナバ回路６が閉じるため、第１
半導体スイツチSW1がオンすれば、発振トランス
２の出力端には電源電圧Ｖに等しい波形の出力が
現れる。また、第１半導体スイツチSW1がオフす
ると１次巻線３に発生する蓄積エネルギーは、第
４半導体スイツチSW4を介したスナバ回路７によ
り吸収されて消失するし、発振トランス２の出力
端に略直流化された半波の出力が得られる。従つ
て、半波と両波との出力を得ることができ、イン
バータ回路の汎用性が向上する。
フする第３スイツチSW3を、該第３半導体スイツ
チSW3と共振コンデンサ５と第２半導体スイツチ
SW2との直列回路１が１次巻線３に対して並列に
なるように、共振コンデンサ５に直列接続し、抵
抗７とコンデンサ８との直列回路により構成した
スナバ回路６を前記第３半導体スイツチSW3と共
振コンデンサ５と第２半導体スイツチSW2との直
列回路及び１次巻線３に対して夫々並列になるよ
うに設け、前記第３半導体スイツチSW3とは、逆
にオン・オフする第４半導体スイツチSW4を、該
第４半導体スイツチSW4とスナバ回路６との直列
回路が前記第３半導体スイツチSW3と共振コンデ
ンサ５と第２半導体スイツチSW2との直列回路及
び２次巻線３に対して並列になるように、前記ス
ナバ回路６に直列接続したので、第３半導体スイ
ツチSW3がオンの時には、第１半導体スイツチ
SW1のオン時に発振トランス２の出力端に電源電
圧に等しい波形の出力電圧が現れる。また第１半
導体スイツチSW1のオフ時に１次巻線３の蓄積エ
ネルギーが共振コンデンサ５に移り、共振コンデ
ンサ５には半正弦波電圧が現れる。第３半導体ス
イツチSW3がオフの時には、第４半導体スイツチ
SW4がオンし、スナバ回路６が閉じるため、第１
半導体スイツチSW1がオンすれば、発振トランス
２の出力端には電源電圧Ｖに等しい波形の出力が
現れる。また、第１半導体スイツチSW1がオフす
ると１次巻線３に発生する蓄積エネルギーは、第
４半導体スイツチSW4を介したスナバ回路７によ
り吸収されて消失するし、発振トランス２の出力
端に略直流化された半波の出力が得られる。従つ
て、半波と両波との出力を得ることができ、イン
バータ回路の汎用性が向上する。
第１図は比較例を示す回路図、第２図Ａ，Ｂは
その波形図、第３図は本発明の一実施例を示す回
路図、第４図及び第５図はその波形図、第６図は
具体的な回路図である。 １…直流電源、２…発振トランス、３…１次巻
線、５…共振コンデンサ、６…スナバ回路、SW1
…第１半導体スイツチ、SW2…第２半導体スイツ
チ、SW3…第３半導体スイツチ、SW4…第４半導
体スイツチ。
その波形図、第３図は本発明の一実施例を示す回
路図、第４図及び第５図はその波形図、第６図は
具体的な回路図である。 １…直流電源、２…発振トランス、３…１次巻
線、５…共振コンデンサ、６…スナバ回路、SW1
…第１半導体スイツチ、SW2…第２半導体スイツ
チ、SW3…第３半導体スイツチ、SW4…第４半導
体スイツチ。
Claims (1)
- 【特許請求の範囲】 １ 直流電源１と発振トランス２の１次巻線３と
第１半導体スイツチSW1とを直列接続し、１次巻
線３と共振回路を構成する共振コンデンサ５を、
１次巻線３に並列に接続し、第１半導体スイツチ
SW1とは逆にオン・オフ動作する第２半導体スイ
ツチSW2を、該第２半導体スイツチSW2と共振コ
ンデンサ５との直列回路が１次巻線３に対して並
列になるように、共振コンデンサ５に直列接続し
たインバータ回路において、 共振コンデンサ５をオン・オフする第３スイツ
チSW3を、該第３半導体スイツチSW3と共振コン
デンサ５と第２半導体スイツチSW2との直列回路
が１次巻線３に対して並列になるように、共振コ
ンデンサ５に直列接続し、抵抗７とコンデンサ８
との直列回路により構成したスナバ回路６を、前
記第３半導体スイツチSW3と共振コンデンサ５と
第２半導体スイツチSW2との直列回路及び１次巻
線３に対して夫々並列になるように設け、前記第
３半導体スイツチSW3とは逆にオン・オフする第
４半導体スイツチSW4を該第４半導体スイツチ
SW4とスナバ回路６との直列回路が前記第３半導
体スイツチSW3と共振コンデンサ５と第２半導体
スイツチSW2との直列回路及び１次巻線３に対し
て並列になるように、前記スナバ回路６に直列接
続したことを特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057088A JPS59185165A (ja) | 1983-03-31 | 1983-03-31 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057088A JPS59185165A (ja) | 1983-03-31 | 1983-03-31 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59185165A JPS59185165A (ja) | 1984-10-20 |
| JPH0568191B2 true JPH0568191B2 (ja) | 1993-09-28 |
Family
ID=13045737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58057088A Granted JPS59185165A (ja) | 1983-03-31 | 1983-03-31 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185165A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132177A (en) * | 1980-03-19 | 1981-10-16 | Sanyo Electric Co Ltd | High tension generation circuit |
-
1983
- 1983-03-31 JP JP58057088A patent/JPS59185165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59185165A (ja) | 1984-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514921A (en) | Lossless gate drivers for high-frequency PWM switching cells | |
| JPS59191485A (ja) | 低損失高周波インバ−タ | |
| JP2579077B2 (ja) | インバータ溶接電源 | |
| JPS60139170A (ja) | 電子変成器 | |
| JPH0568191B2 (ja) | ||
| JPH0588067B2 (ja) | ||
| JPS6021659Y2 (ja) | 複数火花点火装置 | |
| JPH0245998Y2 (ja) | ||
| JPH0739199Y2 (ja) | 放電灯点灯装置 | |
| JPH0136319Y2 (ja) | ||
| JP2673996B2 (ja) | インバータ装置 | |
| JP2573241B2 (ja) | 放電灯点灯装置 | |
| JP2514153Y2 (ja) | 放電灯点灯装置 | |
| JP3281021B2 (ja) | インバータ装置 | |
| JP2906056B2 (ja) | 放電灯点灯回路 | |
| JPS644312Y2 (ja) | ||
| JP3413966B2 (ja) | インバータ装置 | |
| JPH0710170B2 (ja) | 直列共振コンバ−タ | |
| JPH0231912Y2 (ja) | ||
| JPH06111976A (ja) | インバータ装置 | |
| JPH0785661B2 (ja) | インバ−タ装置 | |
| JPS6039377A (ja) | 高周波電力変換装置 | |
| JPS60139180A (ja) | インバ−タ回路 | |
| JPH0410720B2 (ja) | ||
| JPS6122771A (ja) | 電源装置 |