JPH0568727B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は電子的に記憶される情報のための物理
的安全保護技術に関する。

Ｂ 従来技術 機械読取り可能な形で入れられているプログラ
ム又はデータを保護するためにコンピユータ業界
で取られている伝統的な方法は、コンピユータ設
置環境の物理的保護又はこのような保護と何らか
の法的保護との組合せを用いるものである。ま
た、許可されない者が不正入手情報を使用できな
いようにするために暗号化方法も用いられてい
る。パーソナル・コンピユータの領域では、多く
の様々なソフトウエア・コピー保護方式が用いら
れているが、すべてのものはプログラムに組込ん
だある種のソフトウエア・トラツプに基くもので
あり、徹底した侵害者に対しては有効でない。

米国特許第4471163号はソフトウエア保護機構
を例示している。記憶情報の安全保護を図るため
に、この特許は、プログラム・ロツクを装着する
回路板を上下の保護プレートで包囲することを示
している。構成要素のための電池電力は保護プレ
ートの内面に取付けた導体を通して供給される。
この技術によれば、プリント回路板上の構成要素
にアクセスしようとする者は必ず少なくとも一方
の保護プレートを動かさねばならず、結果とし
て、電力供給リードを破壊することになる。保護
すべき情報を記憶したメモリが電力を必要とする
ときは、この電力線リードの破壊は、侵入者が求
めている情報を破壊し、従つて情報が保護される
ことになる。

米国特許第4471163号の保護機構は、電力線リ
ードが直接取付けられている保護プレート部分を
動かした時にしか有効に働かない。このようなプ
ログラム・ロツクに何度かアクセスしたことがあ
る徹底した侵害者であれば、保護の程度を知るた
めに何個かの回路板を破壊するとしても、このよ
うな保護の裏をかくことは容易にできることであ
る。

情報入手のために装置又は機械設置場所に対し
てなされる侵入行為がいくつかの段階で行なわれ
ることは想像できることである。

(1) 包囲体又は包囲体及びカバーの取外し (2) 安全保護センサの位置及び機能の識別 (3) センサを回避して次の保護レベルへ侵入す
る、などである。

このような注意深く手順を踏んだ方法を使う
と、十分な時間と資源されあれば、現存する保護
システムを打破することが可能である。

一方、侵入検出装置あるいは警報装置の大部分
は所望の質の検出／警報システムを実現するため
に２つの相反する要件の妥協を取つている。即
ち、１つは装置の感度が極力高いことであり、も
う１つは装置が環境の変化（例えば温度、圧力、
湿度などの変化）の影響を受けると共に老化（こ
れは電源や、抵抗、キヤパシタなどの装置パラメ
ータを変動させる）を生じ、誤検出あるいは誤警
報を生じやすくなることである。そのため、装置
パラメータが変化しても誤動作が生じないように
検出感度を制限するのが一般的である。

Ｃ 発明が解決しようとする問題点 本発明の目的は、侵入検出の感度を犠牲にする
ことなく誤検出の問題を軽減できるようにした、
電子回路などに記憶される情報を保護する装置を
提供することである。

Ｄ 問題点を解決するための手段（第１図、第３
図） 本発明は電子回路に記憶された情報を保護する
ものであり、情報を記憶した電子回路の付近に
（好ましくはこれを取巻くように）電磁エネルギ
を分布させるための手段を有する。例えば、これ
は電子回路を取囲むようにコイル３０を巻回し、
電流を流すことによつて実現できる。また、電磁
エネルギを感知する手段、クロツク回路及びサン
プル・ホールド回路を有する。サンプルホールド
回路はクロツク回路によつて周期的にクロツク制
御され、感知手段の出力をサンプルし記憶する。
例えば、感知手段は、クロツク回路によつて周期
的にリセツトされる積分回路によつて実現でき
る。また、比較手段及び比較手段に応答して電子
回路又はその中の記憶情報を破壊するための手段
が設けられる。比較手段は感知手段の出力とサン
プル・ホールド回路の出力に依存した基準レベル
との比較を行ない、電子回路領域への侵入によつ
て電磁エネルギが変動したことを検出した時、侵
入を示す信号を発生し、電子回路又は記憶情報の
破壊を指示する。

Ｅ 実施例 第１図は、チツプ１１〜１３の形の電子回路を
装着した電子回路カード１０を含む、本発明の実
施例の保護構造を示している。チツプ１１〜１３
を相互接続するプリント回路配線及びこれらのチ
ツプをオフ・カード・コネクタ１４へ接続するプ
リント回路配線は省略されている。カード１０は
保護されるべき情報を記憶するのに用いられる
種々の装置の代表として例示している。記憶情報
はコネクタ１４を介してアクセス可能であるが、
この経路を使つた不正アクセスから保護すること
は本発明の範囲外のことである。本発明の意図
は、それ以外の方法で記憶情報にアクセスできな
いようにすることである。本発明の基本目的は、
カード１０を含む被保護領域に何も侵入できない
ようにすることによつて達成される。破線５０は
カード１０を取囲む包囲体を表わしている。

侵入を検出するため、本発明は包囲体内に感知
装置を設ける。感知装置は、電磁エネルギを分布
させるための手段と、この電磁エネルギ分布を検
出するための手段を含む。電磁エネルギ分布の変
動又は中断を用いて侵入を感知する。多くのアプ
リケーシヨンでは、保護されるべき情報は、電力
の印加によつて情報を維持する揮発性装置に記憶
される。本発明は、この実施例では、侵入の検出
時に揮発性メモリへの電力の印加を中断（好まし
くは電源端子を接地）するか電子装置を破壊する
ように制御することを意図している。この中断は
簡単なスイツチで実施できる。しかし本発明は揮
発性の情報記憶装置に特定されない。例えば、
EEPROM装置は紫外光の印加によつて消去可能
であり、紫外光源を設けて、侵入の検出時にこの
光源を付勢することも本発明に含まれる。

第１図に示すように、侵入の存在を感知するた
めの１つの素子は、絶縁された導体３０のコイル
である。図では、コイルの内部に設けられたカー
ド１０が見えるようにするために、隣接する巻回
間の間隔を誇張して示しているが、実際には、導
体３０のコイルは密な間隔でしつかりと巻回さ
れ、小さなプローブ又は他の器具などを挿入でき
ないように、コイルの存在そのものがカード１０
へのアクセスを物理的に防止するようになつてい
る。従つてアクセスするためには、侵入者は、導
体３０のコイルの１つ以上の巻回を動かさねばな
らない。本発明の意図は、導体を動かすことを禁
止あるいは防止するか又は少なくとも、導体を動
かそうとする企図を感知することである。良好な
実施例では導体３０は約89μの比較的細い絶縁ニ
クロム線で形成される。これは２つの利点を与え
る。１つは、この導体３０は比較的脆弱であり、
従つて導体を動かそうとすると、又は何かを細工
しようとすると、容易に断線が生じることである
（このことは、後述するように、検出の基本にな
る）。また、侵入者は導体３０の一部を物理的に
取外し、取外した導体部分の作用を模擬又は迂回
することによつて、保護装置に、導体３０が完全
に存在するかのように見せかけようとするかも知
れないが、ニクロム線は取付けが難しいから、細
いニクロム線はこのような細工を一層困難にす
る。これが２つ目の利点である。勿論、アルミニ
ウム線又はスチール合金線なども使用可能であ
る。

第２図は、プロセツサ・カード１０のようなカ
ードが本発明によつてどのように保護をされるか
を示している。包囲体の中には、保護カード２１
０が装着されている。保護カード２１０は第３図
に示されている回路を含む。プロセツサ・カード
１０及び保護カード２１０を取囲むように導体巻
線３０が形成される。カード１０，２１０の端部
の巻線を支持するために、２つの傾斜部材３５が
用いられる。巻線及びその中の構成要素はポツテ
イング材５０で包囲される。巻線３０は１つ以上
の巻回を乱さなければプロセツサ・カード１０の
領域へ侵入できないように配置される。本発明は
このような乱れを検出する。

第３図は検出回路を示している。導体３０の一
端は、電源に結合され、他端は積分回路１１０へ
の入力になつている。積分回路１１０の出力は線
１１２を介してサンプル・ホールド回路１２０の
入力に接続されると共に、線１１３を介して比較
回路１３０の入力に接続されている。積分回路１
１０はクロツク回路１００から線１０１を介して
供給される信号により周期的にクロツク制御され
る。サンプル・ホールド回路１２０は、クロツク
回路１００から導体１０２を介して供給されるも
う１つの信号により周期的にリセツトされる。サ
ンプル・ホールド回路１２０がリセツトされる度
に回路１２０は、積分回路１１０の出力の新しい
サンプルを取り込む。サンプル・ホールド回路１
２０の出力を分圧回路Ｖの端子Ｓに結合される。
分圧回路Ｖは正電圧と大地のような２つの基準電
位の間に結合される。正電圧と接続点Ｓの間の点
Ｈは比較回路１３０の高基準電圧入力に接続さ
れ、大地と点Ｓの間の点Ｌは比較回路１３０の低
基準電圧入力に接続される。比較器１３０はクロ
ツク１００から線１０３を介して供給される信号
によつてクロツク制御される。これらの回路は市
販の普通のものであり、詳しい説明は省略する。

通常の状態では、導体３０に電流が流れ、電流
の振巾は導体３０の抵抗に一部依存し、この電流
は積分器１１０の入力に流れる。積分器１１０
は、時間と共に変動する電圧出力を線１１３に発
生する。第４図は導線３０の抵抗及び電源電圧が
一定とした時の積分器出力波形を示している。こ
の時積分器１１０の電圧出力は、傾斜波形とな
る。積分器１１０はクロツク１００により時間t1
に周期的にリセツトされる。リセツトされると出
力電圧はゼロになり、再び上昇する。

サンプル・ホールド回路１２０へのクロツク入
力は積分器１１０のリセツト時間（t1）の前に、
好ましくはその直前に能動状態になり、線１１２
の電圧サンプルを取り込む。このサンプルに対応
する電圧は点Ｓに与えられ、この電圧は、線１２
０の次のクロツク・パルスによつて新しいサンプ
ルが取り込まれるまで一定に保たれる。

比較器１３０のその入力電圧を、高レベル入力
Ｈ及び低レベル入力Ｌの電圧と比較し、高レベル
を電圧Ｈよりも大きいか又は低レベル電圧Ｌより
も小さい時回路電力制御回路１４０へ出力を発生
する。従つて比較器１３０が応答しない窓領域が
高レベルＨと低レベルＬの間に存在する。この窓
は部分的にはサンプル・ホールド回路１２０によ
つて決まるから、窓は感知装置のパラメータの変
化に順応する。制御回路１４０は情報を記憶する
チツプ１１〜１３への電力印加を中断する簡単な
スイツチでもよく、あるいはチツプ１１〜１３の
情報記憶維持機能を失わせるように何らかの装置
を付勢又は起動するように働く回路でもよい。

ある瞬時に測定した導体の抵抗又はこれを表わ
す信号を単純に基準値と比較することも可能であ
るが、この場合は個別の時点で感知するだけとな
り、感知時間外に生じる事象をカバーすることが
できない。従つて、クロツク周期のほぼ全体にわ
たる抵抗の測定を積分することによつて、抵抗の
変化を感知するのが好ましい。積分器の使用はノ
イズ耐性を高める利点も有する。

明らかなように、比較器１３０への高レベル及
び低レベルの基準電圧はサルプル・ホールド回路
１２０によつて発生される点Ｓの電圧の関数であ
る。この電圧が上昇すると、基準電圧Ｈ、Ｌも上
昇し、この電圧が減少すると、Ｈ、Ｌも減少す
る。しかし比較器１３０は常に、前のサイクルで
得たサンプルによつて決まる基準レベルと積分器
出力を比較する。名目上、パラメータは、比較器
１３０がクロツク１００によつてクロツク制御さ
れる時に積分器出力が点Ｓの電圧とほぼ等しくな
るように構成される。しかし、パラメータの変化
のために、比較時刻における積分器１１０の出力
がサイクル間で変動すれば、比較器１３０はその
変動の程度に依存して出力を発生したり又は発生
しなかつたりする。積分器出力が基準レベルＨと
Ｌの間にあれば、比較器１３０は出力を発生しな
い。従つてこの回路構成は、導体３０の抵抗変化
を感知するための手段として働く。サンプル・ホ
ールド回路１２０及びその分圧器へ接続Ｓによ
り、この回路は適応性を有し、パラメータが変わ
ると基準レベルも変わる。比較器１３０は、１サ
イクル内の変動が分圧器Ｒ１，Ｒ２，Ｒ３，Ｒ４
による変動を超えなければトリツプしない。

より具体的にいうと、窓の高い方へスレシヨル
ドをE_H、低い方のスレシヨルドをE_Lとした時、
E_HはＩ２＋（Ｖ−Ｉ１）Ｒ２／Ｒ１＋Ｒ２で与え
られ、E_LはＩ２−（Ｉ１）Ｒ３／Ｒ３＋Ｒ４で与
えられる。ここで、Ｉ２は比較器へのクロツク・
パルスの時間における積分器出力であり、Ｉ１は
サンプル・ホールド回路への前のクロツク・パル
スの時間における積分器出力であり、Ｒ１、Ｒ
２、Ｒ３、Ｒ４はＩ１をＲ２とＲ３の間の入力と
する分圧器抵抗である。比較器１３０は、次の条
件の時に、不正操作又は侵入を示す出力を発生す
る。

Ｉ２＞E_H又は Ｉ２＜E_L 一定の基準レベルを用いた場合は、装置パラメ
ータの変動によつて誤検出が生じる可能性があ
り、これを防止するためには、特性の変動を見越
してスレシヨルドをゆるく設定しなければなら
ず、検出感度を犠牲する必要があつた。しかし本
発明のようにサンプル・ホールド回路の出力によ
つて可変の基準レベルを即ち適応性のある基準レ
ベルを設定することにより、比較的小さなトレラ
ンスで高い検出感度を維持することができる。ス
レシヨルドは１クロツク・サイクルで予測される
変動に対応できれば十分である。特性の変動速度
は通常、クロツク速度よりもはるかに遅く、基準
レベルはその変動を反映するようにクロツク速度
で更新されるから、誤検出の可能性が最小にな
る。

導体３０の抵抗は、次の３つの物理的メカニズ
ムのうちどれかによつて変動する：導体３０が開
放回路になつた場合、隣接する巻回線が短絡した
場合、及び導体の断面が小さくなるような損傷を
受けた場合。侵入はこのような状況の検出によつ
て暗示される。抵抗変化を感知するためには、単
位長さ当りの抵抗がある程度大きなコイル線を用
いるのが好ましい。

導体３０の開放回路は積分器１１０の出力を急
激に変化させ、この急激な変化はほとんど瞬時的
であつて、間違いなく比較器１３０によつて検出
される。

隣接する又は近接した巻回間の短絡をどの程度
検出できるかは、短絡回路の形成によつて生じる
抵抗変化に依存する。もしコイルが１つの線（ス
トランド）であれば、短絡回路による抵抗変化は
検出不能になりうる程度である（１％又はそれ以
下）。第５図は短絡回路の効果を増大させる方法
を示している。導体３０に１つの線を用いる代わ
りに複数の線を用いる。第５図は４つの線３０−
１〜３０−４を示している。線１は電源Ｖに接続
され、線２，３は一緒に結ばれ、線４は積分器入
力に接続される。これらの４本の線は次にカード
を取囲むように同時に巻回される。巻線の両端は
巻線表面の下側に押し込まれる。第５図で短絡回
路はSCで示されている。好ましくはないが、
別々の線を巻回した後に、線の端を接続して１つ
の連続導体を形成することも可能である。このよ
うな巻線構成によれば、１つの連続した巻線回路
上の離れた部分が隣接した巻回を形成するから、
隣接する巻回の短絡で大きな抵抗変化を与えるこ
とができる。従つて、隣接する２つの巻回が短絡
しただけで25％もの抵抗変化を得ることができる
（４線コイルの場合）。３本以上の線が短絡する
と、更に大きな傾向が得られる。

第６図は別の巻線構成を示している。この例で
は、すべての線を例えば左から右へ巻回し、そし
てすべての線の端が例えば左側で得られるように
“隠れた”戻り線を用いている。線３０−１は左
から右へ巻回される第１の部分３０−１ａと、左
端へ戻る連続した部分３０−１ｂを含む。戻り線
の部分３０−１ｂは巻線の内部を通して戻され
る。同様に線３０−２は“隠れた”戻り線部分３
０−２ｂを有する。すべての線を巻回した時、３
０−１ｂの端末部分を３０−２ａの端に接続し、
３０−２ｂの端末部分を３０−３ａの端に接続す
ることができる。この巻線構成は特に巻線端近く
の短絡回路の効果を高める。

本発明による保護を更に高めるために、導体３
０を巻回した後に、パツケージ全体即ちカード、
コイル及び感知回路全体を不透明な無機充填添加
架橋エポキシ樹脂ポツテイング材で埋込む。アル
ミナ又はシリカのような充填材を入れると機械加
工（侵入者が用いるかも知れない作業）を困難に
する利点がある。エポキシに対する別の可能性の
ある攻撃は溶剤又は化学処理の使用であるが、こ
の場合は導体３０の絶縁被覆（例えばポリウレタ
ン又はポリオレフイン）及び恐らくは、導体自体
がエポキシよりも先に溶解する。UVレーザ・ア
ブレーシヨンを用いた場合は、これに応答して無
機充填材が多量の熱を発生し、この熱は熱勾配に
よる機械的応力によつてひび割れを生し、また導
線に損傷を与える。導体の破壊は開放回路を生
じ、検出されることになる。ポツテング材の中に
バイメタルのような、熱によつて機械的変形を生
じる感熱素子を組込んでおけば、ひび割れなどを
助長し、導体損傷の発生確率を高めることができ
る。

本発明に従つてコイル導体を巻回するやり方に
は選択の巾がある。普通に各巻回が平行になるよ
うに規則的に密に巻回することもでき、あるいは
不規則的に巻回することもできる。

導体３０を複数の軸で巻回することにより、即
ち、１層目をある軸で巻回し、２層目を別の軸例
えば一層目と直角な軸で巻回することにより、カ
ード１０を完全に包囲し、“穴”がない状態にす
ることができる。

複数本のコイル線を用い複数層に重ね巻きする
ことは、相殺によりEMIの影響を低減するのに
役立ち、また巻線の包囲は、EM放射シールドを
形成する。また、上述したような感知装置を複数
個組込むことができる。

Ｆ 発明の効果 本発明によれば、情報を記憶した電子回路領域
への侵入を検出し、検出時に記憶情報を破壊する
から、電子回路への物理的なアクセスを用いた記
憶情報の不正入手を防止することができ、また比
較回路はサンプル・ホールド回路の出力に基づい
て定まる可変基準レベルを用いるから、装置パラ
メータの変動に適応性があり、正確性を保つこと
ができる。

【図面の簡単な説明】

第１図は、本発明の実施例を示す図である。第
２図は、本発明による回路カード保護構造を示す
断面図である。第３図は、感知回路図である。第
４図は、第３図の積分器の出力波形図である。第
５図は、巻線構成を示す図である。第６図は、代
替巻線構成を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ 保護情報を記憶した電子回路の回りに電磁エ
   ネルギを分布させる手段と、該エネルギの変動に
   より前記電子回路への侵入を検出する手段と、該
   検出手段に応働して前記電子回路又はその中の記
   憶情報を破壊するための手段とを有する記憶情報
   保護装置であつて、 前記検出手段は、前記エネルギを感知する手段
   と、クロツク回路と、該クロツク回路によりクロ
   ツク制御され、周期的に前記感知手段の出力をサ
   ンプルし記憶するサンプル・ホールド回路と、前
   記感知手段の出力を前記サンプル・ホールド回路
   の出力に依存した基準レベルと比較する比較回路
   とを含むことを特徴とする記憶情報保護装置。 ２ 前記感知手段が前記クロツク回路により周期
   的にリセツトされる積分器回路を含むことを特徴
   とする特許請求の範囲の第１項記載の記憶情報保
   護装置。