JPH056927U - アンプ利得制御回路 - Google Patents
アンプ利得制御回路Info
- Publication number
- JPH056927U JPH056927U JP5209091U JP5209091U JPH056927U JP H056927 U JPH056927 U JP H056927U JP 5209091 U JP5209091 U JP 5209091U JP 5209091 U JP5209091 U JP 5209091U JP H056927 U JPH056927 U JP H056927U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain control
- output
- pwm signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009499 grossing Methods 0.000 claims abstract description 9
- 239000011159 matrix material Substances 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 本考案は、基準レベル、及び制御ループゲイ
ンコントロール回路の制御範囲を簡単な構成により、精
度良く制御することを目的とする。 【構成】 本考案は、マイクロプロセッサ10から出力
されたPWM信号をクランプ回路16によりクランプ
し、このクランプされたPWM信号を平滑回路13によ
り平滑し、この平滑された出力により第1アンプの利得
を制御する。
ンコントロール回路の制御範囲を簡単な構成により、精
度良く制御することを目的とする。 【構成】 本考案は、マイクロプロセッサ10から出力
されたPWM信号をクランプ回路16によりクランプ
し、このクランプされたPWM信号を平滑回路13によ
り平滑し、この平滑された出力により第1アンプの利得
を制御する。
Description
【0001】
本考案は、アンプの利得制御等に用いられる信号のパルス幅を可変する回路に 関するものであり、特にホワイトバランス回路に使用される制御ループゲインコ ントロール回路に関するものである。
【0002】
従来、8mmVTRのホワイトバランス回路には制御ループゲインコントロー ル回路が使用されており、図3に示す構成となっている。
【0003】 以下、図3に従い、ホワイトバランス回路の動作を説明する。
【0004】 入力された色信号R、G、Bはそれぞれホワイトバランス用の第1アンプ1、 2、3、及び第2アンプ4、5、6を介して色差マトリックス回路7に入力され る。この色差マトリックス回路7ではR、G、B信号に基づいてマトリックス処 理され、色差信号R−Y、及び色差信号B−Yを作成して出力する。これらの色 差信号はエンコーダ回路(図示せず)に出力されるとともに、A/D変換器8、 9によりA/D変換された後、マイクロプロセッサ10にも出力される。マイク ロプロセッサ10では前述のデジタル信号に準ずるPWM信号が作成され、この PWM信号が制御ループゲインコントロール回路11、12に出力される。
【0005】 この制御ループゲインコントロール回路11、12は図2に示す構成となって おり、抵抗r1、及び抵抗r2により入力されたPWM信号の振幅を圧縮してい る。更に、圧縮されたPWM信号は平滑回路13、14で平滑され、前述の第1 アンプ1、2、3のゲインコントロール電圧となる。
【0006】 次に、制御ループゲインコントロール回路11、12の動作について詳説する 。
【0007】 尚、制御ループゲインコントロール回路11、12は同様な動作をするため、 以降では制御ループゲインコントロール回路11についてのみ説明する。
【0008】 マイクロプロセッサ10より出力されたPWM信号は、図4aに示すようにデ ューティー比が(τ/T)×100%、ハイレベルがev、ローレベルが0Vの PWM信号となっており、このPWM信号が制御ループゲインコントロール回路 11、12に入力される。そして、制御ループゲインコントロール回路11、1 2を構成する抵抗r1、r2により振幅が圧縮され、ハイレベルEhは
【0009】
【数1】
【0010】 となり、また、ローレベルElは
【0011】
【数2】
【0012】 となる。
【0013】 また、平滑回路13、14からのゲインコントロール電圧Vcは
【0014】
【数3】
【0015】 となる。
【0016】 ここで、図4aのVrefの電位は以下のようにして決定される。尚、第1ア ンプのゲインコントロール電圧対ゲインの特性は図5に示す特性となっている。 今、ゲインコントロール電圧の可変範囲を1.2V〜2.2V、基準レベルを2 Vと仮定すると、可変抵抗r1によるゲインコントロール範囲の調整を簡略化す るためには、基準レベルの調整時に可変抵抗r1の値がゲインコントロール電圧 に影響を与えないようにする必要がある。そのためには、基準レベルの調整時に は可変抵抗r1の両端の電位が等しければよい。従って、基準レベルを調整する ときにはVc=2Vであるから、PWM信号を平滑した電圧も2Vでなければな らない。従って、デューティー比は(2/e)×100%となる。この条件を満 足するにはVref=2Vである必要があり、また、所望のゲインコントロール 電圧が1.2V〜2.2Vであることから、ゲインコントロール電圧の下限から 基準レベルまでの変位量Aとゲインコントロール電圧の上限から基準レベルまで の変位量Bの比は4:1となる。ここで、e=10Vとすると、ゲインコントロ ール電圧の下限から基準レベルまでのデューティー変位量は20%となり、一方 、ゲインコントロール電圧の上限から基準レベルまでの変位量は5%となり、全 体のデューティー変位量は25%となる。
【0017】 このように、従来の回路では、一度、基準レベルが設定されると、基準レベル とPWM信号のハイレベルの電位とによりデューティーの変化幅が制限されるた め、精度の高い制御を行うことができなかった。
【0018】
本考案は上述の欠点に鑑みなされたものであり、基準レベル、及び制御ループ ゲインコントロール回路の制御範囲を簡単な構成により、精度良く制御すること を目的とする。
【0019】
本考案は、マイクロプロセッサ等から出力された2値パルスをパルス幅可変回 路によりパルス幅を可変し、前記パルス幅可変回路からの2値出力を平滑回路に より平滑し、この平滑された出力によりアンプの利得を制御するアンプ利得制御 回路において、パルス幅可変回路中にクランプ回路を配し、該クランプ回路によ り2値出力をクランプし、パルスの2値を可変することによりパルスのデューテ ィーと平滑された出力とをそれぞれ独立に設定することを特徴とするアンプ利得 制御回路を提供するものである。
【0020】
マイクロプロセッサからのデューティーを任意に設定したPWM信号をクラン プ回路によりクランプし、このクランプされたPWM信号を平滑することにより 平滑された電位を任意に可変する。
【0021】
以下、図面に従い、本考案の一実施例を説明する。
【0022】 入力された色信号R、G、Bはそれぞれホワイトバランス用の第1アンプ1、 2、3、及び第2アンプ4、5、6を介して色差マトリックス回路7に入力され る。この色差マトリックス回路7ではR、G、B信号に基づいてマトリックス処 理され、色差信号R−Y、及び色差信号B−Yを作成して出力する。これらの色 差信号はエンコーダ回路(図示せず)に出力されるとともに、A/D変換器8、 9によりA/D変換された後、マイクロプロセッサ10にも出力される。マイク ロプロセッサ10では前述のデジタル信号に準ずるPWM信号が作成され、この PWM信号が制御ループゲインコントロール回路11、12に出力される。
【0023】 この制御ループゲインコントロール回路11、12は図2に示す構成となって おり、抵抗r1、及び抵抗r2により入力されたPWM信号の振幅を圧縮してい る。更に、圧縮されたPWM信号は平滑回路13、14で平滑され、前述の第1 アンプ1、2、3のゲインコントロール電圧となる。
【0024】 ここで、本考案が従来と異なる点は、図1に示すように制御ループゲインコン トロール回路11、12の前段にクランプ回路16、17を付加した点である。
【0025】 尚、制御ループゲインコントロール回路11、12は同様な動作をするため、 以降ではクランプ回路16、及び制御ループゲインコントロール回路11の動作 についてのみ説明する。
【0026】 図1において、マイクロプロセッサ10から出力されたPWM信号は、クラン プ回路16でクランプされた後、制御ループゲインコントロール回路11に出力 される。このクランプ回路16は、コンデンサC1と、ダイオードDと、抵抗、 コンデンサ、バッファアンプ等からなるバッファ回路15とからなり、点aはク ランプ電位Vcpにクランプされている。また、ゲインコントロール回路11は 、抵抗r1、r2とから構成されている。
【0027】 尚、図1ではダイオードDのカソードがバッファ回路15に接続されているが 、これは基準レベルの電位とデューティーの変化の増減の比との関係から決定さ れる。
【0028】 次に、クランプ後のPWM信号を図4bに示す。
【0029】 図4bにおいて、クランプ後のPWM信号のハイレベルEh1と、ローレベル El1はそれぞれ、
【0030】
【数4】
【0031】 となり、可変抵抗r1と抵抗r2とにより圧縮されたPWM信号のハイレベルE h2と、ローレベルEl2はそれぞれ
【0032】
【数5】
【0033】 となる。
【0034】 ここで、Eh1=10V、所望のゲインコントロール電圧の範囲を1.2V〜 2.2V、基準レベルを2Vと設定すると、Vc=2Vの時に可変抵抗r1の両 端の電位が等しくならなければならない。
【0035】 ここで、この時のPWM信号のデューティーを(τ/T)×100%とすると
【0036】
【数6】
【0037】 が成立する。
【0038】 従って、クランプ後のデューティーは
【0039】
【数7】
【0040】 となる。
【0041】 以上のことから、適当なVcp’を設定することで、PWM信号のデューティ ーを所望のレベルにすることが可能となる。つまり、本実施例ではVcp’を4 Vとすることにより、基準レベルでのPWM信号をデューティーを80%にする ことができ、従って、全体として100%のデューティーの変化幅を得ることが できる。
【0042】
本考案は、上述の構成とすることにより基準レベル時のPWM信号のデューテ ィーを任意に設定することで制御の精度を向上することができる。
【図1】本考案の制御ループゲインコントロール回路で
ある。
ある。
【図2】従来の制御ループゲインコントロール回路であ
る。
る。
【図3】クロマプロセスブロック図である。
【図4】マイクロプロセッサからのPWM信号の出力波
形図である。
形図である。
【図5】第1アンプのゲインコントロール電圧対ゲイン
特性を示す図である。
特性を示す図である。
10 マイクロプロセッサ 11 制御ループゲインコントロール回路 12 制御ループゲインコントロール回路 13 平滑回路 14 平滑回路 15 バッファ回路 16 クランプ回路 17 クランプ回路
Claims (1)
- 【実用新案登録請求の範囲】 【請求項1】 マイクロプロセッサ等から出力された2
値パルスをパルス幅可変回路によりパルス幅を可変し、
前記パルス幅可変回路からの2値出力を平滑回路により
平滑し、この平滑された出力によりアンプの利得を制御
するアンプ利得制御回路において、パルス幅可変回路中
にクランプ回路を配し、該クランプ回路により2値出力
をクランプし、パルスの2値を可変することによりパル
スのデューティーと平滑された出力とをそれぞれ独立に
設定することを特徴とするアンプ利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991052090U JP2592701Y2 (ja) | 1991-07-05 | 1991-07-05 | アンプ利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991052090U JP2592701Y2 (ja) | 1991-07-05 | 1991-07-05 | アンプ利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056927U true JPH056927U (ja) | 1993-01-29 |
| JP2592701Y2 JP2592701Y2 (ja) | 1999-03-24 |
Family
ID=12905134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991052090U Expired - Lifetime JP2592701Y2 (ja) | 1991-07-05 | 1991-07-05 | アンプ利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592701Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896233A (ja) * | 1972-03-24 | 1973-12-08 | ||
| JPS633592A (ja) * | 1986-06-23 | 1988-01-08 | Hitachi Ltd | ビデオカメラ |
-
1991
- 1991-07-05 JP JP1991052090U patent/JP2592701Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896233A (ja) * | 1972-03-24 | 1973-12-08 | ||
| JPS633592A (ja) * | 1986-06-23 | 1988-01-08 | Hitachi Ltd | ビデオカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2592701Y2 (ja) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69124056T2 (de) | Ausgangspegelregelung für einen RF-Leistungsverstärker | |
| JPH056927U (ja) | アンプ利得制御回路 | |
| EP0462804A2 (en) | Video signal clamper | |
| JP3858209B2 (ja) | 電圧−電流変換回路 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| US3310752A (en) | Circuit arrangement for effecting the forward and reverse control of a two-stage transistor amplifier | |
| US4450412A (en) | Balanced amplifier output stage | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JPH0724807Y2 (ja) | 直流増幅回路 | |
| KR880001930Y1 (ko) | 아날로그 제어신호 인터페이스회로 | |
| JP2644774B2 (ja) | 増幅回路 | |
| JPH0624886Y2 (ja) | 比例積分増幅回路 | |
| JP2000151311A (ja) | ゲイン制御装置 | |
| JPS59110211A (ja) | 利得制御回路 | |
| KR910003665Y1 (ko) | 모니터의 사다리꼴 왜곡 보정회로 | |
| JP2595748B2 (ja) | ビデオ信号レベル制御装置 | |
| DE2353695C3 (de) | Variables Impedanznetzwerk | |
| JPH073734Y2 (ja) | 映像ノイズリダクシヨン回路 | |
| JPS6113403B2 (ja) | ||
| JPS62157474A (ja) | 映像信号処理回路 | |
| JPH073733Y2 (ja) | 雑音除去回路 | |
| JPH05183403A (ja) | コンパレータ回路 | |
| JPH03198408A (ja) | バッファ回路 | |
| JPS60117805A (ja) | 電流源回路 | |
| JPS59108414A (ja) | 自動レベル調整回路 |