JPH0570192U - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【目的】電流制限抵抗と並列に入るスイッチング素子の
電力損失を低減させ、効率を向上させた昇圧型スイッチ
ング電源を提供する。 【構成】 インダクタ２２が第１のスイッチング素子２
１と直列に接続され整流回路１の出力端１１、１２に接
続されている。ダイオ−ド２３、コンデンサ２４及び電
流制限回路２５が互いに直列に接続され、かつ、スイッ
チング素子２１に並列に接続されている。電流制限回路
２５が抵抗２５２及び第２のスイッチング素子２５１を
含む。コンデンサ２４の端子電圧Ｖｃを直流出力電圧Ｖ
ｏとして利用する。制御回路３はコンデンサ２４の端子
電圧Ｖｃが所定値以上になるタイミングで第２のスイッ
チング素子２５１をオン制御する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、整流出力を昇圧させて直流出力を得る昇圧型のスイッチング電源に に関し、更に詳しくは、定常時の電力損失を低減するとともに、電源投入時の突 入電流を抑制する技術に係る。

【０００２】

【従来の技術】

昇圧型スイッチング電源における電源投入時の突入電流を防止する従来技術と して、図８に示すようなものがある。図において、１は整流回路、２は昇圧回路 、３は制御回路である。

【０００３】 整流回路１は、交流電源１０を整流して整流出力電圧Ｖｒを得る。昇圧回路２ は、第１のスイッチング素子２１と、インダクタ２２と、ダイオ−ド２３と、コ ンデンサ２４と、電流制限回路２５とを含んでいる。第１のスイッチング素子２ １は交流電源１０の周波数ｆ１よりも高い周波数ｆ２でオン／オフ駆動される。 周波数ｆ２は数ｋＨｚ以上、望ましくは５０ｋＨｚに設定される。インダクタ２ ２、電流制限回路２５及び第１のスイッチング素子２１は直列に接続され、直列 接続された両端が整流回路１の出力端１１、１２に接続されている。ダイオ−ド ２３と、コンデンサ２４とが直列に接続され直列接続された両端が第１のスイッ チング素子２１に並列に接続され、コンデンサ２４の両端から平滑された直流出 力電圧Ｖｏを得るようになっている。このため、第１のスイッチング素子２１の オン時にインダクタ２２に蓄積されたエネルギーが第１のスイッチング素子２１ のオフ時にフライバック電圧Ｖｆとなり、整流出力電圧Ｖｒにフライバック電圧 Ｖｆが重畳された直流出力電圧Ｖｏが得られる。電流制限回路２５は抵抗２５２ と第２のスイッチング素子２５１とを含み、第２のスイッチング素子２５１によ る抵抗２５２の両端の短絡の有無により電流制限を行なっている。

【０００４】 制御回路３は、直流出力電圧Ｖｏを入力信号３０１とし、直流出力電圧Ｖｏを 一定化する制御信号３１を第１のスイッチング素子２１に供給すると共に、コン デンサ２４が充電されて直流出力電圧Ｖｏが所定値以上にあるときに、電流制限 回路２５に第１のスイッチング素子２１及びコンデンサ２４に流れる電流の制限 を解除させる解除信号３２を供給する。従って、電源投入時にスイチング素子２ １、インダクタ２２及びコンデンサ２４に流れる突入電流が抵抗２５２により制 限される。このため、スイッチング電源において問題となる、突入電流によるイ ンダクタ２２の磁気飽和が防止され、第１のスイッチング素子２１の短絡故障が 防止される。

【０００５】

【考案が解決しようとする課題】

しかしながら、従来例のスイッチング電源は、電源投入時の突入電流がなくな った定常状態において、電流制限回路２５を構成する第２のスイッチング素子２ ５１に流れる電流Ｉ１が、第１のスイッチング素子２１に流れる電流Ｉ２、コン デンサ２４に流れる脈動電流Ｉ３及び負荷電流Ｉ４の和、 Ｉ１＝Ｉ２＋Ｉ３＋Ｉ４ となる。このため、電流制限回路２５を構成する第２のスイッチング素子２５１ における損失が大きくなり、スイッチング電源の電力効率が低下する。

【０００６】 そこで、本考案の課題は上述する問題点を解決し、突入電流によるスイッチン グ素子の損傷を防止すると共に、定常時の電力損失の少ないスイッチング電源を 提供することである。

【０００７】

【課題を解決するための手段】

上述した課題解決のため、本考案は、整流回路と、昇圧回路と、制御回路とを 有するスイッチング電源であって、 前記整流回路は、交流電源を整流して整流出力を得る回路であり、 前記昇圧回路は、第１のスイッチング素子と、インダクタと、ダイオ−ドと、 コンデンサと、電流制限回路とを含み、前記第１のスイッチング素子が前記交流 電源の周波数よりも高い周波数でオン／オフ駆動され、前記インダクタが前記第 １のスイッチング素子と直列に接続され、その直列接続回路の両端が前記整流回 路の出力端に接続され、前記電流制限回路が抵抗及び第２のスイッチング素子の 並列接続回路で構成され、前記ダイオ−ド、前記コンデンサ及び前記電流制限回 路が直列に接続され、その直列接続回路の両端が前記第１のスイッチング素子に 並列に接続され、前記コンデンサの端子電圧を直流出力電圧として利用する回路 であり、 前記制御回路は、前記端子電圧が所定値以上になるタイミングで前記第２のス イッチング素子をオン制御する回路である。

【０００８】

【作用】

昇圧回路は、第１のスイッチング素子が交流電源の周波数よりも高い周波数で オン／オフ駆動され、インダクタが第１のスイッチング素子と直列に接続され、 その直列接続回路の両端が整流回路の出力端に接続され、ダイオ−ド、コンデン サ及び電流制限回路が直列に接続され、その直列接続回路の両端が第１のスイッ チング素子に並列に接続され、コンデンサの端子電圧を直流出力電圧として利用 するから、第１のスイッチング素子のオン時にインダクタに蓄積されたエネルギ ーが、第１のスイッチング素子のオフ時にフライバック電圧となり、整流出力に フライバック電圧を重畳した電圧がコンデンサに蓄積され、昇圧された直流出力 電圧が得られる。

【０００９】 電流制限回路は抵抗及び第２のスイッチング素子の並列接続回路で構成され、 コンデンサ及び電流制限回路が直列に接続され、制御回路はコンデンサの端子電 圧が所定値以上になるタイミングで第２のスイッチング素子をオン制御するから 、コンデンサの端子電圧が所定電圧となるまでは、コンデンサに流れ込む電流に 対して、抵抗による電流制限作用が働き、突入電流が抑制される。

【００１０】 ダイオ−ド、コンデンサ及び電流制限回路が直列に接続され、その直列接続回 路の両端が第１のスイッチング素子に並列に接続されているから、第２のスイッ チング素子がオンとなった後の定常状態では、第２のスイッチング素子に流れる 電流は、少なくとも、インダクタに流れる電流から、第１のスイッチング素子に 流れる電流を差し引いた値になる。このため、インダクタに流れる電流の全てが 、第２のスイッチング素子に流れていた従来技術に比較して、第２のスイッチン グ素子の電力損失が小さくなり、効率が高くなる。

【００１１】 好ましい実施例においては、直流出力電圧はコンデンサと電流制限回路との直 列接続回路の両端から得る。この構成の場合は、定常状態において、第２のスイ ッチング素子に流れる電流は、コンデンサの充放電リップルによる変動分のみと なり、第２のスイッチング素子の電力損失が一層小さくなり、スイッチング電源 の効率が更に高くなる。

【００１２】

【実施例】

図１は本考案に係るスイッチング電源の構成を示す電気回路図である。図にお いて、図８と同一参照符号は同一性ある構成部分を示している。

【００１３】 昇圧回路２は、第１のスイッチング素子２１と、インダクタ２２と、ダイオ− ド２３と、コンデンサ２４と、電流制限回路２５とを含んでいる。第１のスイッ チング素子２１は交流電源の周波数ｆ１よりも高い周波数ｆ２でオン／オフ駆動 される。インダクタ２２は第１のスイッチング素子２１と直列に接続され、その 直列接続回路の両端が整流回路１の出力端１１、１２に接続されている。電流制 限回路２５は抵抗２５２及び第２のスイッチング素子２５１の並列接続回路で構 成されている。ダイオ−ド２３、コンデンサ２４及び電流制限回路２５が直列に 接続され、直列接続回路の両端が第１のスイッチング素子２１に並列に接続され ている。そして、コンデンサ２４の端子電圧Ｖｃを直流出力電圧Ｖｏとして利用 する。

【００１４】 制御回路３は、コンデンサ２４の端子電圧Ｖｃが所定値以上になるタイミング で第２のスイッチング素子２５１をオン制御する。制御方法としては、端子電圧 Ｖｃを監視し、端子電圧Ｖｃが所定値以上になった時に、第２のスイッチング素 子２５１をオン制御する方法と、交流電源１０が投入された後、所定の遅れ時間 をもって第２のスイッチング素子２５１をオン制御する方法が存在し得る。図示 の制御回路３は、直流出力電圧Ｖｏを第１の入力信号３０１とし、コンデンサ２ ４の端子電圧Ｖｃを第２の入力信号３０２とし、第１の入力信号３０１を一定化 する制御信号３１を第１のスイッチング素子２１に供給すると共に、第２の入力 信号３０２が所定値以上であるときに電流制限回路２５にコンデンサ２４に流れ る電流Ｉｃの制限を解除させる解除信号３２を供給するようになっている。

【００１５】 上述のように、昇圧回路２は、第１のスイッチング素子２１が交流電源１０の 周波数ｆ１よりも高い周波数ｆ２でオン／オフ駆動され、インダクタ２２が第１ のスイッチング素子２１と直列に接続され、その直列接続回路の両端が整流回路 １の出力端に接続され、ダイオ−ド２３、コンデンサ２４及び電流制限回路２５ が直列に接続され、その直列接続回路の両端が第１のスイッチング素子２１に並 列に接続され、コンデンサ２４の端子電圧Ｖｃを直流出力電圧Ｖｏとして利用す るから、第１のスイッチング素子２１のオン時にインダクタ２２に蓄積されたエ ネルギーが、第１のスイッチング素子２１のオフ時にフライバック電圧Ｖｆとな り、整流出力電圧Ｖｒにフライバック電圧Ｖｆを重畳した電圧がコンデンサ２４ に蓄積され、昇圧された直流出力電圧Ｖｏが得られる。

【００１６】 電流制限回路２５は抵抗２５２及び第２のスイッチング素子２５１の並列接続 回路で構成され、コンデンサ２４及び電流制限回路２５が直列に接続され、制御 回路３はコンデンサ２４の端子電圧Ｖｃが所定値以上になるタイミングで第２の スイッチング素子２５１をオン制御するから、コンデンサ２４の端子電圧Ｖｃが 所定電圧となるまでは、コンデンサ２４に流れ込む電流に対して、抵抗２５２に よる電流制限作用が働き、突入電流が抑制される。

【００１７】 また、ダイオ−ド２３、コンデンサ２４及び電流制限回路２５が直列に接続さ れ、その直列接続回路の両端が第１のスイッチング素子２１に並列に接続されて いるから、第２のスイッチング素子２５１がオンとなった後の定常状態では、第 ２のスイッチング素子２５１に流れる電流Ｉ３は、少なくとも、インダクタ２２ に流れる電流Ｉ１から、第１のスイッチング素子２１に流れる電流Ｉ２を差し引 いた値になる。このため、インダクタ２２に流れる電流Ｉ１の全てが、第２のス イッチング素子２５１に流れていた従来技術に比較して、第２のスイッチング素 子２５１の電力損失が小さくなり、効率が高くなる。

【００１８】 実施例においては、直流出力電圧Ｖｏはコンデンサ２４と電流制限回路２５と の直列接続回路の両端から得ている。この構成の場合は、定常状態において、第 ２のスイッチング素子２５１に流れる電流Ｉ３は、コンデンサ２４の充放電リッ プルによる変動分のみとなる。即ち、 Ｉ３＝Ｉ１−（Ｉ２＋Ｉ４） となる。このため、第２のスイッチング素子２５１の電力損失が一層小さくなり 、スイッチング電源の効率が更に高くなる。

【００１９】 図２は本考案に係るスイッチング電源の別の実施例を示す回路図である。この 実施例では、第１のスイッチング素子２１の後段に電流制限回路２５を挿入し、 コンデンサ２４の端子電圧Ｖｃを直流出力電圧Ｖｏとして直接に利用する構成と なっている。この実施例の場合は、第２のスイッチング素子２５１に流れる電流 Ｉ３は、インダクタ２２に流れる電流Ｉ１から、第１のスイッチング素子２１に 流れる電流Ｉ２を差し引いた値になる。

【００２０】 図３は本考案に係るスイッチング電源の別の実施例を示すブロック図である 。図において、図１及び図２と同一の参照符号は同一性ある構成部分を示す。

【００２１】 制御回路３は、目標設定回路３３と、誤差検出回路３４と、電流検出回路３５ と、差動増幅回路３６と、パルス幅制御回路３７とを含んでいる。

【００２２】 目標設定回路３３は、基準電圧信号３３１を発生させる基準電圧信号発生部３ ３０を含み、整流出力電圧信号３０３と、直流出力電圧信号（第１の入力信号） ３０１とが入力され、第１の出力信号３３２と、第２の出力信号３２１とを出力 する。第１の出力信号３３２は基準電圧信号３３１から得られる。第２の出力信 号３２１は直流出力電圧信号（第１の入力信号）３０１から得られる。第１の出 力信号３３２及び第２の出力信号３２１のいずれか一方は、整流出力電圧Ｖｒの 全電圧範囲でその増減に追従して直流出力電圧Ｖｏが整流出力電圧Ｖｒよりも高 くなるように変化する。図５は第１の出力信号３３２の一例を示す特性図である 。第１の出力信号３３２は、整流出力信号３１に追従し、直流出力電圧Ｖｏが整 流出力電圧Ｖｒよりも大きくなるように設定される。第２の出力信号３２１も同 様である。

【００２３】 誤差検出回路３４は、第１の出力信号３３２、第２の出力信号３２１及び整流 出力電圧信号３０３が入力され、第１の出力信号３３２と第２の出力信号３２１ とを比較して整流出力電圧信号３０３と相似波形となる誤差検出信号３４１を出 力している。具体的には、誤差増幅回路３４２が第１の出力信号３３２と第２の 出力信号３２１とを比較して誤差信号３４３を出力し、乗算回路３４４が誤差信 号３４３と整流出力電圧信号３０３とを乗算して誤差検出信号３４１を得ている 。誤差増幅回路３４２、乗算回路３４４はオペアンプを用いた差動増幅回路、乗 算回路等で構成できる。

【００２４】 電流検出回路３５は、インダクタ２２に流れる電流を検出して電流検出信号３ ５１を出力する。

【００２５】 差動増幅回路３６は、誤差検出信号３４１及び電流検出信号３５１が入力され 、両信号を比較して、電流検出信号３５１を誤差検出信号３４１に追従させる差 動信号３６１を出力する。

【００２６】 パルス幅制御回路３７は、差動信号３６１が入力され、差動信号３６１を最小 とするようにスイッチング素子２１を制御する制御信号３７１を、スイッチング 素子２１に供給している。

【００２７】 目標設定回路３３は、基準電圧信号３３１を発生させる基準電圧信号発生部３ ３０を含み、整流出力電圧信号３０３と、直流出力電圧信号（第１の入力信号） ３０１とが入力され、第１の出力信号３３２と、第２の出力信号３２１とを出力 し、第１の出力信号３３２が基準電圧信号３３１から得られ、第２の出力信号３ ２１が直流出力電圧信号（第１の入力信号）３０１から得られ、第１の出力信号 ３３２及び第２の出力信号３２１のいずれか一方を、整流出力電圧Ｖｒの全電圧 範囲でその増減に追従し、直流出力電圧Ｖｏが整流出力電圧Ｖｒよりも高くなる ように変化させ、誤差検出回路３４は、第１の出力信号３３２、第２の出力信号 ３２１及び整流出力電圧信号３０３が入力され、第１の出力信号３３２と第２の 出力信号３２１とを比較して整流出力電圧信号３０３と相似波形となる誤差検出 信号３４１を出力するから、基準電圧信号３３１を変化させた場合は第２の出力 信号３２１が第１の出力信号３３２に追従して変化し、直流出力電圧Ｖｏも同時 に変化する。また、直流出力電圧信号（第１の入力信号）３０１を変化させた場 合は第２の出力信号３２１が第１の出力信号３３２に一致するように制御され、 一致させる過程で直流出力電圧Ｖｏが変化する。これにより、力率改善の要件で ある直流出力電圧Ｖｏが整流出力電圧Ｖｒよりも高くなる要件が満たされる。

【００２８】 電流検出回路３５は、インダクタ２２に流れる電流を検出して電流検出信号３ ５１を出力し、差動増幅回路３６は、誤差検出信号３４１及び電流検出信号３５ １を比較して、電流検出信号３５１を誤差検出信号３４１に追従させる差動信号 ３６１を出力し、パルス幅制御回路３７は、差動信号３６１を最小とするように スイッチング素子２１を制御する制御信号３７１をスイッチング素子２１に供給 するようになっているから、直流出力電圧Ｖｏが第１の出力信号３３２に対応し た電圧に調整されると共に、入力電流が交流入力電圧に追従して変化し、交流電 源１０からみると抵抗負荷と同等になり、力率改善ができる。

【００２９】 これにより、整流出力電圧Ｖｒが低下したときは直流出力電圧Ｖｏも低下する ようになるので、昇圧するためにスイッチング素子２１に流れる電流を小さくす ることができ、スイッチング素子２１の電力損失を少なくすることができる。

【００３０】 直流出力電圧Ｖｏは変動するが、後段にＤＣ−ＤＣコンバ−タが一般的に接続 されるので、ＤＣ−ＤＣコンバ−タにより直流出力電圧Ｖｏの変動が吸収され、 最終的に安定した直流出力を得ることができる。

【００３１】 目標設定回路３３は、整流出力電圧信号３０３によって直流出力電圧信号３０ １７を変化させるように構成することができる。図４は目標設定回路の具体的な 一例を示す回路図である。３３０は基準電圧信号発生部、３３４は直流出力電圧 調整部である。端子３３５と端子３３６との間に整流出力電圧Ｖｒが印加され、 端子３３７と端子３３６との間に直流出力電圧Ｖｏが印加される。

【００３２】 基準電圧信号発生部３３０は、直流出力電圧Ｖｏの増減の基準となる基準電圧 Ｖｋを発生し、第１の出力信号３３２として出力する。基準電圧Ｖｋはバッテリ Ｂ１により得ている。バッテリＢ１の正極は端子３３８に接続されている。基準 電圧Ｖｋは、直流定電圧回路を構成し、直流定電圧を抵抗分圧回路で分圧して得 てもよい。

【００３３】 直流出力電圧調整部３３４は、整流出力電圧信号３０３に応じて直流出力電圧 Ｖｏを分圧する抵抗の分圧比を変化させ、分圧電圧を第２の出力信号３２１とし て出力する。本実施例では、ダイオ−ドＤ１、コンデンサＣ１、抵抗Ｒ１〜Ｒ６ 、オペアンプＩＣ１、バッテリＢ２とを有している。ダイオ−ドＤ１とコンデン サＣ１とが直列に接続され、直列接続された両端が端子３３５と端子３３６とに 接続されている。抵抗Ｒ１と抵抗Ｒ２とが直列に接続され、直列接続された両端 がコンデンサＣ１に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点はオペアン プＩＣ１の負入力端子に接続され、整流出力電圧Ｖｒを分圧した分圧電圧Ｖｉｎ をオペアンプＩＣ１に供給している。バッテリＢ２はオペアンプＩＣ１の正入力 端子に接続され、基準電圧ＶｋをオペアンプＩＣ１に供給している。抵抗Ｒ３は オペアンプＩＣ１の出力端子と負入力端子との間に接続されている。抵抗Ｒ４は 一端がオペアンプＩＣ１の出力端に接続され、他端が抵抗Ｒ５と抵抗Ｒ６との接 続点に接続されている。抵抗Ｒ５と抵抗Ｒ６とは直列接続され、直列接続された 両端が端子３３７及び端子３３６に接続されている。抵抗Ｒ５と抵抗Ｒ６との接 続点は端子３３９に接続され、直流出力電圧Ｖｏを分圧した分圧電圧ＶＲ６を第 ２の出力信号３２１として供給している。オペアンプＩＣ１は、反転増幅回路を 構成し、分圧電圧Ｖｉｎの増加とともに出力電圧Ｖｏｕｔが低下する。このため 、抵抗Ｒ５の端子電圧ＶＲ５は、整流出力電圧Ｖｒが上昇、即ち出力電圧Ｖｏｕ ｔが低くなると、抵抗Ｒ４に流れる電流の増加により上昇する。また、抵抗Ｒ５ の端子電圧ＶＲ５は、整流出力電圧Ｖｒが低下、即ち出力電圧Ｖｏｕｔが高くな ると、抵抗Ｒ４に流れる電流の減少により低下する。従って、抵抗Ｒ６の分圧電 圧ＶＲ６は、直流出力電圧Ｖｏが一定であれば、端子電圧ＶＲ５の上昇に伴なっ て低下し、端子電圧ＶＲ５の低下に伴なって上昇する。

【００３４】 後段に接続される誤差検出回路３４は、端子３３９の分圧電圧ＶＲ６と端子３ ３８の基準電圧Ｖｋとを一致させるように動作するから、分圧電圧ＶＲ６の変化 が実質的な第１の出力信号３３２の変化となり、最終的に直流出力電圧Ｖｏが目 標直流出力電圧に調整される。即ち、整流出力電圧Ｖｒが上昇した場合、分圧電 圧ＶＲ６が低下し、分圧電圧ＶＲ６を基準電圧Ｖｋに等しくする過程で直流出力 電圧Ｖｏを上昇させ、整流出力電圧Ｖｒが低下した場合、分圧電圧ＶＲ６が上昇 し、分圧電圧ＶＲ６を基準電圧Ｖｋに等しくする過程で直流出力電圧Ｖｏを低下 させる。これにより、直流出力電圧Ｖｏが整流出力電圧Ｖｒよりも高くなるよう に調整され、図１の実施例と同様の作用効果を得ることができる。

【００３５】 目標設定回路３３は、整流出力電圧信号３０３によって基準電圧信号３３１を 変化させるように構成することもできる。図６は目標設定回路の具体的な一例を 示す回路図である。図において、図３、図４と同一参照符号は同一性ある構成部 分を示す。以下、図３、図４及び図６を参照しながら説明する。

【００３６】 基準電圧信号発生部３３０は、整流出力電圧信号３０３に応じて基準電圧Ｖｋ を変化させ、第１の出力信号３３２を出力する。本実施例では、ダイオ−ドＤ１ と、コンデンサＣ１と、抵抗Ｒ１及び抵抗Ｒ２と、抵抗Ｒ７と、バッテリＢ３と を有している。ダイオ−ドＤ１、抵抗Ｒ１及び抵抗Ｒ２を直列に接続し、直列接 続回路の両端を端子３３５及び端子３３６に接続してある。抵抗Ｒ１及び抵抗Ｒ ２の直列接続回路にコンデンサＣ１を並列に接続してある。抵抗Ｒ２は、整流出 力電圧Ｖｒを分圧した分圧電圧Ｖｉｎを発生する。抵抗Ｒ７及びバッテリＢ３を 直列に接続し、直列接続された両端を抵抗Ｒ２に接続してある。抵抗Ｒ７の一端 は端子３３８に接続され、端子３３８に基準電圧Ｖｋを供給している。基準電圧 Ｖｋは分圧電圧Ｖｉｎが電圧Ｖｒｅｆよりも高い場合は、抵抗Ｒ１からバッテリ Ｂ３へ電流が流れ込み、電圧Ｖｒｅｆよりも高くなり、分圧電圧Ｖｉｎが電圧Ｖ ｒｅｆよりも低い場合は、バッテリＢ３から抵抗Ｒ２へ電流が流れ込み、電圧Ｖ ｒｅｆよりも低くなる。

【００３７】 直流出力電圧調整部３３４は、抵抗Ｒ５及び抵抗Ｒ６を有し、直流出力電圧Ｖ ｏを抵抗分圧している。抵抗Ｒ５及び抵抗Ｒ６の接続点は端子３３９に接続され 、端子３３９に分圧電圧ＶＲ６を第２の出力信号３２１として出力する。

【００３８】 後段に接続される誤差検出回路３４は、第１の出力信号３３２と第２の出力信 号３２１とを一致させるように動作するので、第２の出力信号３２１が第１の出 力信号３３２に追従して変化し、最終的に直流出力電圧Ｖｏが目標直流出力電圧 に調整される。これにより、他の実施例と同様の作用効果を得ることができる。

【００３９】 目標出力電圧設定回路３３は第１の出力信号３２２または第２の出力信号３２ １を段階状に変化させるように構成しても、他の実施例と同様の作用効果を得る ことができる。

【００４０】 本考案は、電源電圧の異なる多種類の交流電源に対応して一定電圧を得るスイ ッチング電源にも適用できる。図７は交流電源の電源電圧が１００ボルトと２０ ０ボルトを共用する場合の一例を示している。基準電圧Ｖｒｅｆ１は１００ボル ト用、Ｖｒｅｆ２は２００ボルト用の基準電圧である。図示したように、基準電 圧Ｖｒｅｆ１、Ｖｒｅｆ２の切替にヒステリシスをもたせているので、いずれの 交流電源を使用した場合でも直流出力電圧Ｖｏにハンチングを生ずることなく切 り替えることができる。基準電圧を変える代わりに、直流出力電圧信号を変化さ せてもよい。

【００４１】

【考案の効果】

以上述べたように、本考案によれば、次のような効果が得られる。 （ａ）昇圧回路は、第１のスイッチング素子が交流電源の周波数よりも高い周波 数でオン／オフ駆動され、インダクタが第１のスイッチング素子と直列に接続さ れ、その直列接続回路の両端が整流回路の出力端に接続され、ダイオ−ド、コン デンサ及び電流制限回路が直列に接続され、その直列接続回路の両端が第１のス イッチング素子に並列に接続され、コンデンサの端子電圧を直流出力電圧として 利用するから、昇圧型のスイッチング電源を提供できる。 （ｂ）電流制限回路は抵抗及び第２のスイッチング素子の並列接続回路で構成さ れ、コンデンサ及び電流制限回路が直列に接続され、制御回路はコンデンサの端 子電圧が所定値以上になるタイミングで第２のスイッチング素子をオン制御する から、コンデンサの端子電圧が所定電圧となるまでは、抵抗による電流制限作用 により突入電流を抑制し得るスイッチング電源を提供できる。 （ｃ）ダイオ−ド、コンデンサ及び電流制限回路が直列に接続され、その直列接 続回路の両端が第１のスイッチング素子に並列に接続されているから、第２のス イッチング素子がオンとなった後の定常状態では、第２のスイッチング素子に流 れる電流は、少なくとも、インダクタに流れる電流から、第１のスイッチング素 子に流れる電流を差し引いた値になり、従来技術に比較して、第２のスイッチン グ素子の電力損失が小さく、効率の高いスイッチング電源を提供できる。 （ｄ）直流出力電圧をコンデンサと電流制限回路との直列接続回路の両端から得 る構成の場合は、定常状態において、第２のスイッチング素子に流れる電流は、 コンデンサの充放電リップルによる変動分のみとなり、第２のスイッチング素子 の電力損失が一層小さく、更に高効率のスイッチング電源を提供できる。

【図面の簡単な説明】

【図１】本考案に係るスイッチング電源の構成を示す電
気回路図である。

【図２】本考案に係るスイッチング電源の他の実施例を
示す電気回路図である。

【図３】本考案に係るスイッチング電源の具体例の構成
を示す電気回路図である。

【図４】本考案に係るスイッチング電源に用いられる目
標設定回路の電気回路図である。

【図５】目標設定回路の入出力特性図である。

【図６】本考案に係るスイッチング電源に用いられる目
標設定回路の別の実施例を示す電気回路図である。

【図７】目標設定回路の別の入出力特性図である。

【図８】従来の昇圧型スイッチング電源の構成を示す電
気回路図である。

【符号の説明】

１ 整流回路 １１、１２ 出力端 ２ 昇圧回路 ２１ スイッチング素子 ２２ インダクタ ２３ ダイオード ２４ コンデンサ ２５ 電流制限回路 ３ 制御回路 ３０１ 第１の入力信号 ３０２ 第２の入力信号 ３１ 制御信号 ３２ 解除信号 Ｖｒ 整流出力電圧 Ｖｏ 直流出力電圧

Claims (4)

【実用新案登録請求の範囲】
1. 【請求項１】 整流回路と、昇圧回路と、制御回路とを
   有するスイッチング電源であって、 前記整流回路は、交流電源を整流して整流出力を得る回
   路であり、 前記昇圧回路は、第１のスイッチング素子と、インダク
   タと、ダイオ−ドと、コンデンサと、電流制限回路とを
   含み、前記第１のスイッチング素子が前記交流電源の周
   波数よりも高い周波数でオン／オフ駆動され、前記イン
   ダクタが前記第１のスイッチング素子と直列に接続さ
   れ、その直列接続回路の両端が前記整流回路の出力端に
   接続され、前記電流制限回路が抵抗及び第２のスイッチ
   ング素子の並列接続回路で構成され、前記ダイオ−ド、
   前記コンデンサ及び前記電流制限回路が直列に接続さ
   れ、その直列接続回路の両端が前記第１のスイッチング
   素子に並列に接続され、前記コンデンサの端子電圧を直
   流出力電圧として利用する回路であり、 前記制御回路は、前記端子電圧が所定値以上になるタイ
   ミングで前記第２のスイッチング素子をオン制御する回
   路であるスイッチング電源。
2. 【請求項２】 前記直流出力電圧は、前記コンデンサと
   前記電流制限回路との直列接続回路の両端から得る請求
   項１に記載のスイッチング電源。
3. 【請求項３】 前記制御回路は、前記端子電圧を監視
   し、前記端子電圧が所定値以上になった時に、前記第２
   のスイッチング素子をオン制御する請求項１または２に
   記載のスイッチング電源。
4. 【請求項４】 前記制御回路は、前記交流電源が投入さ
   れた後、所定の遅れ時間をもって前記第２のスイッチン
   グ素子をオン制御する請求項１または２に記載のスイッ
   チング電源。