JPH0570331B2 - - Google Patents
Info
- Publication number
- JPH0570331B2 JPH0570331B2 JP12591288A JP12591288A JPH0570331B2 JP H0570331 B2 JPH0570331 B2 JP H0570331B2 JP 12591288 A JP12591288 A JP 12591288A JP 12591288 A JP12591288 A JP 12591288A JP H0570331 B2 JPH0570331 B2 JP H0570331B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor
- superconducting
- josephson
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はインターフエイス装置、より詳しくは
超伝導集積回路と半導体集積回路の接続に関する
ものである。
超伝導集積回路と半導体集積回路の接続に関する
ものである。
（従来の技術）
超伝導集積回路は超高速、低消費電力をその特
長とし、現在までALU、乗算回路、高速記憶回
路といつた集積回路が実現されている。現在、半
導体集積回路がその消費電力の大きさ故に、集積
密度に限界がみえ出してきており、より高集積密
度が可能で、従つてシステムの速度を高速化でき
る超伝導集積回路は有望であると考えられる。し
かしながら現在まで比較的容易に実現可能な超伝
導集積回路は液体ヘリウム温度という極低温下で
動作させねばならず、室温下の半導体装置とのイ
ンターフエイス装置が不可欠である。
長とし、現在までALU、乗算回路、高速記憶回
路といつた集積回路が実現されている。現在、半
導体集積回路がその消費電力の大きさ故に、集積
密度に限界がみえ出してきており、より高集積密
度が可能で、従つてシステムの速度を高速化でき
る超伝導集積回路は有望であると考えられる。し
かしながら現在まで比較的容易に実現可能な超伝
導集積回路は液体ヘリウム温度という極低温下で
動作させねばならず、室温下の半導体装置とのイ
ンターフエイス装置が不可欠である。
従来超伝導集積回路から半導体回路へ信号を出
力する方式に関しては論理振幅の差が２桁以上生
じるために特開昭53−145549号公報に示されてい
るような電圧を増幅する回路手段が必要となる。
力する方式に関しては論理振幅の差が２桁以上生
じるために特開昭53−145549号公報に示されてい
るような電圧を増幅する回路手段が必要となる。
第３図は前述の公報に示されている従来の超伝
導集積回路と半導体回路とのインターフエイス回
路の回路図である。ｎ個のジヨセフソンゲートJ1
〜Joからなるジヨセフソンゲート回路はゲート電
流Igにより臨界電流値以下にバイアスされてい
る。ジヨセフソンゲートJ1〜Joの入力信号線は全
て直列接続されて各々のゲート回路と磁気結合し
た入力信号線３１となつている。ジヨセフソンゲ
ート回路の両端X1，X2から、半導体論理回路へ
の出力信号が取り出されている。
導集積回路と半導体回路とのインターフエイス回
路の回路図である。ｎ個のジヨセフソンゲートJ1
〜Joからなるジヨセフソンゲート回路はゲート電
流Igにより臨界電流値以下にバイアスされてい
る。ジヨセフソンゲートJ1〜Joの入力信号線は全
て直列接続されて各々のゲート回路と磁気結合し
た入力信号線３１となつている。ジヨセフソンゲ
ート回路の両端X1，X2から、半導体論理回路へ
の出力信号が取り出されている。
（発明が解決しようとする課題）
しかしながら上述したインターフエイス装置で
は、入力信号線３１が各ゲート回路に磁気結合し
ているため、それぞれのゲート回路は磁界感度を
よくするためインライン型の大型接合あるいは
SQUID回路などを用いる必要がある。
は、入力信号線３１が各ゲート回路に磁気結合し
ているため、それぞれのゲート回路は磁界感度を
よくするためインライン型の大型接合あるいは
SQUID回路などを用いる必要がある。
半導体の論理振幅は数100mVから数Ｖであり、
ジヨセフソン接合のギヤツプ電圧はNbを超伝導
体として用いた場合2.8mV、あるいは酸化物超伝
導体を用いたとしても数10mVである。従つて超
伝導集積回路からの１本の出力を半導体回路と結
合するためには、数10個から数100個のジヨセフ
ソン接合が必要であり、ジヨセフソン接合の占め
る面積が無視できないものとなる。その点で上述
した従来例のインターフエイス装置は各ゲート回
路の小型化が非常に困難である。
ジヨセフソン接合のギヤツプ電圧はNbを超伝導
体として用いた場合2.8mV、あるいは酸化物超伝
導体を用いたとしても数10mVである。従つて超
伝導集積回路からの１本の出力を半導体回路と結
合するためには、数10個から数100個のジヨセフ
ソン接合が必要であり、ジヨセフソン接合の占め
る面積が無視できないものとなる。その点で上述
した従来例のインターフエイス装置は各ゲート回
路の小型化が非常に困難である。
本発明の目的は上述の問題を解決し、小型化の
可能な高速で動作し高電圧を出力するインターフ
エイス装置を提供することにある。
可能な高速で動作し高電圧を出力するインターフ
エイス装置を提供することにある。
（課題を解決するための手段）
本発明によれば、超伝導集積回路と半導体回路
との接続を行なうインターフエイス装置におい
て、超伝導インダクタンスと複数のジヨセフソン
接合を直列に接続した直列回路と、上記超伝導イ
ンダクタンスに磁気的に結合した入力線と、上記
複数のジヨセフソン接合の両端電圧を入力とした
半導体トランジスタより構成され、前記超伝導集
積回路の出力信号を前記入力線に供給し、上記半
導体トランジスタの出力信号を上記半導体回路に
供給する事を特徴とするインターフエイス装置が
得られる。
との接続を行なうインターフエイス装置におい
て、超伝導インダクタンスと複数のジヨセフソン
接合を直列に接続した直列回路と、上記超伝導イ
ンダクタンスに磁気的に結合した入力線と、上記
複数のジヨセフソン接合の両端電圧を入力とした
半導体トランジスタより構成され、前記超伝導集
積回路の出力信号を前記入力線に供給し、上記半
導体トランジスタの出力信号を上記半導体回路に
供給する事を特徴とするインターフエイス装置が
得られる。
（作用）
半導体トランジスタをスイツチさせるためには
バイポーラトランジスタではpn接合のビルトイ
ン電圧、電界効果型トランジスタではそのしきい
値電圧以上の入力電圧を必要とする。
バイポーラトランジスタではpn接合のビルトイ
ン電圧、電界効果型トランジスタではそのしきい
値電圧以上の入力電圧を必要とする。
ゲート電流供給手段からジヨセフソン接合にゲ
ート電流Igが供給されている状態で、超伝導集積
回路からの入力信号が加えられるとジヨセフソン
接合群に誘起された入力信号が重畳されジヨセフ
ソン接合の臨界電流を越えジヨセフソン接合が電
圧状態へとスイツチする。この時、出力を受ける
半導体トランジスタの入力インピーダンスは、バ
イポーラトランジスタであればビルトイン電圧以
下の時は高抵抗状態、電界効果型トランジスタで
あればやはり高抵抗状態である。従つて直列のジ
ヨセフソン接合群に印加されるゲート電流と入力
電流の和がジヨセフソン接合の臨界電流より充分
大きければ、ｎ個のジヨセフソン接合の臨界電流
値が製造工程のバラツキにより多少ラついたとし
てもｎ個のジヨセフソン接合をスイツチさせるこ
とができる。この結果、半導体トランジスタをス
イツチさせることとなる。
ート電流Igが供給されている状態で、超伝導集積
回路からの入力信号が加えられるとジヨセフソン
接合群に誘起された入力信号が重畳されジヨセフ
ソン接合の臨界電流を越えジヨセフソン接合が電
圧状態へとスイツチする。この時、出力を受ける
半導体トランジスタの入力インピーダンスは、バ
イポーラトランジスタであればビルトイン電圧以
下の時は高抵抗状態、電界効果型トランジスタで
あればやはり高抵抗状態である。従つて直列のジ
ヨセフソン接合群に印加されるゲート電流と入力
電流の和がジヨセフソン接合の臨界電流より充分
大きければ、ｎ個のジヨセフソン接合の臨界電流
値が製造工程のバラツキにより多少ラついたとし
てもｎ個のジヨセフソン接合をスイツチさせるこ
とができる。この結果、半導体トランジスタをス
イツチさせることとなる。
（実施例）
本発明を実施例に用いて詳しく説明する。
第１図は本発明の実施例を説明するための等価
回路図で、図において、１はジヨセフソン接合
群、２は半導体電界効果型トランジスタ
（FET）、３はインダクタンス、４は入力線、５
はジヨセフソン接合群１の電流供給線、６は
FET２のドレイン電圧端子、７は出力端子を示
す。図において入力線４をインダクタンス３の相
互インダクタンスはＭ、インダクタンス３とジヨ
セフソン接合群１の全自己インダクタンスはL1、
ジヨセフソン接合の臨界電流値は全てI0である。
本回路においては電流供給線５にはバイアス電流
Ibを印加し、またドレイン端子６にはドレイン電
圧VDをバイアスするものとする。またジヨセフ
ソン接合群１、２および配線に用いる超伝導材料
にはYBa2Cu3O7-Xを用い液体窒素温度での動作
が可能である。FET２の材料はシリコンを用い
本FET２のしきい値電圧Vtは約1Vである。第２
図は第１図に示したジヨセフソン接合群１のＩ−
Ｖ特性と負荷曲線を示す。図において２３はジヨ
セフソン接合群１のＩ−Ｖ特性、２４は負荷曲
線、２５はバイアス点、２６はジヨセフソン接合
群のギヤツプ電圧Vg、２７は動作点を示す。
回路図で、図において、１はジヨセフソン接合
群、２は半導体電界効果型トランジスタ
（FET）、３はインダクタンス、４は入力線、５
はジヨセフソン接合群１の電流供給線、６は
FET２のドレイン電圧端子、７は出力端子を示
す。図において入力線４をインダクタンス３の相
互インダクタンスはＭ、インダクタンス３とジヨ
セフソン接合群１の全自己インダクタンスはL1、
ジヨセフソン接合の臨界電流値は全てI0である。
本回路においては電流供給線５にはバイアス電流
Ibを印加し、またドレイン端子６にはドレイン電
圧VDをバイアスするものとする。またジヨセフ
ソン接合群１、２および配線に用いる超伝導材料
にはYBa2Cu3O7-Xを用い液体窒素温度での動作
が可能である。FET２の材料はシリコンを用い
本FET２のしきい値電圧Vtは約1Vである。第２
図は第１図に示したジヨセフソン接合群１のＩ−
Ｖ特性と負荷曲線を示す。図において２３はジヨ
セフソン接合群１のＩ−Ｖ特性、２４は負荷曲
線、２５はバイアス点、２６はジヨセフソン接合
群のギヤツプ電圧Vg、２７は動作点を示す。
次に実施例のインターフエイス装置の動作を説
明する。今、電流供給線５とドレイン端子６にバ
イアス電流Ibとバイアス電圧VDがそれぞれ印加さ
れている状態において液体ヘリウム環境下の超伝
導集積回路より入力電流Icが超伝導線路を経て入
力線４から入力される。これによりジヨセフソン
接合群１には誘起電流Ic・Ｍ／L1が重畳されしたが つてジヨセフソン接合群１が電圧状態にスイツチ
する。
明する。今、電流供給線５とドレイン端子６にバ
イアス電流Ibとバイアス電圧VDがそれぞれ印加さ
れている状態において液体ヘリウム環境下の超伝
導集積回路より入力電流Icが超伝導線路を経て入
力線４から入力される。これによりジヨセフソン
接合群１には誘起電流Ic・Ｍ／L1が重畳されしたが つてジヨセフソン接合群１が電圧状態にスイツチ
する。
この時ジヨセフソン接合群１の動作は第２図に
おいてバイアス点２５から、動作点２７へ移動す
ることになる。第２図に示されるようにFET２
の入力インピーダンスはジヨセフソン接合のサブ
ギヤツプ抵抗よりも非常に高い抵抗であるので、
ジヨセフソン接合群１を構成する各ジヨセフソン
接合の臨界電流値がプロセス上多少バラついたと
しても、全接合がスイツチするようにバイアス電
流及び入力信号を設定することができる。
おいてバイアス点２５から、動作点２７へ移動す
ることになる。第２図に示されるようにFET２
の入力インピーダンスはジヨセフソン接合のサブ
ギヤツプ抵抗よりも非常に高い抵抗であるので、
ジヨセフソン接合群１を構成する各ジヨセフソン
接合の臨界電流値がプロセス上多少バラついたと
しても、全接合がスイツチするようにバイアス電
流及び入力信号を設定することができる。
一般にジヨセフソン接合のサブギヤツプ抵抗の
10倍程度の入力抵抗を有する半導体トランジスタ
であれば、上述の動作が可能である。超伝導材料
YBa2Cu3O7-xのギヤツプ電圧は20mV〜50mVに
なることがすでに報告されており、20個〜50個の
ジヨセフソン接合を直列に接続することにより、
ギヤツプ電圧２６を1V以上の値に設定すること
が可能である。従つてゲート電圧がしきい値電圧
以上になり、ゲート電圧とFET２のドレイン・
ソース電圧、ドレイン・ソース電流特性によつて
決定される。スイツチング特性を示し、出力端子
７から出力信号がとり出せる。
10倍程度の入力抵抗を有する半導体トランジスタ
であれば、上述の動作が可能である。超伝導材料
YBa2Cu3O7-xのギヤツプ電圧は20mV〜50mVに
なることがすでに報告されており、20個〜50個の
ジヨセフソン接合を直列に接続することにより、
ギヤツプ電圧２６を1V以上の値に設定すること
が可能である。従つてゲート電圧がしきい値電圧
以上になり、ゲート電圧とFET２のドレイン・
ソース電圧、ドレイン・ソース電流特性によつて
決定される。スイツチング特性を示し、出力端子
７から出力信号がとり出せる。
以上の実施例では超伝導材料にYBa2Cu3O7-x
半導体トランジスタとしてシリコンFETを用い
たが、もちろんこれに限らず他の酸化物超伝導材
料、あるいはバイポーラトランジスタ、化合物半
導体トランジスタでも可能である。
半導体トランジスタとしてシリコンFETを用い
たが、もちろんこれに限らず他の酸化物超伝導材
料、あるいはバイポーラトランジスタ、化合物半
導体トランジスタでも可能である。
また液体ヘリウム下で動作する半導体トランジ
スタを用いれは金属系超伝導材料を用いることも
可能である。
スタを用いれは金属系超伝導材料を用いることも
可能である。
（発明の効果）
本発明のインターフエイス装置によれば、ジヨ
セフソン素子を用いて超伝導集積回路の出力電圧
と半導体トランジスタの入力電圧のレベルをあわ
せることにより超伝導集積回路と半導体回路とを
結合させることができ、ジヨセフソンゲート回路
はジヨセフソン接合より構成されるので小型化が
可能である。
セフソン素子を用いて超伝導集積回路の出力電圧
と半導体トランジスタの入力電圧のレベルをあわ
せることにより超伝導集積回路と半導体回路とを
結合させることができ、ジヨセフソンゲート回路
はジヨセフソン接合より構成されるので小型化が
可能である。
他の効果として本インターフエイス装置のジヨ
セフソン接合と半導体トランジスタを液体窒素温
度等の同一環境下におくことにより、インターフ
エイス装置の入力線には超伝導線路を用いること
ができ、信号線によるロスや歪の影響を防ぐこと
ができる。
セフソン接合と半導体トランジスタを液体窒素温
度等の同一環境下におくことにより、インターフ
エイス装置の入力線には超伝導線路を用いること
ができ、信号線によるロスや歪の影響を防ぐこと
ができる。
第１図、第２図は本発明の実施例を説明するため
の図で、第１図は実施例の等価回路図、第２図は
第１図中のジヨセフソン接合群のＩ−Ｖ特性を示
す図。また第３図は従来例の等価回路図である。 図において、１……ジヨセフソン接合群、２…
…半導体電界効果型トランジスタ、３……インダ
クタンス、４……入力線、５……電流供給源、６
……ドレイン端子、７……出力端子、２３……ジ
ヨセフソン接合群のＩ−Ｖ特性、２４……ジヨセ
フソン接合群の負荷曲線、２５……バイアス点、
２６……ギヤツプ電圧、２７……動作点、３１…
…入力信号線、J1〜Jo……ジヨセフソンゲート、
Ig……ゲート電流、IH……入力電流、I0……出力
電流を示す。
の図で、第１図は実施例の等価回路図、第２図は
第１図中のジヨセフソン接合群のＩ−Ｖ特性を示
す図。また第３図は従来例の等価回路図である。 図において、１……ジヨセフソン接合群、２…
…半導体電界効果型トランジスタ、３……インダ
クタンス、４……入力線、５……電流供給源、６
……ドレイン端子、７……出力端子、２３……ジ
ヨセフソン接合群のＩ−Ｖ特性、２４……ジヨセ
フソン接合群の負荷曲線、２５……バイアス点、
２６……ギヤツプ電圧、２７……動作点、３１…
…入力信号線、J1〜Jo……ジヨセフソンゲート、
Ig……ゲート電流、IH……入力電流、I0……出力
電流を示す。
Claims (1)
- １ 超伝導集積回路と半導体回路との接続を行な
うインターフエイス装置において、超伝導インダ
クタンスと複数のジヨセフソン接合を直列に接続
した直列回路と、上記超伝導インダクタンスに磁
気的に結合した入力線と、上記複数のジヨセフソ
ン接合の両端電圧を入力とした半導体トランジス
タより構成され、前記超伝導集積回路の出力信号
を前記入力線に供給し、上記半導体トランジスタ
の出力信号を上記半導体回路に供給する事を特徴
とするインターフエイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12591288A JPH01296806A (ja) | 1988-05-25 | 1988-05-25 | インターフェイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12591288A JPH01296806A (ja) | 1988-05-25 | 1988-05-25 | インターフェイス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296806A JPH01296806A (ja) | 1989-11-30 |
| JPH0570331B2 true JPH0570331B2 (ja) | 1993-10-04 |
Family
ID=14921994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12591288A Granted JPH01296806A (ja) | 1988-05-25 | 1988-05-25 | インターフェイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296806A (ja) |
-
1988
- 1988-05-25 JP JP12591288A patent/JPH01296806A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296806A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| US5024993A (en) | Superconducting-semiconducting circuits, devices and systems | |
| Hosoya et al. | Quantum flux parametron: A single quantum flux device for Josephson supercomputer | |
| US5099152A (en) | Superconducting circuit having an output conversion circuit | |
| US6188236B1 (en) | Arrangement and method relating to digital information in superconducting circuits | |
| US7095227B2 (en) | Superconducting driver circuit | |
| US5424656A (en) | Continuous superconductor to semiconductor converter circuit | |
| US4980580A (en) | CMOS interconnection circuit | |
| US4672244A (en) | Josephson logic integrated circuit | |
| US4559459A (en) | High gain non-linear threshold input Josephson junction logic circuit | |
| US4859879A (en) | Superconducting digital logic amplifier | |
| US4413197A (en) | Four Josephson junction direct-coupled and gate circuit | |
| JPH01296806A (ja) | インターフェイス装置 | |
| US5345115A (en) | Superconducting input interface circuit for superconducting circuit | |
| Suzuki et al. | Josephson semiconductor interface circuit | |
| EP0074604B1 (en) | Circuit utilizing josephson effect | |
| JP2002094370A (ja) | 超伝導半導体ハイブリッド集積回路 | |
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| Hato et al. | Output interface with latching driver for LTS-SFQ circuits | |
| Kondo et al. | Switching Device Based on RF-Field-Driven High-T C SQUID | |
| JPH03139919A (ja) | ジョセフソン集積回路装置 | |
| JPH03198387A (ja) | 超伝導回路 | |
| Tsubone et al. | Logic operation of hts sfq logic family | |
| JPS62258518A (ja) | ジヨセフソン高電圧信号出力回路 | |
| JPH11274916A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |