JPH0572167B2 - - Google Patents
Info
- Publication number
- JPH0572167B2 JPH0572167B2 JP59221543A JP22154384A JPH0572167B2 JP H0572167 B2 JPH0572167 B2 JP H0572167B2 JP 59221543 A JP59221543 A JP 59221543A JP 22154384 A JP22154384 A JP 22154384A JP H0572167 B2 JPH0572167 B2 JP H0572167B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- signal
- pulse
- relay
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 claims description 109
- 230000001681 protective effect Effects 0.000 claims description 8
- 230000005856 abnormality Effects 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
<産業上の利用分野>
この発明は保護継電装置の点検回路に関するも
のであり、特に、1個もしくは複数個の保護継電
要素を自動点検して、それら継電要素が所定の動
作時間で動作・復帰することを確認する点検要素
が組み込まれた点検回路に関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to an inspection circuit for a protective relay device, and in particular automatically inspects one or more protective relay elements and The present invention relates to an inspection circuit incorporating an inspection element that confirms that the element operates and returns within a predetermined operating time.
<従来の技術>
この発明の対象となる保護継電装置の点検回路
の全体的な接続関係を第2図に示している。<Prior Art> FIG. 2 shows the overall connection relationship of the inspection circuit of a protective relay device, which is the object of the present invention.
第2図において、点検要素20は、テストスイ
ツチ22が接続されたテスト入力端子TESTと、
復帰スイツチ24が接続された復帰入力端子
RESと、点検異常出力端子NGと、点検開始信号
出力端子IIS0と、点検終了信号入力端子IIE0と、
点検異常出力端子NGとを有する。 In FIG. 2, the inspection element 20 includes a test input terminal TEST to which a test switch 22 is connected;
Return input terminal to which return switch 24 is connected
RES, inspection abnormality output terminal NG, inspection start signal output terminal IIS 0 , inspection end signal input terminal IIE 0 ,
It has an inspection abnormality output terminal NG.
K1〜KEのE個の各継電要素は外部もしくは内
部で直列二重化されており、一方のみを強制的に
動作させても、他の一方が動作しないかぎり、ト
リツプ出力となることはない。各継電要素K1〜
KEは5つの入出力端子を有する。以下ではN番
目の継電要素KNを代表として、その入出力端子
について説明する。 Each of the E relay elements K 1 to K E is duplicated in series either externally or internally, so even if only one is forced to operate, a trip output will not occur unless the other one operates. . Each relay element K 1 ~
K E has five input/output terminals. The input and output terminals of the Nth relay element KN will be described below as a representative.
継電要素KNにおいて、INNは継電要素入力端
子、IISNは点検開始信号入力端子、IIENは点検終
了信号出力端子、OPANは本要素中のA要素の動
作出力端子、OPBNは同じくB要素の動作出力端
子である。図のように、点検開始信号入力端子
IISNは前段の点検終了信号出力端子IIEN-1に接続
され、点検終了信号出力端子IIENは次段の点検開
始信号入力端子IISN+1に接続される。 In the relay element K N , IN N is the relay element input terminal, IIS N is the inspection start signal input terminal, IIE N is the inspection end signal output terminal, OPA N is the operation output terminal of element A in this element, OPB N is also the operation output terminal of the B element. As shown in the diagram, check start signal input terminal
IIS N is connected to the inspection completion signal output terminal IIE N-1 of the previous stage, and inspection completion signal output terminal IIE N is connected to the inspection start signal input terminal IIS N+1 of the next stage.
点検はテストスイツチ22をオンにすることで
スタートし、点検要素20の点検開始信号出力端
子IIS0から継電要素K1の点検開始信号入力端子
IIS1にパルスが供給され、それによつて継電要素
K1の点検が行なわれ、点検が終了すると点検終
了信号出力端子IIE1からパルスが出力される。こ
のパルスは次段の継電要素K2の点検開始信号入
力端子IIS2に印加され、K2の点検が始まり、点検
が終ると点検終了信号出力端子IIE2からパルスが
生じる。同様にしてパルスが順次伝わつて要素
K3〜KEを順次歩進し、次々と点検が行なわれる。
最後の継電要素KEの点検が終了すると、IIEEか
ら点検要素20のIIE0にパルスが伝わる。これを
受けて点検要素20において、点検が正常であつ
たことを確認する。これで一連の自動点検シーケ
ンスを終了する。 The inspection starts by turning on the test switch 22, and the inspection start signal output terminal IIS 0 of the inspection element 20 is connected to the inspection start signal input terminal of the relay element K 1 .
A pulse is provided to IIS 1 , which causes the relay element to
The inspection of K1 is performed, and when the inspection is completed, a pulse is output from the inspection completion signal output terminal IIE1 . This pulse is applied to the inspection start signal input terminal IIS 2 of the relay element K 2 in the next stage, and inspection of K 2 begins. When the inspection is finished, a pulse is generated from the inspection end signal output terminal IIE 2 . Similarly, the pulses are transmitted sequentially to the elements.
Steps are taken sequentially from K 3 to K E , and inspections are performed one after another.
When the inspection of the last relay element K E is completed, a pulse is transmitted from IIE E to IIE 0 of the inspection element 20. In response to this, the inspection element 20 confirms that the inspection was normal. This completes the automatic inspection sequence.
第3図に上記点検要素20の構成を示してい
る。点検要素20は、入力端子TESTの入力が負
から正になつた瞬間にワンパルス信号を出力する
(出力端子IIS0に至る)ポジテイブ・エツジ・ト
リガ・モノステーブル・マルチバイブレータ(以
下PMMと称す)31と、PMM31からのパル
スでセツトされて入力端子IIE0からのパルスでリ
セツトされるリセツト優先のフリツプフロツプ
(以下FFと称す)32と、FF32の出力を受け
て動作する時間超過用タイマ33および時間不足
用タイマ34と、論理ゲート35および36と、
FF37とで構成される。 FIG. 3 shows the configuration of the inspection element 20. The inspection element 20 is a positive edge trigger monostable multivibrator (hereinafter referred to as PMM) 31 that outputs a one-pulse signal (receives output terminal IIS 0 ) at the moment the input to the input terminal TEST changes from negative to positive. , a reset-priority flip-flop (hereinafter referred to as FF) 32 which is set by a pulse from the PMM 31 and reset by a pulse from the input terminal IIE 0 , a timer 33 for overtime and a timer 33 operating in response to the output of the FF32. a timer 34, logic gates 35 and 36,
Consists of FF37.
出力端子IIS0から点検開始信号パルスが送出さ
れてから、正常に点検シーケンスが終了して、入
力端子IIE0に点検終了信号パルスが到着するまで
の時間をT0とする。時間超過用タイマ33の動
作時間TLはTOより若干大きく設定されている。
時間不足用タイマ34の動作時間TSはTOより若
干小さく設定されている。またタイマ33,34
は、それぞれ動作した後に入力がなくなつた場合
の復帰時間は全くのゼロではなく、極く僅かの遅
れ時間を有するものとする。 Let T 0 be the time from when the inspection start signal pulse is sent from the output terminal IIS 0 until the inspection sequence is normally completed and the inspection end signal pulse arrives at the input terminal IIE 0 . The operating time T L of the overtime timer 33 is set to be slightly larger than T O.
The operating time T S of the timer 34 for time shortage is set to be slightly smaller than T O. Also, timers 33 and 34
Assume that the recovery time when there is no input after each operation is not completely zero, but has an extremely small delay time.
IIS0にパルスを送出して点検を開始し、IIE0に
終了のパルスが到着するまでにタイマ33がタイ
ムアツプした場合、または、IIE0に終了のパルス
が到着してもタイマ34がタイムアツプしていな
い場合は、それぞれ時間超過および時間不足であ
り、FF37がセツトされ、出力端子NGから点検
異常信号が出力される。このFF37は入力端子
RESに与える復帰信号によつてリセツトされる。 If a pulse is sent to IIS 0 to start inspection, and the timer 33 times up by the time the end pulse arrives at IIE 0 , or even if the end pulse arrives at IIE 0 , the timer 34 does not time up. If not, the time has exceeded and the time has run short, respectively, the FF 37 is set, and an inspection abnormality signal is output from the output terminal NG. This FF37 is an input terminal
It is reset by the return signal applied to RES.
第4図は前記継電要素KNの従来のものの構成
を示している。 FIG. 4 shows the structure of the conventional relay element KN .
第4図において、41,42は各々A要素、B
要素のレベル検出器で、端子INNの入力信号が所
定のレベル以上になつたときハイレベル信号を送
出する。43,44は各々A要素、B要素のタイ
マで、レベル検出器41,42の出力によつて動
作し、そのタイムアツプ出力は各要素の動作出力
として端子OPAN,OPBNに導出される。なお、
タイマ43,44の出力は通常は補助リレーを介
して接点出力に変換されるが、この図では補助リ
レーを省略してある。 In FIG. 4, 41 and 42 are A element and B element, respectively.
The level detector of the element sends out a high level signal when the input signal at the terminal IN N exceeds a predetermined level. 43 and 44 are timers for the A element and B element, respectively, which are operated by the outputs of the level detectors 41 and 42, and their time-up outputs are led out to the terminals OPAN and OPB N as the operation outputs of each element. In addition,
The outputs of the timers 43 and 44 are normally converted to contact outputs via auxiliary relays, but the auxiliary relays are omitted in this figure.
また45,46,47は前記と同様なフリツプ
フロツプ(以下FFという)である。ただしFF4
7のリセツト入力は負論理になつている。 Further, 45, 46, and 47 are flip-flops (hereinafter referred to as FF) similar to those described above. However, FF4
The reset input No. 7 is set to negative logic.
50はネガテイブ・エツジ・トリガ・モノスス
テープル・マルチバイブレータ(以下NMMと称
す)で、入力が正から負に変化した瞬間にのみワ
ンパルス信号を出力する。 50 is a negative edge trigger monostaple multivibrator (hereinafter referred to as NMM), which outputs a one-pulse signal only at the moment the input changes from positive to negative.
48と49は各々オフデイレイ回路で、入力が
ローレベルになつたとき、極く僅かな遅れ時間後
に出力がローレベルになる回路である。 48 and 49 are off-delay circuits, which are circuits in which when the input becomes low level, the output becomes low level after a very short delay time.
51,52,53,54は図の記号で表わされ
た論理演算を行なう論理ゲートである。 51, 52, 53, and 54 are logic gates that perform logic operations represented by symbols in the figure.
第4図の構成において点検のシーケンスは次の
ように実施される。 In the configuration of FIG. 4, the inspection sequence is performed as follows.
A要素、B要素ともに不動作の状態にて点検開
始のパルスが入力端子IISNに印加されると、FF
45がセツトされて点検開始パルスが保持され
る。FF45がセツトされると、A要素が動作し
ていないという条件でANDゲート51からB要
素のレベル検出器42に点検入力が印加される。
そしてB要素のタイマ44が動作すると、その出
力でFF45がリセツトされるとともに、オフデ
イレイ48とANDゲート53でワンパルス信号
が作られ、そのワンパルス信号でFF46がセツ
トされる。 When an inspection start pulse is applied to input terminal IIS N with both A and B elements inactive, FF
45 is set and the inspection start pulse is held. When the FF 45 is set, a check input is applied from the AND gate 51 to the level detector 42 of the B element on the condition that the A element is not operating.
When the timer 44 of the B element operates, the FF 45 is reset by its output, and a one-pulse signal is generated by the off-delay 48 and the AND gate 53, and the FF 46 is set by the one-pulse signal.
FF46がセツトされると、B要素が復帰した
後にANDゲート52からA要素のレベル検出器
41に点検入力が印加される。そしてA要素のタ
イマ43が動作すると、その出力でFF46がリ
セツトされる(点検入力が消失する)とともに、
オフデイレイ回路49とANDゲート54とでワ
ンパルス信号が作られ、そのワンパルス信号で
FF47がセツトされる。このFF47はA要素が
復帰したときリセツトされる。FF47がセツト
からリセツトに変化すると、NMM50でワンパ
ル信号が作られ、それが点検終了のパルスとして
出力端子IIENに送出される。 When the FF 46 is set, a check input is applied from the AND gate 52 to the level detector 41 of the A element after the B element is restored. When the timer 43 of the A element operates, its output resets the FF 46 (the inspection input disappears), and
A one-pulse signal is created by the off-delay circuit 49 and the AND gate 54, and the one-pulse signal
FF47 is set. This FF 47 is reset when the A element returns. When the FF 47 changes from set to reset, a one-pulse signal is generated by the NMM 50, which is sent to the output terminal IIE N as a pulse indicating the end of inspection.
<発明が解決しようとする問題点>
第4図に示した従来の構成では、例えば不足電
圧継電要素を含む装置が予備回線などに使用され
ているような場合、すなわち常時動作している継
電要素がある場合、次のような不都合を生じる。<Problems to be Solved by the Invention> The conventional configuration shown in FIG. If there is an electric element, the following problems will occur.
自動点検のシーケンスがスタートし、常時動作
している継電要素に順番がまわつてきたとする。
その場合、その継電要素の入力端子IISNに点検開
始のパルスが印加されても、FF48はセツトさ
れない(FF48はリセツト優先である)。そのた
め点検動作の順送りパルスがこの段で跡絶えてし
まい、これ以上点検シーケンスは進まない。した
がつて点検要素20の入力端子IIE0にいつまでも
点検終了のパルスは到着せず、出力端子NGから
異常信号がでる。 Assume that the automatic inspection sequence has started and the relay elements that are constantly operating have had their turn.
In that case, even if an inspection start pulse is applied to the input terminal IIS N of that relay element, FF 48 is not set (FF 48 has reset priority). Therefore, the sequential pulse of the inspection operation is lost at this stage, and the inspection sequence does not proceed any further. Therefore, the inspection completion pulse never arrives at the input terminal IIE 0 of the inspection element 20, and an abnormal signal is output from the output terminal NG.
上記の不都合を回避するために、通常は次のよ
うな対策で処置している。 In order to avoid the above-mentioned inconvenience, the following measures are usually taken.
(1) 動作している継電要素がある場合は、点検要
素20内で点検開始信号を無効にする。つまり
点検そのものを中止する。(1) If there is a relay element that is operating, disable the inspection start signal within the inspection element 20. In other words, the inspection itself is canceled.
(2) 常時動作している継電要素のみを自動点検の
対象から除外してしまう。(2) Only relay elements that are constantly operating are excluded from automatic inspection.
対策(1)では、動作中のたつた1要素のために全
体の点検ができなくなり、例えば不足電圧継電要
素を含む装置が予備回線に適用されている場合に
おいては、全体の自動点検をまつたく行なえなく
なる。 Countermeasure (1) makes it impossible to perform an overall inspection because only one element is in operation. For example, if a device containing an undervoltage relay element is applied to a protection line, an automatic inspection of the entire unit is not possible. I can't do much anymore.
また対策(2)の場合は、不足電圧継電要素などは
まつたく自動点検ができず、信頼性の面からは非
常に好ましくない。 In addition, in the case of countermeasure (2), it is not possible to automatically inspect undervoltage relay elements, etc., which is extremely undesirable from a reliability standpoint.
この発明は上述した従来の問題点に鑑みなされ
たものであり、ある継電要素が動作中であつて
も、そのことが全体の自動点検シーケンスの障害
とはならず、他の継電要素については通常どおり
自動点検が行なわれるようにした保護継電装置の
点検回路を提供することにある。 This invention was made in view of the above-mentioned conventional problems, and even if one relay element is in operation, it does not interfere with the entire automatic inspection sequence, and other relay elements can be checked. The object of the present invention is to provide an inspection circuit for a protective relay device that allows automatic inspection to be carried out as usual.
<問題点を解決するための手段>
そこでこの発明では、継電要素の動作中に点検
開始のパルスが印加されたとき、点検終了信号出
力端子に点検終了の模擬パルスを送出する回路手
段を設けた。<Means for Solving the Problems> Accordingly, in the present invention, a circuit means is provided for sending a simulated pulse indicating the end of inspection to the inspection end signal output terminal when a pulse indicating the start of inspection is applied while the relay element is in operation. Ta.
<作用>
この発明の構成にあつては、継電要素が動作し
ている場合、この要素に点検開始のパルスが印加
されても、勿論この要素の点検は行なわれない
が、上記模擬パルスによつて本要素は正常時と同
様なふるまいをし、したがつて全体の自動点検シ
ーケンスは通常どおり進行する。<Function> In the configuration of the present invention, when the relay element is operating, even if a pulse to start inspection is applied to this element, the element is of course not inspected, but the above simulated pulse is applied. The element therefore behaves as it would normally, and the entire automatic inspection sequence therefore proceeds as normal.
<実施例>
この発明による点検回路の全体的な接続は、す
でに説明した第2図と同じである。また第2図に
おける点検回路20の構成は、すでに説明した第
3図と同じで良い。第2図における継電要素KN
が従来は第4図のように構成されていたのに対
し、本発明の一実施例では継電要素KNが第1図
のように構成されている。<Embodiment> The overall connection of the inspection circuit according to the present invention is the same as that in FIG. 2 already described. Further, the configuration of the inspection circuit 20 in FIG. 2 may be the same as that in FIG. 3 already described. Relay element K N in Fig. 2
Conventionally, the relay element KN was constructed as shown in FIG. 4, whereas in one embodiment of the present invention, the relay element KN is constructed as shown in FIG.
第1図において、継電要素入力端子INN,A要
素のレベル検出器41とタイマ43と動作出力端
子OPAN,B要素のレベル検出器42とタイマ4
4と動作出力端子OPBN、点検開始信号入力端子
IISN、点検終了信号出力端子IIEN,FF45とFF
46とFF47、オフデイレイ回路48と49,
NMM50、論理ゲート51と52と53と54
については第4図の従来回路とまつたく同じ構成
であり、この部分の動作も従来回路と同じであ
る。 In FIG. 1, the relay element input terminal IN N , the level detector 41 and timer 43 of the A element, the operation output terminal OPA N , the level detector 42 and the timer 4 of the B element
4, operation output terminal OPB N , inspection start signal input terminal
IIS N , inspection completion signal output terminal IIE N , FF45 and FF
46 and FF47, off-delay circuits 48 and 49,
NMM50, logic gates 51, 52, 53 and 54
The structure is exactly the same as that of the conventional circuit shown in FIG. 4, and the operation of this part is also the same as that of the conventional circuit.
第1図の本発明の回路は、第4図の従来回路に
対して、論理ゲート60と61と62、オフデイ
レイ回路63,NMM64とを追加したものであ
る。この追加回路が前述した点検終了の模擬パル
スを発生する回路手段に相当する。 The circuit of the present invention shown in FIG. 1 is obtained by adding logic gates 60, 61, and 62, an off-delay circuit 63, and an NMM 64 to the conventional circuit shown in FIG. This additional circuit corresponds to the circuit means for generating the simulation completion pulse described above.
第1図において、A要素およびB要素がともに
動作していると、ANDゲート60の2入力がハ
イレベルでその出力もハイレベルになつている。
その状態で点検開始信号入力端子IISNに点検開始
のパルスが印加されると、そのパルスはANDゲ
ート61を通過してオフデイレイ回路63に入力
される。オフデイレイ回路63は、入力パルスの
立下がりを時間T3だけ遅延させる。次段の
NMM64は、オフデイレイ回路63の出力が立
下がつた瞬間にワンパルスを発生する。このワン
パルスが前述した点検終了の模擬パルスであり、
ORゲート62を経て点検終了信号出力端子IIEN
に送出される。 In FIG. 1, when both the A element and the B element are operating, the two inputs of the AND gate 60 are at a high level and its output is also at a high level.
When an inspection start pulse is applied to the inspection start signal input terminal IIS N in this state, the pulse passes through the AND gate 61 and is input to the off-delay circuit 63. The off-delay circuit 63 delays the falling edge of the input pulse by a time T3. next stage
The NMM 64 generates one pulse at the moment the output of the off-delay circuit 63 falls. This one pulse is the simulated pulse at the end of the inspection mentioned above.
Inspection completion signal output terminal IIE N via OR gate 62
sent to.
つまり、A要素およびB要素がともに動作して
いる状態で点検開始のパルスが入力端子IISNに入
力されると、時間T3後に点検終了の模擬パルス
が出力端子IIENに送出される。 That is, when an inspection start pulse is input to the input terminal IIS N while both the A element and the B element are operating, a simulated inspection end pulse is sent to the output terminal IIE N after time T3.
上記の時間T3は、A要素およびB要素がとも
に動作していない状態で点検開始のパルスが入力
された時点から、それによつてA要素およびB要
素が所定シーケンスで点検され、最後に点検終了
のパルスが出力端子IIENに送出されるまでの時間
に等しく設定してある。なお、正常な点検シーケ
ンスの動作は第4図のものとまつたく同じなの
で、説明は省略する。 The above time T3 starts from the time when the inspection start pulse is input when both the A and B elements are not operating, the A and B elements are inspected in a predetermined sequence, and finally the inspection is completed. It is set equal to the time it takes for the pulse to be sent to the output terminal IIE N. Note that the operation of the normal inspection sequence is exactly the same as that shown in FIG. 4, so a description thereof will be omitted.
したがつて、継電要素が動作していても、動作
していない場合とまつたく同様に、点検開始、点
検終了のパルスの順送りが行なわれるので、動作
中の要素以外は、すべて通常どおりの点検が行な
われる。 Therefore, even if the relay element is operating, the inspection start and inspection end pulses are sent in the same order as when it is not operating, so everything except the operating element continues as usual. An inspection will be carried out.
なお第3図の点検要素20には時間不足用タイ
マ34が設けられていて、点検終了のパルスの到
来が早過ぎる場合も異常と判断しているが、この
時間不足用タイマ34の機能は省略される場合も
ある。その場合、第1図におけるオフデイレイ回
路63とNMM64は省略しても良い。つまり、
点検開始のパルスをANDゲート61とORゲート
62とを通して出力端子IIENに送出し、それを点
検終了の模擬パルスとしても良い。 Note that the inspection element 20 in FIG. 3 is provided with a timer 34 for insufficient time, and even if the inspection end pulse arrives too early, it is determined to be an abnormality, but the function of the timer 34 for insufficient time is omitted. In some cases, it may be done. In that case, the off-delay circuit 63 and NMM 64 in FIG. 1 may be omitted. In other words,
A pulse to start the inspection may be sent to the output terminal IIE N through the AND gate 61 and the OR gate 62, and this may be used as a simulated pulse to end the inspection.
<発明の効果>
以上詳細に説明したように、この発明に係る保
護継電装置の点検回路によれば、一部の継電要素
が動作中であつても、それが自動点検のシーケン
スに何ら障害にならず、全要素が動作していない
ときと同様に自動点検が行なえる。<Effects of the Invention> As explained in detail above, according to the inspection circuit of the protective relay device according to the present invention, even if some of the relay elements are in operation, there is no interruption in the automatic inspection sequence. There is no obstruction and automatic inspection can be performed as if all elements were not operating.
第1図は本発明の一実施例による点検回路の要
部回路図(第2図における継電要素KNの構成
図)、第2図は点検回路の全体的な接続関係を示
す図(本発明と従来とで共通)、第3図は第2図
における点検要素の構成を示す図(本発明と従来
とで共通)、第4図は第2図における継電要素KN
の従来の構成を示す図である。
20……点検要素、KN……継電要素、IISN…
…点検開始信号入力端子、IIEN……点検終了信号
出力端子、41……A要素のレベル検出器、42
……B要素のレベル検出器。
Fig. 1 is a circuit diagram of the main parts of the inspection circuit according to an embodiment of the present invention (configuration diagram of relay element KN in Fig. 2), and Fig. 2 is a diagram showing the overall connection relationship of the inspection circuit (this 3 is a diagram showing the configuration of the inspection element in FIG. 2 (common to the present invention and the conventional), and FIG. 4 is a diagram showing the configuration of the inspection element in FIG. 2 .
FIG. 2 is a diagram showing a conventional configuration. 20... Inspection element, K N ... Relay element, IIS N ...
...Inspection start signal input terminal, IIE N ...Inspection end signal output terminal, 41...A element level detector, 42
...B element level detector.
Claims (1)
点検を開始し点検開始信号を出力すると共に、前
記保護継電装置の異常時には点検異常信号を出力
する点検要素と、この点検要素の点検開始信号を
入力とし、第1の要素と第2の要素を2重化して
なる少なくとも1個の初段の継電要素、またはこ
の初段の継電要素に従続接続され順次前段の点検
終了信号を点検開始の指令信号として入力する複
数個の継電要素とからなり、最終段の継電要素の
点検終了出力信号を前記点検要素に入力する点検
回路において、前記各継電要素に、点検開始指令
入力信号と前記第1の要素または第2の要素との
論理演算による点検終了信号を出力するととも
に、前記第1の要素および第2の要素との論理演
算により得られる信号と前記点検開始指令入力信
号との論理演算により得られる点検終了模擬信号
を出力する回路手段を設けて構成したことを特徴
とする保護継電装置の点検回路。1 An inspection element that starts inspection of the protective relay device and outputs an inspection start signal in response to an inspection start command signal, and outputs an inspection abnormality signal when the protective relay device is abnormal, and an inspection element for this inspection element. A signal is input, and at least one first-stage relay element made by duplicating the first element and the second element, or this first-stage relay element is successively connected and sequentially inspects the inspection completion signal of the previous stage. In an inspection circuit consisting of a plurality of relay elements input as a start command signal and inputting an inspection completion output signal of the final stage relay element to the inspection element, an inspection start command input is input to each relay element. An inspection end signal is output based on a logical operation between the signal and the first element or the second element, and a signal obtained through a logical operation between the first element and the second element and the inspection start command input signal. What is claimed is: 1. An inspection circuit for a protective relay device, comprising circuit means for outputting a simulated inspection completion signal obtained by a logical operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221543A JPS61102116A (en) | 1984-10-22 | 1984-10-22 | Inspection circuit for protective relay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221543A JPS61102116A (en) | 1984-10-22 | 1984-10-22 | Inspection circuit for protective relay device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102116A JPS61102116A (en) | 1986-05-20 |
| JPH0572167B2 true JPH0572167B2 (en) | 1993-10-08 |
Family
ID=16768367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59221543A Granted JPS61102116A (en) | 1984-10-22 | 1984-10-22 | Inspection circuit for protective relay device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102116A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268427A (en) * | 1987-04-24 | 1988-11-07 | Meidensha Electric Mfg Co Ltd | Inspecting device |
-
1984
- 1984-10-22 JP JP59221543A patent/JPS61102116A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102116A (en) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490581A (en) | Clock selection control circuit | |
| JPH0572167B2 (en) | ||
| US3708791A (en) | Sequential monitor | |
| HU188105B (en) | Tester for groups of the input/output unit of a programable control | |
| JP3259446B2 (en) | Digital relay operation test circuit | |
| JPS6412165B2 (en) | ||
| SU1160420A2 (en) | Device for generating diagnostic test and diagnostic checking of combination circuits | |
| JPS6249808B2 (en) | ||
| JPS6091815A (en) | Automatic monitoring system of relaying unit | |
| SU758082A1 (en) | DEVICE FOR MONITORING RELAY PROTECTION 1 | |
| SU1091168A1 (en) | Device for control of switching backup blocks | |
| JPS6245770B2 (en) | ||
| JPH0159813B2 (en) | ||
| SU788378A1 (en) | Device for checking "1 from n" code | |
| JPS5912626Y2 (en) | input multiplexer | |
| JPH05161248A (en) | Automatic monitoring system of power supply abnormality detecting circuit | |
| SU849572A1 (en) | Device for indicating failures in redundancy systems | |
| SU1387044A1 (en) | Device for checking rom units | |
| SU1100766A1 (en) | Device for indicating failures in redundant systems | |
| JPS6233813B2 (en) | ||
| JPS6249810B2 (en) | ||
| SU1336037A1 (en) | Electric wiring checking device | |
| SU1269098A2 (en) | Device for programmed control of object | |
| SU1522209A2 (en) | System for checking relay distributors | |
| JPS6285633A (en) | Checking circuit of protective relay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |