JPH0572997A - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JPH0572997A JPH0572997A JP23489291A JP23489291A JPH0572997A JP H0572997 A JPH0572997 A JP H0572997A JP 23489291 A JP23489291 A JP 23489291A JP 23489291 A JP23489291 A JP 23489291A JP H0572997 A JPH0572997 A JP H0572997A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- crystal display
- display device
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の駆動方法において、長時間同
一映像を表示した後、映像が変わってもその映像が残る
焼き付き不良を防止する。 【構成】 表示パネル全面でばらついているゲート電圧
オフ時の液晶充電電圧の電位低下分に応じて、交流駆動
信号の基準レベルと対向電極レベルとの間の電位差を設
定する。
一映像を表示した後、映像が変わってもその映像が残る
焼き付き不良を防止する。 【構成】 表示パネル全面でばらついているゲート電圧
オフ時の液晶充電電圧の電位低下分に応じて、交流駆動
信号の基準レベルと対向電極レベルとの間の電位差を設
定する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ＴＶ等の液晶表示
装置の駆動方法に関する。
装置の駆動方法に関する。
【０００２】
【従来の技術】図４に模式的に示す如く、従来の液晶表
示装置、例えばａ−Ｓｉ−ＴＦＴ（アモルファスシリコ
ン薄膜トランジスタ）を用いたアクティブマトリクスＬ
ＣＤ（液晶）装置は、ＴＦＴ１のマトリクスアレイ及び
表示電極２を設けた基板３に対向電極４が対向し、その
間に液晶が充填されている。尚、同図のＧ、Ｄ及びＳは
各々ＴＦＴ１のゲート電極、ドレイン電極及びソース電
極である。
示装置、例えばａ−Ｓｉ−ＴＦＴ（アモルファスシリコ
ン薄膜トランジスタ）を用いたアクティブマトリクスＬ
ＣＤ（液晶）装置は、ＴＦＴ１のマトリクスアレイ及び
表示電極２を設けた基板３に対向電極４が対向し、その
間に液晶が充填されている。尚、同図のＧ、Ｄ及びＳは
各々ＴＦＴ１のゲート電極、ドレイン電極及びソース電
極である。
【０００３】この液晶表示装置において、表示電極２と
対向電極４との間では液晶を誘電体とするコンデンサが
形成された構成となっており、例えば、液晶ＴＶに用い
た場合、ゲート電極Ｇに所定の電圧が印加され、１水平
走査期間、導通状態となる（ＴＦＴがオン）とこの期間
にドレイン電圧が前記コンデンサに充電され、画素電極
の電圧がドレイン電圧と等しくなり、この電圧が１垂直
走査期間保持されるようになっている。この１画素にお
ける液晶駆動回路は、図５の等価回路で示すことができ
る。
対向電極４との間では液晶を誘電体とするコンデンサが
形成された構成となっており、例えば、液晶ＴＶに用い
た場合、ゲート電極Ｇに所定の電圧が印加され、１水平
走査期間、導通状態となる（ＴＦＴがオン）とこの期間
にドレイン電圧が前記コンデンサに充電され、画素電極
の電圧がドレイン電圧と等しくなり、この電圧が１垂直
走査期間保持されるようになっている。この１画素にお
ける液晶駆動回路は、図５の等価回路で示すことができ
る。
【０００４】上述の液晶表示装置は、液晶を駆動する
際、液晶の耐久性等を考慮して、交流駆動を行う。例え
ば、従来の液晶ＴＶの場合には１フィールド毎に信号の
極性を基準レベル（対向電極レベル）を中心に反転させ
るようにしている。
際、液晶の耐久性等を考慮して、交流駆動を行う。例え
ば、従来の液晶ＴＶの場合には１フィールド毎に信号の
極性を基準レベル（対向電極レベル）を中心に反転させ
るようにしている。
【０００５】図６に示す如く、前記ＴＦＴがオンした時
に液晶に印加されたドレイン信号電圧は、ＴＦＴがオフ
した時には、ゲート電圧の−（マイナス）電位方向へシ
フトするため、ドレイン信号電圧に対して一定量の電位
低下（ΔＶSG）が起こる。即ち、基準レベル及び対向電
極レベルに対して上下非対称となって、結果的に液晶駆
動電圧にΔＶSGがＤＣ成分として加わることとなる。液
晶駆動電圧にＤＣ成分が印加されると、パネル内に電荷
の蓄積が起こり，長時間同一映像を表示していると他の
映像に変わっても前映像が残って見える焼き付き不良等
の原因となる。
に液晶に印加されたドレイン信号電圧は、ＴＦＴがオフ
した時には、ゲート電圧の−（マイナス）電位方向へシ
フトするため、ドレイン信号電圧に対して一定量の電位
低下（ΔＶSG）が起こる。即ち、基準レベル及び対向電
極レベルに対して上下非対称となって、結果的に液晶駆
動電圧にΔＶSGがＤＣ成分として加わることとなる。液
晶駆動電圧にＤＣ成分が印加されると、パネル内に電荷
の蓄積が起こり，長時間同一映像を表示していると他の
映像に変わっても前映像が残って見える焼き付き不良等
の原因となる。
【０００６】このような液晶駆動電圧にＤＣ成分が加わ
ることを解決するための手段は、特開昭６１−１１６３
９２号公報に開示されている。
ることを解決するための手段は、特開昭６１−１１６３
９２号公報に開示されている。
【０００７】それによれば、図７に示す如く、交流駆動
信号の基準レベルと対向電極レベルとの間に所定の電位
差（ＶT）を持たせ、液晶に印加されるＤＣ電圧を補正
することが提案されている。
信号の基準レベルと対向電極レベルとの間に所定の電位
差（ＶT）を持たせ、液晶に印加されるＤＣ電圧を補正
することが提案されている。
【０００８】ところが、液晶の容量ＣLは液晶の配向状
態（液晶分子の画素電極に対する傾き角度）によって変
化し、通常、画素ごとで異なっている。
態（液晶分子の画素電極に対する傾き角度）によって変
化し、通常、画素ごとで異なっている。
【０００９】ここで、そのＣLと前述のゲート電圧オフ
時の液晶充電電圧の電位低下分ΔＶS Gについて説明す
る。
時の液晶充電電圧の電位低下分ΔＶS Gについて説明す
る。
【００１０】このＣLと前述のゲート電圧オフ時の液晶
充電電圧の電位低下分ΔＶSGには、次式の関係が知られ
ている（T.Yanagisawa et al.：Japan Display ’86,p.
192）。
充電電圧の電位低下分ΔＶSGには、次式の関係が知られ
ている（T.Yanagisawa et al.：Japan Display ’86,p.
192）。
【００１１】
【数１】
【００１２】ＣL：液晶容量、ＣGS：ＴＦＴゲ−ト・ソ−
ス間容量 ＜数式１＞より明らかなように、ＣLが増大するとΔＶ
SGが減少し、逆にＣLが減少するとΔＶSGが増大する。
即ち、ΔＶSGの値はパネル全画素でばらつきがあること
がわかる。前述の公報の提案によれば、ＶTの設定値
は、パネル全画素で一定の値であるので、このＶTによ
ってΔＶSGを完全に補正することはできない。
ス間容量 ＜数式１＞より明らかなように、ＣLが増大するとΔＶ
SGが減少し、逆にＣLが減少するとΔＶSGが増大する。
即ち、ΔＶSGの値はパネル全画素でばらつきがあること
がわかる。前述の公報の提案によれば、ＶTの設定値
は、パネル全画素で一定の値であるので、このＶTによ
ってΔＶSGを完全に補正することはできない。
【００１３】
【発明が解決しようとする課題】本発明は、上述の従来
の欠点に鑑みてなされたものであり、このドレイン信号
電圧に対して、液晶に印加されるばらつきを持ったＤＣ
成分を補正するために、交流駆動信号の基準レベルと対
向電極レベルとの間の電位差を最もＤＣ成分の影響が少
ない設定を行うことによって、液晶表示パネルにおける
焼き付き不良を発生させない液晶表示装置の駆動方法を
提供するものである。
の欠点に鑑みてなされたものであり、このドレイン信号
電圧に対して、液晶に印加されるばらつきを持ったＤＣ
成分を補正するために、交流駆動信号の基準レベルと対
向電極レベルとの間の電位差を最もＤＣ成分の影響が少
ない設定を行うことによって、液晶表示パネルにおける
焼き付き不良を発生させない液晶表示装置の駆動方法を
提供するものである。
【００１４】
【課題を解決するための手段】本発明の液晶表示装置の
駆動方法は、ＴＦＴを用いたアクティブマトリックス液
晶表示装置において、駆動信号の基準レベルと対向電極
レベルとの間に持たせた電位差の値が、ゲート電圧によ
って誘起され、液晶が画素電極に対して平行もしくは平
行に近い状態に配向した時に画素液晶に印加されるＤＣ
電圧の値に設定されるものである。
駆動方法は、ＴＦＴを用いたアクティブマトリックス液
晶表示装置において、駆動信号の基準レベルと対向電極
レベルとの間に持たせた電位差の値が、ゲート電圧によ
って誘起され、液晶が画素電極に対して平行もしくは平
行に近い状態に配向した時に画素液晶に印加されるＤＣ
電圧の値に設定されるものである。
【００１５】
【作用】本発明の液晶表示装置の駆動方法によれば、液
晶駆動電圧のＤＣ成分によって液晶セルに充電される電
荷量のばらつきに応じた交流駆動信号の基準レベルと対
向電極レベルとの間の電位差を最適に設定するものであ
る。
晶駆動電圧のＤＣ成分によって液晶セルに充電される電
荷量のばらつきに応じた交流駆動信号の基準レベルと対
向電極レベルとの間の電位差を最適に設定するものであ
る。
【００１６】
【実施例】図１に、本発明の液晶駆動方法の実施例の等
価回路を示す。同図に示す如く、基準電位点８と対向電
極４との間にバイアス電源７を挿入した構成である。
尚、６はゲート信号源である。
価回路を示す。同図に示す如く、基準電位点８と対向電
極４との間にバイアス電源７を挿入した構成である。
尚、６はゲート信号源である。
【００１７】図２に、液晶が表示電極に平行に配向した
時の交流駆動信号の基準レベルと対向電極レベルを記載
した駆動波形を示す。同図に示す如く、対向電極電位に
対するソース電位、即ち液晶に印加される電圧は、ゲー
ト電圧オフ時のドレイン信号の電位低下分ΔＶSG分だけ
シフトすることになり、そのシフト分をバイアス電圧Ｖ
Tで補正する。
時の交流駆動信号の基準レベルと対向電極レベルを記載
した駆動波形を示す。同図に示す如く、対向電極電位に
対するソース電位、即ち液晶に印加される電圧は、ゲー
ト電圧オフ時のドレイン信号の電位低下分ΔＶSG分だけ
シフトすることになり、そのシフト分をバイアス電圧Ｖ
Tで補正する。
【００１８】ΔＶSGは＜数式１＞で示されるので、液晶
の容量ＣLの最大値（液晶駆動電圧振幅大、即ち液晶が
画素電極に対して垂直に配列したとき）をＡ、液晶の容
量Ｃ Lの最小値（液晶駆動電圧振幅小、即ち液晶が画素
電極に対して平行に配列したとき）をＢとおくと、ΔＶ
SGは表１に示した値をとる。
の容量ＣLの最大値（液晶駆動電圧振幅大、即ち液晶が
画素電極に対して垂直に配列したとき）をＡ、液晶の容
量Ｃ Lの最小値（液晶駆動電圧振幅小、即ち液晶が画素
電極に対して平行に配列したとき）をＢとおくと、ΔＶ
SGは表１に示した値をとる。
【００１９】
【表１】
【００２０】ここで、ＶTの最適設定値は、前述した如
く、液晶駆動電圧振幅小つまり液晶が画素電極に対して
平行に配列したときのΔＶSG値であるから、
く、液晶駆動電圧振幅小つまり液晶が画素電極に対して
平行に配列したときのΔＶSG値であるから、
【００２１】
【数２】
【００２２】となる。
【００２３】この＜数式２＞の中の容量は電圧によって
変化する傾向にある。また、＜数式２＞の容量ついては
電圧によりどのような増減を示すか定かではなかった。
変化する傾向にある。また、＜数式２＞の容量ついては
電圧によりどのような増減を示すか定かではなかった。
【００２４】そこで、本出願人は、液晶駆動電圧のＤＣ
成分によって液晶セルに蓄積される電荷量は、駆動電圧
の振幅が小さいほど大きくなる傾向があることを見つけ
た。即ち、振幅が小さいほど電荷が蓄積しやすいのであ
る。
成分によって液晶セルに蓄積される電荷量は、駆動電圧
の振幅が小さいほど大きくなる傾向があることを見つけ
た。即ち、振幅が小さいほど電荷が蓄積しやすいのであ
る。
【００２５】この事柄をもとに、最適なＶT値を設定す
る方法について以下に説明する。
る方法について以下に説明する。
【００２６】液晶の容量ＣLは、液晶分子が画素電極に
対して平行のとき最小で、液晶分子の角度が大きくなる
につれて増大し、液晶分子が画素電極に対して垂直のと
き、最大の値を取る。よって、＜数式１＞より、ゲート
電圧オフ時の液晶充電電圧の電位低下分ΔＶSGは、液晶
分子が画素電極に対して平行に配向するとき最大（ΔＶ
SGB）となり、液晶分子が画素電極に対して垂直に配向
するとき最小（ΔＶSGA）となる。ＶTの最適設定を行っ
た場合、パネル上の任意の画素のΔＶSGがΔＶS GBであ
る場合とΔＶSGAである場合のパネルに蓄積される電荷
量は、次に示すとおりである。 (１)ΔＶSG＝ΔＶSGBである画素においては、振幅小で
電荷は蓄積し易いが、ＶT＝ΔＶSGだから駆動電圧のＤ
Ｃ成分は無く、蓄積電荷量は０である（各信号のタイミ
ングチャ−トを図２に示す）。 (２)ΔＶSG＝ΔＶSGAである画素においては、駆動電圧
のＤＣ成分はΔＶSGB−ΔＶSGAであるが、振幅大では電
荷は蓄積しにくいので、電荷蓄積量は少ない（各信号の
タイミングチャ−トを図３に示す）。
対して平行のとき最小で、液晶分子の角度が大きくなる
につれて増大し、液晶分子が画素電極に対して垂直のと
き、最大の値を取る。よって、＜数式１＞より、ゲート
電圧オフ時の液晶充電電圧の電位低下分ΔＶSGは、液晶
分子が画素電極に対して平行に配向するとき最大（ΔＶ
SGB）となり、液晶分子が画素電極に対して垂直に配向
するとき最小（ΔＶSGA）となる。ＶTの最適設定を行っ
た場合、パネル上の任意の画素のΔＶSGがΔＶS GBであ
る場合とΔＶSGAである場合のパネルに蓄積される電荷
量は、次に示すとおりである。 (１)ΔＶSG＝ΔＶSGBである画素においては、振幅小で
電荷は蓄積し易いが、ＶT＝ΔＶSGだから駆動電圧のＤ
Ｃ成分は無く、蓄積電荷量は０である（各信号のタイミ
ングチャ−トを図２に示す）。 (２)ΔＶSG＝ΔＶSGAである画素においては、駆動電圧
のＤＣ成分はΔＶSGB−ΔＶSGAであるが、振幅大では電
荷は蓄積しにくいので、電荷蓄積量は少ない（各信号の
タイミングチャ−トを図３に示す）。
【００２７】よって上記(１)及び(２)より、ΔＶSGはΔ
ＶSGA〜ΔＶSGBの電圧範囲において電荷蓄積量は小さく
なり、特にΔＶSG＝ΔＶSGBの時、焼き付き発生量が最
も小さくなる。それが、ＶT値の最適値である。
ＶSGA〜ΔＶSGBの電圧範囲において電荷蓄積量は小さく
なり、特にΔＶSG＝ΔＶSGBの時、焼き付き発生量が最
も小さくなる。それが、ＶT値の最適値である。
【００２８】即ち、ＶTの設定方法としては、最も電荷
の蓄積しやすい状態でのＶT値を取ること、即ちＶTの最
適設定方法は、液晶が画素電極に対して平行に配向して
液晶駆動電圧振幅が小となるときのΔＶSG値に設定する
ことが最適である。
の蓄積しやすい状態でのＶT値を取ること、即ちＶTの最
適設定方法は、液晶が画素電極に対して平行に配向して
液晶駆動電圧振幅が小となるときのΔＶSG値に設定する
ことが最適である。
【００２９】この最適値に設定すると、液晶表示面内に
蓄積される電荷の分布のばらつきに関係なく、焼き付き
のない良好な画像が得られるのである。
蓄積される電荷の分布のばらつきに関係なく、焼き付き
のない良好な画像が得られるのである。
【００３０】ところで、本発明の液晶表示装置の駆動方
法は、アモルファスシリコンＴＦＴに限るものではな
く、ポリシリコン等にも採用が可能である。
法は、アモルファスシリコンＴＦＴに限るものではな
く、ポリシリコン等にも採用が可能である。
【００３１】さらに、液晶で形成されるコンデンサに並
列に接続して、液晶を安定して駆動するための補助容量
を一般に設けるが、この場合にも勿論有効である。
列に接続して、液晶を安定して駆動するための補助容量
を一般に設けるが、この場合にも勿論有効である。
【００３２】さらにまた、表示モードはノーマリーホワ
イトあるいはノーマリーブラックのいずれの場合でも採
用できるものである。
イトあるいはノーマリーブラックのいずれの場合でも採
用できるものである。
【００３３】
【発明の効果】上述の如く、本発明によれば、ＴＦＴア
クティブマトリクス液晶表示装置において、任意の画面
が表示されパネル上にドレイン信号に対して一定量の電
位低下の分布が発生し、且つその画面が長時間継続され
た場合においても、電位低下の分布による電荷蓄積分布
の最小値と最大値との差を最小に押さえることができ、
焼き付き不良の発生が防止できるため、液晶表示装置の
画質の向上が図れる。
クティブマトリクス液晶表示装置において、任意の画面
が表示されパネル上にドレイン信号に対して一定量の電
位低下の分布が発生し、且つその画面が長時間継続され
た場合においても、電位低下の分布による電荷蓄積分布
の最小値と最大値との差を最小に押さえることができ、
焼き付き不良の発生が防止できるため、液晶表示装置の
画質の向上が図れる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の駆動方法の実施例を示
す等価回路図である。
す等価回路図である。
【図２】本発明の駆動方法による液晶の平行配向時の駆
動波形図である。
動波形図である。
【図３】本発明の駆動方法による液晶の垂直配向時の駆
動波形図である。
動波形図である。
【図４】一般的なアモルファスシリコン薄膜トランジス
タの模式図である。
タの模式図である。
【図５】従来の液晶表示装置の駆動方法を示す１画素に
おける液晶駆動回路図の等価回路図である。
おける液晶駆動回路図の等価回路図である。
【図６】従来の液晶表示装置の駆動タイミングチャート
である。
である。
【図７】従来の液晶表示装置の駆動タイミングチャート
である。
である。
１ ＴＦＴ ２ 表示画素電極 ３ ガラス基板 ４ 対向電極 ５ ドレイン信号電源 ６ ゲート信号源 ７ バイアス信号源 ８ 各信号の基準レベル
Claims (1)
- 【請求項１】 ＴＦＴを用いたアクティブマトリックス
液晶表示装置において、駆動信号の基準レベルと対向電
極レベルとの間に持たせた電位差の値が、ゲート電圧に
よって誘起され、液晶が画素電極に対して平行もしくは
平行に近い状態にに配向した時に画素液晶に印加される
ＤＣ電圧の値に設定されることを特徴とする液晶表示装
置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23489291A JPH0572997A (ja) | 1991-09-13 | 1991-09-13 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23489291A JPH0572997A (ja) | 1991-09-13 | 1991-09-13 | 液晶表示装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0572997A true JPH0572997A (ja) | 1993-03-26 |
Family
ID=16977950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23489291A Pending JPH0572997A (ja) | 1991-09-13 | 1991-09-13 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0572997A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020057039A (ko) * | 2000-12-30 | 2002-07-11 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 및 그 구동방법 |
| KR100497588B1 (ko) * | 2000-10-13 | 2005-07-01 | 샤프 가부시키가이샤 | 표시 장치, 표시 장치의 구동 방법 및 액정 표시 장치의구동 방법 |
| WO2007125738A1 (ja) * | 2006-04-28 | 2007-11-08 | Sharp Kabushiki Kaisha | 液晶表示装置及びその駆動方法 |
-
1991
- 1991-09-13 JP JP23489291A patent/JPH0572997A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100497588B1 (ko) * | 2000-10-13 | 2005-07-01 | 샤프 가부시키가이샤 | 표시 장치, 표시 장치의 구동 방법 및 액정 표시 장치의구동 방법 |
| KR20020057039A (ko) * | 2000-12-30 | 2002-07-11 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 및 그 구동방법 |
| WO2007125738A1 (ja) * | 2006-04-28 | 2007-11-08 | Sharp Kabushiki Kaisha | 液晶表示装置及びその駆動方法 |
| US8174474B2 (en) | 2006-04-28 | 2012-05-08 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus and method for driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266212B1 (ko) | 잔상제거기능을가지는액정표시장치 | |
| US6392626B1 (en) | Liquid crystal display having different common voltages | |
| US4789223A (en) | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes | |
| US8089435B2 (en) | Liquid crystal display and display panel thereof | |
| EP0657864B1 (en) | Method of ac-driving liquid crystal display, and the same using the method | |
| KR20050086921A (ko) | 디스플레이 영역 외측의 복수의 측정 화소에 대한 측정치에근거해 ｄｃ 전압 보상되는 액티브 매트릭스 디스플레이디바이스 | |
| JP2002055662A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| CN102034443A (zh) | 提高像素电极电压准确性的方法和阵列基板 | |
| JP2005501276A (ja) | 表示装置 | |
| JPH11231843A (ja) | 液晶表示装置 | |
| US6911966B2 (en) | Matrix display device | |
| JP2004240263A (ja) | 表示駆動装置及びその駆動制御方法 | |
| KR100690513B1 (ko) | 액정 표시 장치 | |
| US7768489B2 (en) | Method for driving a liquid crystal display | |
| JPH0572997A (ja) | 液晶表示装置の駆動方法 | |
| JPH02216121A (ja) | 液晶表示装置 | |
| JPH04107525A (ja) | 液晶表示装置の駆動方法 | |
| KR100229621B1 (ko) | 액티브 매트릭스형 액정표시장치의 구동방법 | |
| JPH04324419A (ja) | アクティブマトリックス型表示装置の駆動方法 | |
| KR100927014B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR100186555B1 (ko) | 액정표시장치의 구동방법 | |
| JPH0580354A (ja) | 液晶表示装置 | |
| JP2511243B2 (ja) | アクティブマトリックス形液晶表示装置 | |
| JPH0915559A (ja) | アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法 |