JPH0572998A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0572998A JPH0572998A JP23494791A JP23494791A JPH0572998A JP H0572998 A JPH0572998 A JP H0572998A JP 23494791 A JP23494791 A JP 23494791A JP 23494791 A JP23494791 A JP 23494791A JP H0572998 A JPH0572998 A JP H0572998A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flag
- frame memory
- graphic
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 ビデオ表示部分とグラフィック表示部分との
それぞれに適合した階調特性によりＬＣＤを制御して、
両者の表示品質を最良状態にすることのできる液晶表示
装置を実現することにある。 【構成】 フレームメモリ４又は５にグラフィックデー
タを書き込む時、書き込みアドレスであるＧＣアドレス
によりフラグ発生器２６からフラグを発生させてフラグ
メモリ２７又は２８に書き込む。フレームメモリ４又は
５からグラフィックデータを読み出す時は読み出しアド
レスがフレームメモリ４又は５とフラグメモリ２７又は
２８に入力されてそれぞれ読み出され合成されてミキサ
６に入力されグラフィックデータ優先で混合される。Ｌ
ＵＴ１２は伝送されたデータからフラグによりグラフィ
ックデータを識別し、ビデオデータとグラフィックデー
タに適合した階調制御データを出力する。
それぞれに適合した階調特性によりＬＣＤを制御して、
両者の表示品質を最良状態にすることのできる液晶表示
装置を実現することにある。 【構成】 フレームメモリ４又は５にグラフィックデー
タを書き込む時、書き込みアドレスであるＧＣアドレス
によりフラグ発生器２６からフラグを発生させてフラグ
メモリ２７又は２８に書き込む。フレームメモリ４又は
５からグラフィックデータを読み出す時は読み出しアド
レスがフレームメモリ４又は５とフラグメモリ２７又は
２８に入力されてそれぞれ読み出され合成されてミキサ
６に入力されグラフィックデータ優先で混合される。Ｌ
ＵＴ１２は伝送されたデータからフラグによりグラフィ
ックデータを識別し、ビデオデータとグラフィックデー
タに適合した階調制御データを出力する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、特
にビデオデータ表示とグラフィックデータ表示を重畳さ
せて行う場合の階調特性の不適合性を改善した液晶表示
装置に関する。
にビデオデータ表示とグラフィックデータ表示を重畳さ
せて行う場合の階調特性の不適合性を改善した液晶表示
装置に関する。
【０００２】
【従来の技術】ＬＣＤ（液晶表示素子）を用いてビデオ
データを表示する液晶表示装置に、ビデオデータを表示
させると共に、グラフィックデータを重畳して表示させ
るものがある。例えば航空機用として、撮影した航空写
真に、当該航空機の高度や、その姿勢などの情報を目盛
表示や航空機模型の図形表示等を重畳して表示する場合
である。
データを表示する液晶表示装置に、ビデオデータを表示
させると共に、グラフィックデータを重畳して表示させ
るものがある。例えば航空機用として、撮影した航空写
真に、当該航空機の高度や、その姿勢などの情報を目盛
表示や航空機模型の図形表示等を重畳して表示する場合
である。
【０００３】このような従来の液晶表示装置の一例を図
３に示す。図において、１はグラフィックデータとして
表示する外部データを受け入れ、又、このデータを次段
に出力するためのＩ／Ｏポートである。ＣＰＵ２は入力
された外部データをグラフィックコントローラ（以下Ｇ
Ｃという）３に送る。４は１フレーム分のデータを表示
部の各画素に合致させて格納するフレームメモリＡ、５
は同様のフレームメモリＢで、スイッチＳ1 の接点ａ，
ｃが接続されている時にＧＣ３からのグラフィックデー
タはフレームメモリＡ４に書き込まれ、フレームメモリ
Ｂ５に書き込まれているグラフィックデータはスイッチ
Ｓ2 のｂ−ｃ接点を介してミキサ６に出力される。
３に示す。図において、１はグラフィックデータとして
表示する外部データを受け入れ、又、このデータを次段
に出力するためのＩ／Ｏポートである。ＣＰＵ２は入力
された外部データをグラフィックコントローラ（以下Ｇ
Ｃという）３に送る。４は１フレーム分のデータを表示
部の各画素に合致させて格納するフレームメモリＡ、５
は同様のフレームメモリＢで、スイッチＳ1 の接点ａ，
ｃが接続されている時にＧＣ３からのグラフィックデー
タはフレームメモリＡ４に書き込まれ、フレームメモリ
Ｂ５に書き込まれているグラフィックデータはスイッチ
Ｓ2 のｂ−ｃ接点を介してミキサ６に出力される。
【０００４】一方ビデオデータは増幅器７を経てＡＤ変
換器８に入力されてディジタルデータに変換され、スイ
ッチＳ3 のａ−ｃ接点を経てフレームメモリＣ９に書き
込まれ、フレームメモリＤ１０に先に書き込まれている
ビデオデータはスイッチＳ4 のｂ−ｃ接点を介してミキ
サ６に入力される。ミキサ６はグラフィックデータとビ
デオデータが同時に入力された時、グラフィックデータ
を優先して出力し、ビデオデータを停止させ、グラフィ
ックデータが入力されない時にビデオデータを出力させ
るグラフィックデータ優先型のミキサである。
換器８に入力されてディジタルデータに変換され、スイ
ッチＳ3 のａ−ｃ接点を経てフレームメモリＣ９に書き
込まれ、フレームメモリＤ１０に先に書き込まれている
ビデオデータはスイッチＳ4 のｂ−ｃ接点を介してミキ
サ６に入力される。ミキサ６はグラフィックデータとビ
デオデータが同時に入力された時、グラフィックデータ
を優先して出力し、ビデオデータを停止させ、グラフィ
ックデータが入力されない時にビデオデータを出力させ
るグラフィックデータ優先型のミキサである。
【０００５】１１はＧＣ３とＡＤ変換器８の動作のタイ
ミングを制御し、又、連動スイッチであるスイッチ
Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 の接点を同時に切り替える制御
を行うタイミングコントローラＡである。以上の各回路
はＳＧ部（シンボル発生部）に属している。
ミングを制御し、又、連動スイッチであるスイッチ
Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 の接点を同時に切り替える制御
を行うタイミングコントローラＡである。以上の各回路
はＳＧ部（シンボル発生部）に属している。
【０００６】１２は入力されたディジタル量のデータを
階調制御データに変換するために入力に対応する階調制
御データに変換するテーブルを格納しているＬＵＴ（Lo
ok Up Table)で、入力された各データはＬＵＴ１２で各
データの大きさに比例した階調制御データに変換され
る。この出力データはＤＡ変換器１３でアナログ信号に
変換され、ＬＣＤ１４で表示される。１５は前記ＬＵＴ
１２，ＤＡ変換器１３及びＬＣＤ１４の動作を制御する
タイミングコントローラＢである。上記のＬＵＴ１２以
降の回路はＤＵ部（表示ユニット部）に属している。
階調制御データに変換するために入力に対応する階調制
御データに変換するテーブルを格納しているＬＵＴ（Lo
ok Up Table)で、入力された各データはＬＵＴ１２で各
データの大きさに比例した階調制御データに変換され
る。この出力データはＤＡ変換器１３でアナログ信号に
変換され、ＬＣＤ１４で表示される。１５は前記ＬＵＴ
１２，ＤＡ変換器１３及びＬＣＤ１４の動作を制御する
タイミングコントローラＢである。上記のＬＵＴ１２以
降の回路はＤＵ部（表示ユニット部）に属している。
【０００７】この従来の装置の動作の概要を説明する
と、ＳＧ部でビデオ及びグラフィックデータをフレーム
メモリＡ４，Ｂ５，Ｃ９及びＤ１０にディジタルデータ
として展開し、グラフィックデータを優先してミックス
した後ＤＵ部へ伝送し、ＤＵ部ではＬＵＴ１２において
ＬＣＤ１４の階調特性に合わせたデータに変換後アナロ
グ信号に変換し、ＬＣＤ１４をドライブする。
と、ＳＧ部でビデオ及びグラフィックデータをフレーム
メモリＡ４，Ｂ５，Ｃ９及びＤ１０にディジタルデータ
として展開し、グラフィックデータを優先してミックス
した後ＤＵ部へ伝送し、ＤＵ部ではＬＵＴ１２において
ＬＣＤ１４の階調特性に合わせたデータに変換後アナロ
グ信号に変換し、ＬＣＤ１４をドライブする。
【０００８】
【発明が解決しようとする課題】併しながら、一般にグ
ラフィック用のＬＣＤ階調特性とビデオ用のＬＣＤ階調
特性とは同一ではなく、ＬＵＴ１３の内容、即ち階調制
御データを決める時は、どちらかの表示品質を犠牲にす
るような決め方しかできなかった。この階調制御電圧と
輝度との関係曲線図を図４に示す。ビデオ表示用もグラ
フィック表示用も階調データ幅を４ビット（１６階調）
とし、グラフィック表示の範囲で１６階調を設定する
と、ビデオ表示は８〜１０階調程度しか取れない。即
ち、図において、ｐ，ｑをグラフィック表示用の階調制
御電圧の範囲とすると、ビデオ表示用の階調制御電圧の
範囲ｒ−ｓは８階調となっている。
ラフィック用のＬＣＤ階調特性とビデオ用のＬＣＤ階調
特性とは同一ではなく、ＬＵＴ１３の内容、即ち階調制
御データを決める時は、どちらかの表示品質を犠牲にす
るような決め方しかできなかった。この階調制御電圧と
輝度との関係曲線図を図４に示す。ビデオ表示用もグラ
フィック表示用も階調データ幅を４ビット（１６階調）
とし、グラフィック表示の範囲で１６階調を設定する
と、ビデオ表示は８〜１０階調程度しか取れない。即
ち、図において、ｐ，ｑをグラフィック表示用の階調制
御電圧の範囲とすると、ビデオ表示用の階調制御電圧の
範囲ｒ−ｓは８階調となっている。
【０００９】本発明は上記の点に鑑みてなされたもの
で、その目的は、ビデオ表示部分とグラフィック表示部
分とのそれぞれに適合した階調特性によりＬＣＤを制御
して、両者の表示品質を最良状態にすることのできる液
晶表示装置を実現することにある。
で、その目的は、ビデオ表示部分とグラフィック表示部
分とのそれぞれに適合した階調特性によりＬＣＤを制御
して、両者の表示品質を最良状態にすることのできる液
晶表示装置を実現することにある。
【００１０】
【課題を解決するための手段】前記の課題を解決する本
発明は、ビデオデータとグラフィックデータとを重畳し
てＬＣＤに表示させるためのフレームメモリとミキサを
備えたＳＧ部と、前記ビデオデータとグラフィックデー
タとを表示するＬＣＤと、該ＬＣＤの階調特性を決定す
るデータをテーブルとして持つＬＵＴと、前記ＬＣＤに
表示するためにアナログ信号に変換するＤＡ変換器を備
えたＤＵ部とで構成される液晶表示装置において、前記
ＳＧ部内に設けられているフレームメモリに書き込まれ
るグラフィックデータの指標とするためのフラグを発生
するフラグ発生器と、前記フラグを格納し、前記フレー
ムメモリに格納されているデータと共に読み出されて前
記ミキサに入力されるフラグメモリと、前記フラグによ
って識別されるグラフィック用データとビデオデータの
それぞれに対応する２種類の階調制御データをテーブル
として格納するＬＵＴとを具備し、前記ＳＧ部と前記Ｄ
Ｕ部間で伝送される表示データに１ビットの前記フラグ
を追加することにより、ビデオ用とグラフィック用にそ
れぞれ最適な階調特性でＬＣＤに表示させるようにした
ことを特徴とするものである。
発明は、ビデオデータとグラフィックデータとを重畳し
てＬＣＤに表示させるためのフレームメモリとミキサを
備えたＳＧ部と、前記ビデオデータとグラフィックデー
タとを表示するＬＣＤと、該ＬＣＤの階調特性を決定す
るデータをテーブルとして持つＬＵＴと、前記ＬＣＤに
表示するためにアナログ信号に変換するＤＡ変換器を備
えたＤＵ部とで構成される液晶表示装置において、前記
ＳＧ部内に設けられているフレームメモリに書き込まれ
るグラフィックデータの指標とするためのフラグを発生
するフラグ発生器と、前記フラグを格納し、前記フレー
ムメモリに格納されているデータと共に読み出されて前
記ミキサに入力されるフラグメモリと、前記フラグによ
って識別されるグラフィック用データとビデオデータの
それぞれに対応する２種類の階調制御データをテーブル
として格納するＬＵＴとを具備し、前記ＳＧ部と前記Ｄ
Ｕ部間で伝送される表示データに１ビットの前記フラグ
を追加することにより、ビデオ用とグラフィック用にそ
れぞれ最適な階調特性でＬＣＤに表示させるようにした
ことを特徴とするものである。
【００１１】
【作用】書き込みモードのフレームメモリにＧＣアドレ
スによりグラフィックデータを書き込み、同時にフラグ
発生器はフラグを発生してフラグメモリに書き込む。読
み出しモードになると、フレームメモリからグラフィッ
クデータが、フラグメモリからフラグが読み出されて、
ミキサに入力される。
スによりグラフィックデータを書き込み、同時にフラグ
発生器はフラグを発生してフラグメモリに書き込む。読
み出しモードになると、フレームメモリからグラフィッ
クデータが、フラグメモリからフラグが読み出されて、
ミキサに入力される。
【００１２】ミキサはフラグのあるグラフィックデータ
を優先して通過させる。ＬＵＴはフラグのある場合、グ
ラフィック用の階調特性のデータを出力させる。フラグ
の無いビデオデータに対してはビデオ用の階調特性のデ
ータを出力させて、いずれのデータに対しても最良の階
調特性のデータをＬＣＤに供給する。
を優先して通過させる。ＬＵＴはフラグのある場合、グ
ラフィック用の階調特性のデータを出力させる。フラグ
の無いビデオデータに対してはビデオ用の階調特性のデ
ータを出力させて、いずれのデータに対しても最良の階
調特性のデータをＬＣＤに供給する。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は本発明の一実施例の装置のブロック
図である。本発明では図３に示した従来の液晶表示装置
のうちＧＣ３（図３に示す）の出力データを処理するグ
ラフィック表示部分のデータ処理部に改良を加えている
ので、その部分のみを示してある。ＧＣ３からはＧＣア
ドレスとＧＣグラフィックデータが出力されているの
で、実施例の装置に対する入力データはＧＣアドレスと
ＧＣグラフィックデータである。
に説明する。図１は本発明の一実施例の装置のブロック
図である。本発明では図３に示した従来の液晶表示装置
のうちＧＣ３（図３に示す）の出力データを処理するグ
ラフィック表示部分のデータ処理部に改良を加えている
ので、その部分のみを示してある。ＧＣ３からはＧＣア
ドレスとＧＣグラフィックデータが出力されているの
で、実施例の装置に対する入力データはＧＣアドレスと
ＧＣグラフィックデータである。
【００１４】図において、図３と同等の部分には同一の
符号を付してある。図中、Ｓ5 はフレームメモリへのＧ
Ｃグラフィックデータの書き込みアドレスをフレームメ
モリＡ４とフレームメモリＢ５とに切り替え入力するた
めのスイッチで、動接点ｃがａ側に入った時フレームメ
モリＡ４へのデータの書き込みが行われ、動接点ｃがｂ
側に入った時フレームメモリＢ５へのデータの書き込み
が行われる。Ｓ6 はＧＣグラフィックデータをフレーム
メモリＡ４とフレームメモリＢ５とに切り替え入力させ
るためのスイッチで、接点位置とフレームメモリとの関
係はスイッチＳ 5 と同じである。
符号を付してある。図中、Ｓ5 はフレームメモリへのＧ
Ｃグラフィックデータの書き込みアドレスをフレームメ
モリＡ４とフレームメモリＢ５とに切り替え入力するた
めのスイッチで、動接点ｃがａ側に入った時フレームメ
モリＡ４へのデータの書き込みが行われ、動接点ｃがｂ
側に入った時フレームメモリＢ５へのデータの書き込み
が行われる。Ｓ6 はＧＣグラフィックデータをフレーム
メモリＡ４とフレームメモリＢ５とに切り替え入力させ
るためのスイッチで、接点位置とフレームメモリとの関
係はスイッチＳ 5 と同じである。
【００１５】２１は書き込みアドレスであるＧＣアドレ
スと、読み出しアドレス発生器２２の出力の読み出しア
ドレスとを切り替えてフレームメモリＡ４に入力させる
ためのセレクタＡ、２３は同様にＧＣアドレスと読み出
しアドレスとを切り替えてフレームメモリＢ５に入力さ
せるためのセレクタＢである。セレクタＡ２１、セレク
タＢ２３は従来の装置にも含まれているが、図３では省
略して示さなかったものである。２４，２５はＧＣグラ
フィックデータを増幅してそれぞれフレームメモリＡ４
及びフレームメモリＢ５に入力させる増幅器である。
スと、読み出しアドレス発生器２２の出力の読み出しア
ドレスとを切り替えてフレームメモリＡ４に入力させる
ためのセレクタＡ、２３は同様にＧＣアドレスと読み出
しアドレスとを切り替えてフレームメモリＢ５に入力さ
せるためのセレクタＢである。セレクタＡ２１、セレク
タＢ２３は従来の装置にも含まれているが、図３では省
略して示さなかったものである。２４，２５はＧＣグラ
フィックデータを増幅してそれぞれフレームメモリＡ４
及びフレームメモリＢ５に入力させる増幅器である。
【００１６】２６はＧＣアドレスが入力された時にフラ
グとしての“１”のデータを発生するフラグ発生器であ
る。出力のフラグはフラグメモリＡ２７とフラグメモリ
Ｂ２８とにＧＣアドレスによって書き込まれる。このフ
ラグメモリＡ２７とフラグメモリＢ２８とは、フラグを
記録するデータ幅が１ビットのメモリで、そのアドレス
幅は、フレームメモリＡ４とフレームメモリＢ５で実際
にデータを格納するエリアと少なくとも同一のエリアを
カバーしている。２９は読み出しアドレスによってフレ
ームメモリＡ４から読み出されたｎビットのデータとフ
ラグメモリＡ２７から読み出された１ビットのフラグが
合成されたｎ＋１ビットのデータを増幅する増幅器、３
０は同様にフレームメモリＢ５からのデータとフラグメ
モリＢ２８からのフラグの合成データを増幅する増幅器
である。
グとしての“１”のデータを発生するフラグ発生器であ
る。出力のフラグはフラグメモリＡ２７とフラグメモリ
Ｂ２８とにＧＣアドレスによって書き込まれる。このフ
ラグメモリＡ２７とフラグメモリＢ２８とは、フラグを
記録するデータ幅が１ビットのメモリで、そのアドレス
幅は、フレームメモリＡ４とフレームメモリＢ５で実際
にデータを格納するエリアと少なくとも同一のエリアを
カバーしている。２９は読み出しアドレスによってフレ
ームメモリＡ４から読み出されたｎビットのデータとフ
ラグメモリＡ２７から読み出された１ビットのフラグが
合成されたｎ＋１ビットのデータを増幅する増幅器、３
０は同様にフレームメモリＢ５からのデータとフラグメ
モリＢ２８からのフラグの合成データを増幅する増幅器
である。
【００１７】Ｓ7 は増幅器２９と３０の出力を切り替え
てミキサ６に入力するスイッチで、Ｓ5 ，Ｓ6 ，Ｓ7 は
連動しており、フレームメモリＡとフレームメモリＢに
対するデータの書き込みと読み出しとを交互に行わせる
働きをしている。
てミキサ６に入力するスイッチで、Ｓ5 ，Ｓ6 ，Ｓ7 は
連動しており、フレームメモリＡとフレームメモリＢに
対するデータの書き込みと読み出しとを交互に行わせる
働きをしている。
【００１８】３１はセレクタＡ２１，セレクタＢ２３，
スイッチＳ5 ，Ｓ6 ，Ｓ7 の動作を制御して、フレーム
メモリＡ４，フレームメモリＢ５の交互動作を制御する
と共にフラグメモリＡ２７とフラグメモリＢ２８を初期
化する機能を有するタイミングコントローラＣである。
スイッチＳ5 ，Ｓ6 ，Ｓ7 の動作を制御して、フレーム
メモリＡ４，フレームメモリＢ５の交互動作を制御する
と共にフラグメモリＡ２７とフラグメモリＢ２８を初期
化する機能を有するタイミングコントローラＣである。
【００１９】次に上記のように構成された実施例の動作
を説明するが、フレームメモリＡ４とフレームメモリＢ
５の各系統はスイッチＳ5 ，Ｓ6，Ｓ7 の切り替えによ
り交互に動作するので、フレームメモリＡ４の系統のみ
を図２に示し、これに基づいて説明を行う。図におい
て、各部分には図１に用いた符号と同一の符号を用いて
ある。
を説明するが、フレームメモリＡ４とフレームメモリＢ
５の各系統はスイッチＳ5 ，Ｓ6，Ｓ7 の切り替えによ
り交互に動作するので、フレームメモリＡ４の系統のみ
を図２に示し、これに基づいて説明を行う。図におい
て、各部分には図１に用いた符号と同一の符号を用いて
ある。
【００２０】先ずフレームメモリＡ４へのＧＣグラフィ
ックデータ書き込み時の動作を説明する。データ書き込
み時にはタイミングコントローラＣ３１の制御によりス
イッチＳ5 ，Ｓ6 の動接点ｃは接点ａ側に入れられてＧ
ＣアドレスはセレクタＡ２１に接続され、ＧＣグラフィ
ックデータは増幅器２４に入力される。又、スイッチＳ
7 の動接点ｃは接点ｂに接続されて、フレームメモリＡ
４とフラグメモリＡ２７の出力回路はミキサ６とは遮断
される。同時にタイミングコントローラＣ３１の制御に
よりフラグメモリＡ２７は初期化されて、その内容はす
べて０になる。更にセレクタＡ２１はタイミングコント
ローラＣ３１の制御により、ＧＣアドレスをフレームメ
モリＡ４に入力させる。
ックデータ書き込み時の動作を説明する。データ書き込
み時にはタイミングコントローラＣ３１の制御によりス
イッチＳ5 ，Ｓ6 の動接点ｃは接点ａ側に入れられてＧ
ＣアドレスはセレクタＡ２１に接続され、ＧＣグラフィ
ックデータは増幅器２４に入力される。又、スイッチＳ
7 の動接点ｃは接点ｂに接続されて、フレームメモリＡ
４とフラグメモリＡ２７の出力回路はミキサ６とは遮断
される。同時にタイミングコントローラＣ３１の制御に
よりフラグメモリＡ２７は初期化されて、その内容はす
べて０になる。更にセレクタＡ２１はタイミングコント
ローラＣ３１の制御により、ＧＣアドレスをフレームメ
モリＡ４に入力させる。
【００２１】増幅器２４で増幅されたＧＣグラフィック
データは、ＧＣアドレスに基づき指定されたフレームメ
モリＡ４のアドレスに書き込まれ、フラグ発生器２６の
出力のフラグもフラグメモリＡ２７の同一アドレスに書
き込まれる。
データは、ＧＣアドレスに基づき指定されたフレームメ
モリＡ４のアドレスに書き込まれ、フラグ発生器２６の
出力のフラグもフラグメモリＡ２７の同一アドレスに書
き込まれる。
【００２２】フレームメモリＡ４に対する書き込みモー
ドが終ると、タイミングコントローラＣ３１はスイッチ
Ｓ5 ，Ｓ6 ，Ｓ7 の動接点ｃを反対側接点に入れ、セレ
クタＡ２１の出力を読み出しアドレス発生器２２からの
読み出しアドレスに切り替えてフレームメモリＡ４とフ
ラグメモリＡ２７に入力する。この読み出しアドレスに
よりフレームメモリＡ４からのｎビットのＧＣグラフィ
ックデータとフラグメモリＡ２７からの１ビットのフラ
グとが出力され、合成されて増幅器２９で増幅された
後、スイッチＳ7 のａ−ｃ接点を経てミキサ６に入力さ
れる。
ドが終ると、タイミングコントローラＣ３１はスイッチ
Ｓ5 ，Ｓ6 ，Ｓ7 の動接点ｃを反対側接点に入れ、セレ
クタＡ２１の出力を読み出しアドレス発生器２２からの
読み出しアドレスに切り替えてフレームメモリＡ４とフ
ラグメモリＡ２７に入力する。この読み出しアドレスに
よりフレームメモリＡ４からのｎビットのＧＣグラフィ
ックデータとフラグメモリＡ２７からの１ビットのフラ
グとが出力され、合成されて増幅器２９で増幅された
後、スイッチＳ7 のａ−ｃ接点を経てミキサ６に入力さ
れる。
【００２３】ミキサ６には別にビデオデータが入力され
ており、ここで混合されるが、フラグを伴ったデータ、
即ちＧＣグラフィックデータが入力された場合は、ビデ
オデータの入力を阻止してグラフィックデータのみをフ
ラグと共に通過させる。フラグが入力されない時期即ち
ＧＣグラフィックデータが入力されない時はビデオデー
タが出力される。即ちグラフィックデータ優先で混合さ
れる。
ており、ここで混合されるが、フラグを伴ったデータ、
即ちＧＣグラフィックデータが入力された場合は、ビデ
オデータの入力を阻止してグラフィックデータのみをフ
ラグと共に通過させる。フラグが入力されない時期即ち
ＧＣグラフィックデータが入力されない時はビデオデー
タが出力される。即ちグラフィックデータ優先で混合さ
れる。
【００２４】ＬＵＴ１２はフラグの存否をチェックし、
フラグの存在するデータに対してはグラフィック用の階
調特性のデータを出力し、フラグの無いデータに対して
はビデオ用の階調特性のデータを出力するように切り替
える。即ちビデオデータに対してはその階調制御電圧の
範囲を拡張して与えるものである。
フラグの存在するデータに対してはグラフィック用の階
調特性のデータを出力し、フラグの無いデータに対して
はビデオ用の階調特性のデータを出力するように切り替
える。即ちビデオデータに対してはその階調制御電圧の
範囲を拡張して与えるものである。
【００２５】タイミングコントローラＣ３１がフレーム
メモリＡ４側を読み出しモードに切り替えた時はフレー
ムメモリＢ５側は書き込みモードになって、既述のよう
な動作をしている。
メモリＡ４側を読み出しモードに切り替えた時はフレー
ムメモリＢ５側は書き込みモードになって、既述のよう
な動作をしている。
【００２６】以上説明したように本実施例によれば、従
来ＳＧ部からＤＵ部に伝送していた表示データにフラグ
用の１ビットを追加したことにより、ＬＵＴはビデオデ
ータとグラフィックデータを判別してビデオ用のＬＵＴ
とグラフィック用のＬＵＴをそれぞれ設定することがで
きるようになり、ビデオデータの階調範囲が狭くなるこ
とがなく、それぞれのデータが最適な階調特性でＬＣＤ
に重畳表示を行うことができるようになった。
来ＳＧ部からＤＵ部に伝送していた表示データにフラグ
用の１ビットを追加したことにより、ＬＵＴはビデオデ
ータとグラフィックデータを判別してビデオ用のＬＵＴ
とグラフィック用のＬＵＴをそれぞれ設定することがで
きるようになり、ビデオデータの階調範囲が狭くなるこ
とがなく、それぞれのデータが最適な階調特性でＬＣＤ
に重畳表示を行うことができるようになった。
【００２７】尚、本発明は上記実施例に限定されるもの
ではない。例えば、実施例においては従来の装置と同様
にビデオデータ用のフレームメモリとグラフィックデー
タ用のフレームメモリとを別々に持った例を示したが、
１個のフレームメモリの中に先ずビデオデータを書き込
み、ビデオデータのブランキング時間に同じフレームメ
モリ上にグラフィックデータを上書きする方式を採用す
るようにすることができる。この場合においてもデータ
幅１ビットのメモリを追加し、ビデオデータを書き込む
時は“０”を書き込み、ＧＣからグラフィックデータを
書き込む時は“１”を書き込むように構成すれば、同様
の動作をさせることができる。
ではない。例えば、実施例においては従来の装置と同様
にビデオデータ用のフレームメモリとグラフィックデー
タ用のフレームメモリとを別々に持った例を示したが、
１個のフレームメモリの中に先ずビデオデータを書き込
み、ビデオデータのブランキング時間に同じフレームメ
モリ上にグラフィックデータを上書きする方式を採用す
るようにすることができる。この場合においてもデータ
幅１ビットのメモリを追加し、ビデオデータを書き込む
時は“０”を書き込み、ＧＣからグラフィックデータを
書き込む時は“１”を書き込むように構成すれば、同様
の動作をさせることができる。
【００２８】
【発明の効果】以上詳細に説明したように本発明によれ
ば、ビデオ表示部分はビデオ用の階調特性、グラフィッ
ク表示部分はグラフィック用の階調特性でＬＣＤを制御
することができるようになり、両方の表示品質が最良の
状態で得られることができるようになって、実用上の効
果は大きい。
ば、ビデオ表示部分はビデオ用の階調特性、グラフィッ
ク表示部分はグラフィック用の階調特性でＬＣＤを制御
することができるようになり、両方の表示品質が最良の
状態で得られることができるようになって、実用上の効
果は大きい。
【図１】本発明の一実施例の装置のグラフィック表示用
データに関する部分を示したブロック図である。
データに関する部分を示したブロック図である。
【図２】実施例説明のため１系統のみを示したブロック
図である。
図である。
【図３】従来の液晶表示装置の概略構成を示すブロック
図である。
図である。
【図４】ＬＣＤの輝度と階調制御電圧との関係曲線図
で、特にグラフィック表示用データとビデオ表示用デー
タとの階調特性を示した図である。
で、特にグラフィック表示用データとビデオ表示用デー
タとの階調特性を示した図である。
４，５ フレームメモリ ６ ミキサ １２ ＬＵＴ １４ ＬＣＤ ２６ フラグ発生器 ２７，２８ フラグメモリ
Claims (1)
- 【請求項１】 ビデオデータとグラフィックデータとを
重畳してＬＣＤに表示させるためのフレームメモリとミ
キサを備えたＳＧ部と、前記ビデオデータとグラフィッ
クデータとを表示するＬＣＤと、該ＬＣＤの階調特性を
決定するデータをテーブルとして持つＬＵＴと、前記Ｌ
ＣＤに表示するためにアナログ信号に変換するＤＡ変換
器を備えたＤＵ部とで構成される液晶表示装置におい
て、 前記ＳＧ部内に設けられているフレームメモリ（４，
５）に書き込まれるグラフィックデータの指標とするた
めのフラグを発生するフラグ発生器（２６）と、 前記フラグを格納し、前記フレームメモリ（４，５）に
格納されているデータと共に読み出されて前記ミキサ
（６）に入力されるフラグメモリ（２７，２８）と、 前記フラグによって識別されるグラフィック用データと
ビデオデータのそれぞれに対応する２種類の階調制御デ
ータをテーブルとして格納するＬＵＴ（１２）とを具備
し、 前記ＳＧ部と前記ＤＵ部間で伝送される表示データに１
ビットの前記フラグを追加することにより、ビデオ用と
グラフィック用にそれぞれ最適な階調特性でＬＣＤに表
示させるようにしたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23494791A JPH0572998A (ja) | 1991-09-13 | 1991-09-13 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23494791A JPH0572998A (ja) | 1991-09-13 | 1991-09-13 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0572998A true JPH0572998A (ja) | 1993-03-26 |
Family
ID=16978758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23494791A Pending JPH0572998A (ja) | 1991-09-13 | 1991-09-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0572998A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0712241A3 (en) * | 1994-11-14 | 1997-05-02 | Texas Instruments Inc | Graphic subsystem for use with a video display system |
| WO2004036534A1 (en) * | 2002-10-21 | 2004-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7847793B2 (en) | 2005-12-08 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Control circuit of display device, and display device and electronic appliance incorporating the same |
| US8159478B2 (en) | 2004-09-27 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device using the same |
-
1991
- 1991-09-13 JP JP23494791A patent/JPH0572998A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0712241A3 (en) * | 1994-11-14 | 1997-05-02 | Texas Instruments Inc | Graphic subsystem for use with a video display system |
| WO2004036534A1 (en) * | 2002-10-21 | 2004-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| US7330179B2 (en) | 2002-10-21 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| CN100397458C (zh) * | 2002-10-21 | 2008-06-25 | 株式会社半导体能源研究所 | 显示器件及其驱动方法 |
| US8159478B2 (en) | 2004-09-27 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device using the same |
| US7847793B2 (en) | 2005-12-08 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Control circuit of display device, and display device and electronic appliance incorporating the same |
| US8004510B2 (en) | 2005-12-08 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Control circuit of display device, and display device, and display device and electronic appliance incorporating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346972B1 (en) | Video display apparatus with on-screen display pivoting function | |
| US5642498A (en) | System for simultaneous display of multiple video windows on a display device | |
| US5838336A (en) | Method and system for displaying images on a display device | |
| US5204664A (en) | Display apparatus having a look-up table for converting pixel data to color data | |
| JPH08502150A (ja) | ビジュアルフレームバッファ・アーキテクチャ | |
| JPH0651752A (ja) | ビジュアルデータ処理装置 | |
| JP4263190B2 (ja) | 映像合成回路 | |
| KR20020068951A (ko) | 표시 드라이버, 표시 유닛, 표시 패널, 전자기기 및 표시구동 방법 | |
| JP2001509920A (ja) | 補間用のラインバッファを画素のルックアップテーブルとして用いる方法及び装置 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JPH0636580B2 (ja) | ス−パ−インポ−ズシステム | |
| JPS61215587A (ja) | 画像表示装置 | |
| JPH08146933A (ja) | 表示制御装置 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JPH03150971A (ja) | 合成画像の表示装置およびハッチング回路 | |
| JP2506897B2 (ja) | マルチウィンドウ表示制御方式 | |
| US6980217B1 (en) | Integration of video processing into a block move engine | |
| JPS6269289A (ja) | 画像メモリの制御方式 | |
| JPH01321577A (ja) | 画像処理装置 | |
| JPH0553554A (ja) | 静止画像の処理回路 | |
| JPH04114195A (ja) | 画像記憶装置 | |
| JPS63142783A (ja) | スキヤンコンバ−タ | |
| JP2004333376A (ja) | 画像表示装置 | |
| JPH0255477A (ja) | 画像合成装置 | |
| JPH0428311B2 (ja) |