JPH0573302A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH0573302A JPH0573302A JP3234245A JP23424591A JPH0573302A JP H0573302 A JPH0573302 A JP H0573302A JP 3234245 A JP3234245 A JP 3234245A JP 23424591 A JP23424591 A JP 23424591A JP H0573302 A JPH0573302 A JP H0573302A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control signal
- circuit
- memory control
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】シングルチップマイコンなどで、プログラムカ
ウンタ空間分以上の記憶領域を制御する。 【構成】シングルチップマイコン１において、メモリ制
御レジスタ１５と、前記メモリ制御レジスタ１５の出力
と、プロゲラムカウンタ２からのアドレス信号７により
出力される制御信号を切換える切換え回路１６とから成
る。
ウンタ空間分以上の記憶領域を制御する。 【構成】シングルチップマイコン１において、メモリ制
御レジスタ１５と、前記メモリ制御レジスタ１５の出力
と、プロゲラムカウンタ２からのアドレス信号７により
出力される制御信号を切換える切換え回路１６とから成
る。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に外部メモリ拡張動作を行うマイクロプロセッ
サに関する。
関し、特に外部メモリ拡張動作を行うマイクロプロセッ
サに関する。
【０００２】
【従来の技術】マイクロコンピュータには、一般にメモ
リ回路を内蔵しているが、内部メモリ回路とは別に、マ
イクロコンピュータの外部にメモリ回路が必要なユーザ
のために、外部拡張モードがある。
リ回路を内蔵しているが、内部メモリ回路とは別に、マ
イクロコンピュータの外部にメモリ回路が必要なユーザ
のために、外部拡張モードがある。
【０００３】図２において、従来の外部拡張モードを有
するマイクロコンピュータ１と外部メモリ回路６との構
成例を示す。図２において、マイクロコンピュータ１
は、プログラムカウンタ２と、メモリ空間判別回路３
と、内部メモリ回路４と、外部メモリ回路６とのインタ
フェース端子としての外部メモリ制御端子５とを備えて
いる。
するマイクロコンピュータ１と外部メモリ回路６との構
成例を示す。図２において、マイクロコンピュータ１
は、プログラムカウンタ２と、メモリ空間判別回路３
と、内部メモリ回路４と、外部メモリ回路６とのインタ
フェース端子としての外部メモリ制御端子５とを備えて
いる。
【０００４】次にメモリ制御の動作について説明する。
メモリ空間判別回路３は、プログラムカウンタ２から出
力されるアドレス信号７により空間判別を行ない、内部
メモリ回路４に割り当てられたアドレスをプログラムカ
ウンタが発生した時には、内部メモリ制御信号８を許可
することにより、内部メモリ回路４を動作可能にし、一
方外部メモリ制御信号９を禁止にすることにより、外部
メモリ制御端子５に接続される外部メモリ回路６は動作
を停止する。
メモリ空間判別回路３は、プログラムカウンタ２から出
力されるアドレス信号７により空間判別を行ない、内部
メモリ回路４に割り当てられたアドレスをプログラムカ
ウンタが発生した時には、内部メモリ制御信号８を許可
することにより、内部メモリ回路４を動作可能にし、一
方外部メモリ制御信号９を禁止にすることにより、外部
メモリ制御端子５に接続される外部メモリ回路６は動作
を停止する。
【０００５】また、外部メモリ回路６に割り当てられた
アドレスをプログラムカウンタが発生した時には、外部
メモリ制御信号９を許可することにより、外部メモリ制
御信号５に接続される外部メモリ回路６を動作可能に
し、一方内部メモリ制御信号８を禁止にすることによ
り、内部メモリ回路４は動作を停止する。
アドレスをプログラムカウンタが発生した時には、外部
メモリ制御信号９を許可することにより、外部メモリ制
御信号５に接続される外部メモリ回路６を動作可能に
し、一方内部メモリ制御信号８を禁止にすることによ
り、内部メモリ回路４は動作を停止する。
【０００６】
【発明が解決しようとする課題】前述した従来のプログ
ラムカウンタ２から出力されるアドレスによりメモリ回
路を選択するマイクロコンピュータ１の場合、プログラ
ムカウンタ２から出力されるアドレス内に、内部メモリ
回路４と外部メモリ回路６のアドレスを割当てなければ
ならない。
ラムカウンタ２から出力されるアドレスによりメモリ回
路を選択するマイクロコンピュータ１の場合、プログラ
ムカウンタ２から出力されるアドレス内に、内部メモリ
回路４と外部メモリ回路６のアドレスを割当てなければ
ならない。
【０００７】従って、プログラムカウンタ２から出力さ
れるアドレス以上に記憶領域が必要な場合、マイクロコ
ンピュータ１自体の仕様を大幅に変更しなければならな
いという欠点がある。
れるアドレス以上に記憶領域が必要な場合、マイクロコ
ンピュータ１自体の仕様を大幅に変更しなければならな
いという欠点がある。
【０００８】本発明の目的は、前記欠点を解決し、マイ
クロコンピュータ自体の仕様を大幅に変更せずに済むよ
うにしたマイクロコンピュータを提供することにある。
クロコンピュータ自体の仕様を大幅に変更せずに済むよ
うにしたマイクロコンピュータを提供することにある。
【０００９】
【課題を解決するための手段】本発明のマイクロコンピ
ュータの構成は、メモリ回路を制御するのに必要な情報
を記憶するメモリ制御レジスタと、前記メモリ制御レジ
スタから出力される制御信号とプログラムカウンタの値
によりメモリ空間判別された制御信号とを切換えるメモ
リ制御信号切換え回路とを備えることを特徴とする。
ュータの構成は、メモリ回路を制御するのに必要な情報
を記憶するメモリ制御レジスタと、前記メモリ制御レジ
スタから出力される制御信号とプログラムカウンタの値
によりメモリ空間判別された制御信号とを切換えるメモ
リ制御信号切換え回路とを備えることを特徴とする。
【００１０】
【実施例】図１は本発明の一実施例のマイクロコンピュ
ータを示すブロック図である。
ータを示すブロック図である。
【００１１】図１において、本発明の一実施例の外部拡
張モードを有するマイクロコンピュータ１と外部メモリ
回路６との構成例を示す。
張モードを有するマイクロコンピュータ１と外部メモリ
回路６との構成例を示す。
【００１２】本マイクロコンピュータ１は、プログラム
カウンタ２と、メモリ空間判別回路３と、メモリ制御レ
ジスタ１５と、メモリ制御信号切換え回路１６と、内部
メモリ回路４と、外部メモリ回路６とのインタフェース
端子としての外部メモリ制御端子５とを備えている。
カウンタ２と、メモリ空間判別回路３と、メモリ制御レ
ジスタ１５と、メモリ制御信号切換え回路１６と、内部
メモリ回路４と、外部メモリ回路６とのインタフェース
端子としての外部メモリ制御端子５とを備えている。
【００１３】次に同図を用いて各部の動作を説明する。
マイクロコンピュータ１の内部でリード・ライト可能な
メモリ制御レジスタ１５から出力されるメモリ制御信号
１２，１３，１４は、同時には“１”になることがな
く、メモリ制御信号１４が“１”の場合、メモリ制御切
換え回路１６により、内部メモリ判定信号１０は、内部
メモリ制御信号８に伝わり、内部メモリ制御信号８は内
部メモリ回路４に、また外部メモリ判定信号１１は外部
メモリ制御信号９に伝わり、外部メモリ制御信号９は外
部メモリ制御端子５を通して、外部メモリ回路６に接続
されている。このため、従来例と同様に動作する。
マイクロコンピュータ１の内部でリード・ライト可能な
メモリ制御レジスタ１５から出力されるメモリ制御信号
１２，１３，１４は、同時には“１”になることがな
く、メモリ制御信号１４が“１”の場合、メモリ制御切
換え回路１６により、内部メモリ判定信号１０は、内部
メモリ制御信号８に伝わり、内部メモリ制御信号８は内
部メモリ回路４に、また外部メモリ判定信号１１は外部
メモリ制御信号９に伝わり、外部メモリ制御信号９は外
部メモリ制御端子５を通して、外部メモリ回路６に接続
されている。このため、従来例と同様に動作する。
【００１４】メモリ制御信号１４が“０”の場合は、メ
モリ制御切換え回路１６により、メモリ制御信号１２
は、内部メモリ制御信号８に伝わり、メモリ制御信号１
３は外部メモリ制御信号９に伝わり、メモリ制御信号１
２が“１”になると、内部メモリ回路４が動作し、外部
メモリ回路６は動作を停止し、メモリ制御信号１３が
“１”になると、外部メモリ回路６に動作し、内部メモ
リ回路４は動作を停止する。
モリ制御切換え回路１６により、メモリ制御信号１２
は、内部メモリ制御信号８に伝わり、メモリ制御信号１
３は外部メモリ制御信号９に伝わり、メモリ制御信号１
２が“１”になると、内部メモリ回路４が動作し、外部
メモリ回路６は動作を停止し、メモリ制御信号１３が
“１”になると、外部メモリ回路６に動作し、内部メモ
リ回路４は動作を停止する。
【００１５】従って、メモリ制御信号１２を“１”にす
れば、プログラムカウンタ２から出力されるアドレスの
全てを内部メモリ回路４で使用でき、またメモリ制御信
号１３を“１”にすれば、プログラムカウンタ２から出
力されるアドレスの全てを外部メモリ回路６で使用でき
る。
れば、プログラムカウンタ２から出力されるアドレスの
全てを内部メモリ回路４で使用でき、またメモリ制御信
号１３を“１”にすれば、プログラムカウンタ２から出
力されるアドレスの全てを外部メモリ回路６で使用でき
る。
【００１６】このように、本実施例のマイクロコンピュ
ータは、特に外部拡張モードを有するマイクロコンピュ
ータにおいて、メモリ制御レジスタと、前記メモリ制御
レジスタの出力とプログラムカウンタからのアドレス信
号により出力される制御信号とを切換える切換え回路と
を備えている。
ータは、特に外部拡張モードを有するマイクロコンピュ
ータにおいて、メモリ制御レジスタと、前記メモリ制御
レジスタの出力とプログラムカウンタからのアドレス信
号により出力される制御信号とを切換える切換え回路と
を備えている。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
メモリ制御レジスタを制御することにより、内部メモリ
回路と外部メモリ回路とのどちらを動作させるかを選択
できるため、プログラムカウンタから出力されるアドレ
ス分の記憶領域を内部メモリ回路及び外部メモリ回路に
持つことができるという効果を有する。
メモリ制御レジスタを制御することにより、内部メモリ
回路と外部メモリ回路とのどちらを動作させるかを選択
できるため、プログラムカウンタから出力されるアドレ
ス分の記憶領域を内部メモリ回路及び外部メモリ回路に
持つことができるという効果を有する。
【図１】本発明の一実施例の外部拡張モードを有するマ
イクロコンピュータと外部メモリ回路とを示すブロック
図である。
イクロコンピュータと外部メモリ回路とを示すブロック
図である。
【図２】従来例の外部拡張モードを有するマイクロコン
ピュータと外部メモリ回路とのブロック図である。
ピュータと外部メモリ回路とのブロック図である。
１ マイクロコンピュータ ２ プログラムカウンタ ３ メモリ空間判別回路 ４ 内部メモリ回路 ５ 外部メモリ制御端子 ６ 外部メモリ回路 ７ アドレス信号 ８ 内部メモリ制御信号 ９ 外部メモリ制御信号 １０ 内部メモリ判定信号 １１ 外部メモリ判定信号 １２，１３，１４ メモリ制御信号 １５ メモリ制御レジスタ １６ メモリ制御信号切換え回路
Claims (1)
- 【請求項１】 メモリ回路を制御するのに必要な情報を
記憶するメモリ制御レジスタと、前記メモリ制御レジス
タから出力される制御信号とプログラムカウンタの値に
よりメモリ空間判別された制御信号とを切換えるメモリ
制御信号切換え回路とを備えることを特徴とするマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234245A JPH0573302A (ja) | 1991-09-13 | 1991-09-13 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234245A JPH0573302A (ja) | 1991-09-13 | 1991-09-13 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573302A true JPH0573302A (ja) | 1993-03-26 |
Family
ID=16967955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234245A Pending JPH0573302A (ja) | 1991-09-13 | 1991-09-13 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573302A (ja) |
-
1991
- 1991-09-13 JP JP3234245A patent/JPH0573302A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04178791A (ja) | Ｉｃカード | |
| JPH0573302A (ja) | マイクロコンピユータ | |
| US5712991A (en) | Buffer memory for I/O writes programmable selective | |
| US5396611A (en) | Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space | |
| US6092148A (en) | Microcomputer having different memory capacities that can be selected from a common chip layout | |
| US6430630B1 (en) | Direct data access between input and output ports | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| KR920003271B1 (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| JPH06103478B2 (ja) | マイクロコンピユ−タ | |
| JPH08147262A (ja) | マイクロプロセッサ | |
| JPH0869355A (ja) | アナログ／デジタル変換装置 | |
| JPH0365740A (ja) | プログラム起動頻度表示回路 | |
| JPH04311244A (ja) | マイクロコンピュータ | |
| JPH04255081A (ja) | マイクロコンピュータ | |
| JPH05173876A (ja) | 増設メモリボード | |
| JP2754700B2 (ja) | Ｉ／ｏ装置 | |
| JPH05108477A (ja) | メモリアクセス方式 | |
| JPS60238972A (ja) | Ｐｏｓタ−ミナル | |
| JPH03116498A (ja) | 記憶装置 | |
| JPH0628245A (ja) | マイクロコンピュータ | |
| JPS6027017A (ja) | 端末装置の動作モ−ド設定方式 | |
| JPH03191487A (ja) | シングルチップマイクロコンピュータ | |
| JPH02259943A (ja) | ワークエリアを用いた演算制御装置 | |
| JPH04107657A (ja) | マイクロプロセッサ | |
| JPS59100928A (ja) | Ｉｐｌ制御回路 |