JPH0573311A - 処理装置における命令バツフアの命令書換方式 - Google Patents
処理装置における命令バツフアの命令書換方式Info
- Publication number
- JPH0573311A JPH0573311A JP3231736A JP23173691A JPH0573311A JP H0573311 A JPH0573311 A JP H0573311A JP 3231736 A JP3231736 A JP 3231736A JP 23173691 A JP23173691 A JP 23173691A JP H0573311 A JPH0573311 A JP H0573311A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- buffer
- unit
- memory
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 本発明は、メモリ部から読出されたプログラ
ム命令を命令バッファに複数保持すると共に、この保持
された命令を実行途中にメモリ部に格納されている命令
が書換えられた場合、この命令が命令バッファに保持さ
れた命令に該当するものであることを検出したときに、
これをメモリ部から読出し命令バッファに書込む処理装
置における命令バッファの命令書換方式に関し、処理装
置の処理効率を改善して処理速度を向上させることを目
的とする。 【構成】 命令実行部３で一命令を実行途中に、書換検
出部４で上記検出をしたとき、この検出があったことを
記憶する書換発生フラグ部５を設けると共に、上記一命
令の実行が終了したときに書換発生フラグ部５を調べ、
もし上記検出があったことを記憶していた場合には、メ
モリ部１から上記書換えられた命令を読出しこれを命令
バッファ２に書込むことである。
ム命令を命令バッファに複数保持すると共に、この保持
された命令を実行途中にメモリ部に格納されている命令
が書換えられた場合、この命令が命令バッファに保持さ
れた命令に該当するものであることを検出したときに、
これをメモリ部から読出し命令バッファに書込む処理装
置における命令バッファの命令書換方式に関し、処理装
置の処理効率を改善して処理速度を向上させることを目
的とする。 【構成】 命令実行部３で一命令を実行途中に、書換検
出部４で上記検出をしたとき、この検出があったことを
記憶する書換発生フラグ部５を設けると共に、上記一命
令の実行が終了したときに書換発生フラグ部５を調べ、
もし上記検出があったことを記憶していた場合には、メ
モリ部１から上記書換えられた命令を読出しこれを命令
バッファ２に書込むことである。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ部から読出され
たプログラム命令を命令バッファに複数保持すると共
に、この保持された命令を実行途中にメモリ部に格納さ
れている命令が書換えられた場合、この命令が命令バッ
ファに保持された命令に該当するものであるときに、こ
れをメモリ部から読出し命令バッファに書込む処理装置
における命令バッファの命令書換方式に関する。
たプログラム命令を命令バッファに複数保持すると共
に、この保持された命令を実行途中にメモリ部に格納さ
れている命令が書換えられた場合、この命令が命令バッ
ファに保持された命令に該当するものであるときに、こ
れをメモリ部から読出し命令バッファに書込む処理装置
における命令バッファの命令書換方式に関する。
【０００２】
【従来の技術】図４に従来例に係る処理装置を示す。こ
の処理装置は、命令が格納されているメモリ３１と、こ
れらの命令を解析実行するＣＰＵ３６とを有している。
そして、各命令の命令長はすべて４バイトであり、また
バスが同時に転送できるバイト数いわゆるバス幅は４バ
イトである。
の処理装置は、命令が格納されているメモリ３１と、こ
れらの命令を解析実行するＣＰＵ３６とを有している。
そして、各命令の命令長はすべて４バイトであり、また
バスが同時に転送できるバイト数いわゆるバス幅は４バ
イトである。
【０００３】上記ＣＰＵ３６は、処理の高速化を図るた
めに１６バイトの容量をもち４命令を保持できる命令バ
ッファ３２を備える一方、これらの命令を実行する命令
実行部３３と、命令実行中にメモリ３１内の命令コード
が書換えられ、かつ書換えられる前の命令コードが命令
バッファ３２内に既にフェッチ済である状態（以下、Ｓ
ＩＣＯＮＦ（ＳＴＯＲＥ ＩＮＳＴＲＵＣＴＩＯＮ Ｃ
ＯＮＦＬＩＣＴＩＯＮ）状態という）を検出するＳＩＣ
ＯＮＦ検出部３４とを備えている。
めに１６バイトの容量をもち４命令を保持できる命令バ
ッファ３２を備える一方、これらの命令を実行する命令
実行部３３と、命令実行中にメモリ３１内の命令コード
が書換えられ、かつ書換えられる前の命令コードが命令
バッファ３２内に既にフェッチ済である状態（以下、Ｓ
ＩＣＯＮＦ（ＳＴＯＲＥ ＩＮＳＴＲＵＣＴＩＯＮ Ｃ
ＯＮＦＬＩＣＴＩＯＮ）状態という）を検出するＳＩＣ
ＯＮＦ検出部３４とを備えている。
【０００４】図５は上記ＳＩＣＯＮＦ検出部３４の具体
的な回路を示したものである。この回路は、上記書換え
られた命令コードが格納されたメモリ３１のライトアド
レスと、命令バッファ３２に保持されている命令を読出
したメモリ３１のアドレスとを比較器３７で比較し、こ
れが一致したときＳＩＣＯＮＦ検出信号が出力される。
的な回路を示したものである。この回路は、上記書換え
られた命令コードが格納されたメモリ３１のライトアド
レスと、命令バッファ３２に保持されている命令を読出
したメモリ３１のアドレスとを比較器３７で比較し、こ
れが一致したときＳＩＣＯＮＦ検出信号が出力される。
【０００５】本処理装置では、命令が一つずつメモリ３
１から命令バッファ３２にフェッチされ、図に示すよう
に命令Ａ，Ｂ，Ｃ，Ｄが順にメモリ３１から読出され、
これが命令バッファ３２に保持される。そして、この命
令バッファ３２に保持された命令は順に実行され、一命
令の実行が終了すると新しく次の命令がメモリ３１から
命令バッファ３２にフェッチされる。図中Ｖｉ（ｉ＝
１，２，３，４）は、命令バッファ３２における命令の
各保持エリアに対応して設けられている命令バッファ有
効フラグであり、ＮｅｘｔｉＡは現在実行されている命
令の次の命令が保持されている命令バッファ３２のアド
レスを指し、ＩＦＰ（Ｉｎｓｔｒｕｃｔｉｏｎ Ｆｅｔ
ｃｈ Ｐｏｉｎｔｅｒ）は次にフェッチする命令を命令
バッファ３２に保持する保持アドレスを指すものであ
る。
１から命令バッファ３２にフェッチされ、図に示すよう
に命令Ａ，Ｂ，Ｃ，Ｄが順にメモリ３１から読出され、
これが命令バッファ３２に保持される。そして、この命
令バッファ３２に保持された命令は順に実行され、一命
令の実行が終了すると新しく次の命令がメモリ３１から
命令バッファ３２にフェッチされる。図中Ｖｉ（ｉ＝
１，２，３，４）は、命令バッファ３２における命令の
各保持エリアに対応して設けられている命令バッファ有
効フラグであり、ＮｅｘｔｉＡは現在実行されている命
令の次の命令が保持されている命令バッファ３２のアド
レスを指し、ＩＦＰ（Ｉｎｓｔｒｕｃｔｉｏｎ Ｆｅｔ
ｃｈ Ｐｏｉｎｔｅｒ）は次にフェッチする命令を命令
バッファ３２に保持する保持アドレスを指すものであ
る。
【０００６】また、図４において命令Ａ，Ｂ，Ｃは既に
命令バッファ３２内に保持されており、命令Ｄは次に保
持される命令であることを示している。ＩＦＰの指すア
ドレスの命令バッファ有効フラグがＯＦＦの場合、次の
命令がメモリ３１からフェッチされ、命令バッファ３２
にその命令が保持されると同時に命令バッファ有効フラ
グがＯＮとなる。そして、当フラグは実行すべき命令を
命令実行部３３に移すと同時にＯＦＦとなる。
命令バッファ３２内に保持されており、命令Ｄは次に保
持される命令であることを示している。ＩＦＰの指すア
ドレスの命令バッファ有効フラグがＯＦＦの場合、次の
命令がメモリ３１からフェッチされ、命令バッファ３２
にその命令が保持されると同時に命令バッファ有効フラ
グがＯＮとなる。そして、当フラグは実行すべき命令を
命令実行部３３に移すと同時にＯＦＦとなる。
【０００７】一方、命令実行部３３では命令バッファ３
２から移された命令Ａ，Ｂ，Ｃ，Ｄを順に実行する。こ
の図では命令Ａを実行しているところが示されている。
２から移された命令Ａ，Ｂ，Ｃ，Ｄを順に実行する。こ
の図では命令Ａを実行しているところが示されている。
【０００８】さて、命令Ａを実行中この命令Ａによって
メモリ３１における命令Ｃが命令Ｃ’に書換えられた
（ＳＩＣＯＮＦ状態）とする。このとき、命令Ｂの次に
実行されるべき命令は前記書換えられた命令Ｃ’となる
が、命令バッファ３２内の命令をそのまま実行したので
は、命令Ｃが実行され矛盾が生じてしまう。
メモリ３１における命令Ｃが命令Ｃ’に書換えられた
（ＳＩＣＯＮＦ状態）とする。このとき、命令Ｂの次に
実行されるべき命令は前記書換えられた命令Ｃ’となる
が、命令バッファ３２内の命令をそのまま実行したので
は、命令Ｃが実行され矛盾が生じてしまう。
【０００９】従来技術では、このような矛盾が生じない
ように命令実行中にメモリ３１に書換えが行われたとき
のメモリライトアドレスをＳＩＣＯＮＦ検出部３４で監
視している。そして、当該アドレスが、命令バッファ３
２内に保持されている命令のメモリ３１内における格納
アドレスと一致した時、ＳＩＣＯＮＦ検出部３４でこれ
を検出してＳＩＣＯＮＦ検出信号を命令バッファ３２に
向け出力する。
ように命令実行中にメモリ３１に書換えが行われたとき
のメモリライトアドレスをＳＩＣＯＮＦ検出部３４で監
視している。そして、当該アドレスが、命令バッファ３
２内に保持されている命令のメモリ３１内における格納
アドレスと一致した時、ＳＩＣＯＮＦ検出部３４でこれ
を検出してＳＩＣＯＮＦ検出信号を命令バッファ３２に
向け出力する。
【００１０】一方、命令バッファ３２では命令バッファ
有効フラグを全て無効にし、ＩＦＰをＮｅｘｔｉＡが指
しているアドレスと同じアドレスを指すようにして、改
めて命令Ｂ，Ｃ’，Ｄを順にメモリ３１から読出しこれ
を命令バッファ３２に書込むのである。このようにする
と、命令Ｂの次には命令Ｃ’が実行され矛盾がなくな
る。
有効フラグを全て無効にし、ＩＦＰをＮｅｘｔｉＡが指
しているアドレスと同じアドレスを指すようにして、改
めて命令Ｂ，Ｃ’，Ｄを順にメモリ３１から読出しこれ
を命令バッファ３２に書込むのである。このようにする
と、命令Ｂの次には命令Ｃ’が実行され矛盾がなくな
る。
【００１１】
【発明が解決しようとする課題】ところで、上記従来例
に係る処理装置において、特に転送命令等の命令の実行
途中には複数回のメモリライトが生じることがある。例
えば、命令Ａの実行途中にメモリライトが２回実行さ
れ、各々命令Ｂと命令Ｃが書き換えられたりする場合が
ある。
に係る処理装置において、特に転送命令等の命令の実行
途中には複数回のメモリライトが生じることがある。例
えば、命令Ａの実行途中にメモリライトが２回実行さ
れ、各々命令Ｂと命令Ｃが書き換えられたりする場合が
ある。
【００１２】上記従来の方法では、命令Ａを実行途中に
命令Ｂが書換えられるＳＩＣＯＮＦ状態を検出すると、
命令バッファ有効フラグを全てＯＦＦにし、直ちに命令
Ｂ’，Ｃ，Ｄを順にメモリ３１から読出し命令バッファ
３２に書込みいわゆるメモリライトを行う。そして、上
記命令Ａの実行が継続しているときに、更に命令Ｃが書
換えられたことを検出すると、改めて命令Ｂ’，Ｃ’，
Ｄを順にメモリ３１から読出してメモリライトを行って
いた。
命令Ｂが書換えられるＳＩＣＯＮＦ状態を検出すると、
命令バッファ有効フラグを全てＯＦＦにし、直ちに命令
Ｂ’，Ｃ，Ｄを順にメモリ３１から読出し命令バッファ
３２に書込みいわゆるメモリライトを行う。そして、上
記命令Ａの実行が継続しているときに、更に命令Ｃが書
換えられたことを検出すると、改めて命令Ｂ’，Ｃ’，
Ｄを順にメモリ３１から読出してメモリライトを行って
いた。
【００１３】したがって、命令バッファ３２内の一命令
を実行中に複数回のメモリライトが生じた場合、最後の
メモリライト以外は無駄になってしまい、このことがＣ
ＰＵの処理速度を低下させていた。そのため、上記一命
令を実行中に、ＳＩＣＯＮＦ状態の発生回数が多いほど
その性能が大きく低下していた。
を実行中に複数回のメモリライトが生じた場合、最後の
メモリライト以外は無駄になってしまい、このことがＣ
ＰＵの処理速度を低下させていた。そのため、上記一命
令を実行中に、ＳＩＣＯＮＦ状態の発生回数が多いほど
その性能が大きく低下していた。
【００１４】そこで、本発明は上記問題点に鑑みてなさ
れたもので、上記複数の命令を保持できる命令バッファ
３２を有する処理装置の処理効率を改善して処理速度を
向上させることを目的とする。
れたもので、上記複数の命令を保持できる命令バッファ
３２を有する処理装置の処理効率を改善して処理速度を
向上させることを目的とする。
【００１５】
【課題を解決するための手段】以上の技術的課題を解決
するための本発明の手段は図１に示すように、プログラ
ム命令を格納するメモリ部１と、このメモリ部１から読
出した命令を複数保持する命令バッファ２と、この命令
バッファ２に保持された命令を一命令ずつ読出しこれを
実行する命令実行部３と、上記一命令を実行途中にメモ
リ部１に格納されている命令が書換えられたときに、上
記命令バッファ２に保持されている命令が上記書替えら
れた命令の格納アドレスに格納されていた命令に該当す
る命令かどうかを検出する書換検出部４とを有し、この
書換検出部４で上記検出をしたときに、上記メモリ部１
から上記書換えられた命令を読出しこれを命令バッファ
２に書込む処理装置において、上記命令実行部３で上記
一命令を実行途中に、上記書換検出部４で上記検出をし
たとき、この検出があったことを記憶する書換発生フラ
グ部５を設けると共に、上記一命令の実行が終了したと
きに書換発生フラグ部５において上記検出があったこと
を記憶していた場合には、メモリ部１から上記書換えら
れた命令を読出しこれを命令バッファ２に書込むことで
ある。
するための本発明の手段は図１に示すように、プログラ
ム命令を格納するメモリ部１と、このメモリ部１から読
出した命令を複数保持する命令バッファ２と、この命令
バッファ２に保持された命令を一命令ずつ読出しこれを
実行する命令実行部３と、上記一命令を実行途中にメモ
リ部１に格納されている命令が書換えられたときに、上
記命令バッファ２に保持されている命令が上記書替えら
れた命令の格納アドレスに格納されていた命令に該当す
る命令かどうかを検出する書換検出部４とを有し、この
書換検出部４で上記検出をしたときに、上記メモリ部１
から上記書換えられた命令を読出しこれを命令バッファ
２に書込む処理装置において、上記命令実行部３で上記
一命令を実行途中に、上記書換検出部４で上記検出をし
たとき、この検出があったことを記憶する書換発生フラ
グ部５を設けると共に、上記一命令の実行が終了したと
きに書換発生フラグ部５において上記検出があったこと
を記憶していた場合には、メモリ部１から上記書換えら
れた命令を読出しこれを命令バッファ２に書込むことで
ある。
【００１６】
【作用】上記手段によれば、上記メモリ部１から順次命
令を読出しこれを命令バッファ２に保持する。この命令
バッファ２は複数の命令を保持することができ、ここで
保持されている命令を一命令ずつ読出しこれを命令実行
部３で実行する。この命令実行部３において一命令を実
行途中に、メモリ部１に格納されている命令が命令変更
のために書換えられた場合、書換検出部４で上記命令バ
ッファ２に保持されている命令が上記書替えられた命令
の格納アドレスに格納されていた命令に該当する命令か
どうかを検出する。そして、これを検出したときには書
換発生フラグ部５に命令の書換えが発生して上記検出を
したことを記憶させる。また、上記書換えは上記一命令
を実行途中に複数回発生することがあるが、この場合は
書換発生フラグ部５は単に書換えを検出した状態を継続
するのみである。
令を読出しこれを命令バッファ２に保持する。この命令
バッファ２は複数の命令を保持することができ、ここで
保持されている命令を一命令ずつ読出しこれを命令実行
部３で実行する。この命令実行部３において一命令を実
行途中に、メモリ部１に格納されている命令が命令変更
のために書換えられた場合、書換検出部４で上記命令バ
ッファ２に保持されている命令が上記書替えられた命令
の格納アドレスに格納されていた命令に該当する命令か
どうかを検出する。そして、これを検出したときには書
換発生フラグ部５に命令の書換えが発生して上記検出を
したことを記憶させる。また、上記書換えは上記一命令
を実行途中に複数回発生することがあるが、この場合は
書換発生フラグ部５は単に書換えを検出した状態を継続
するのみである。
【００１７】そして、命令実行部３における上記一命令
の実行が終了したときに、上記書換発生フラグ部５を調
べ、もし書換えが発生していた場合には、上記書換えら
れた命令が格納されているメモリ部１の同じアドレスか
ら当該命令を読出しこれを命令バッファ２の該当場所に
書込む。したがって、上記書換えが上記一命令を実行途
中に複数回発生することがあっても、上記メモリ部１か
ら命令を読出してこれを命令バッファ２に書込む処理は
１回のみ行われるだけである。
の実行が終了したときに、上記書換発生フラグ部５を調
べ、もし書換えが発生していた場合には、上記書換えら
れた命令が格納されているメモリ部１の同じアドレスか
ら当該命令を読出しこれを命令バッファ２の該当場所に
書込む。したがって、上記書換えが上記一命令を実行途
中に複数回発生することがあっても、上記メモリ部１か
ら命令を読出してこれを命令バッファ２に書込む処理は
１回のみ行われるだけである。
【００１８】
【実施例】以下本発明に係る実施例を図面に基づいて説
明する。図２は本発明に係る処理装置の実施例を示すも
のである。この処理装置は、命令が格納されているメモ
リ２１と、これらの命令を解析実行するＣＰＵ２６とを
有する一方、各命令の命令長はすべて４バイトであり、
またバス幅は４バイトで構成されている。
明する。図２は本発明に係る処理装置の実施例を示すも
のである。この処理装置は、命令が格納されているメモ
リ２１と、これらの命令を解析実行するＣＰＵ２６とを
有する一方、各命令の命令長はすべて４バイトであり、
またバス幅は４バイトで構成されている。
【００１９】上記ＣＰＵ２６は、１６バイトの容量をも
ち４命令を保持できる命令バッファ２２と、これらの命
令を実行する命令実行部２３と、命令実行中にメモリ２
１内の命令コードが書換えられ、かつ書換えられる前の
命令コードが命令バッファ２２内に既にフェッチ済であ
るＳＩＣＯＮＦ状態を検出する書換検出部４としてのＳ
ＩＣＯＮＦ検出部２４と、更に、このＳＩＣＯＮＦ検出
部２４からの検出信号に基づきＳＩＣＯＮＦ発生を記憶
する書換発生フラグ部５としてのＳＩＣＯＮＦ発生フラ
グ部２５とを備えている。
ち４命令を保持できる命令バッファ２２と、これらの命
令を実行する命令実行部２３と、命令実行中にメモリ２
１内の命令コードが書換えられ、かつ書換えられる前の
命令コードが命令バッファ２２内に既にフェッチ済であ
るＳＩＣＯＮＦ状態を検出する書換検出部４としてのＳ
ＩＣＯＮＦ検出部２４と、更に、このＳＩＣＯＮＦ検出
部２４からの検出信号に基づきＳＩＣＯＮＦ発生を記憶
する書換発生フラグ部５としてのＳＩＣＯＮＦ発生フラ
グ部２５とを備えている。
【００２０】図３（ａ）は上記ＳＩＣＯＮＦ検出部２４
及びＳＩＣＯＮＦ発生フラグ部２５の具体的な回路を示
したものである。この回路は、比較器２７と、ＪＫフリ
ップフロップ２８と、ＡＮＤゲート２９とから構成さ
れ、上記書換えられた命令コードが格納されたメモリ２
１のライトアドレスと、命令バッファ２２に保持された
命令が格納されていたメモリ２１のアドレスとを比較器
２７で比較し、この一致信号と命令実行部２３からの命
令実行完了信号（ただし、この２つの信号は同時にＯＮ
にならないものとする）とをＪＫフリップフロップ２８
に入力し、続くＡＮＤゲート２９を介してＳＩＣＯＮＦ
発生信号を出力する。上述した一命令処理のタイムチャ
ートを図３（ｂ）に示す。
及びＳＩＣＯＮＦ発生フラグ部２５の具体的な回路を示
したものである。この回路は、比較器２７と、ＪＫフリ
ップフロップ２８と、ＡＮＤゲート２９とから構成さ
れ、上記書換えられた命令コードが格納されたメモリ２
１のライトアドレスと、命令バッファ２２に保持された
命令が格納されていたメモリ２１のアドレスとを比較器
２７で比較し、この一致信号と命令実行部２３からの命
令実行完了信号（ただし、この２つの信号は同時にＯＮ
にならないものとする）とをＪＫフリップフロップ２８
に入力し、続くＡＮＤゲート２９を介してＳＩＣＯＮＦ
発生信号を出力する。上述した一命令処理のタイムチャ
ートを図３（ｂ）に示す。
【００２１】さて、本処理装置では、命令バッファ２２
の初期状態を前記従来例の場合と同様にし、命令Ａ，
Ｂ，Ｃが既に命令バッファ２２内に保持されており、命
令Ｄが続いて格納されるものとする。そして、ここでは
命令Ａの処理中に命令Ｂと命令Ｃが書換えられる場合の
処理装置の動作を説明する。
の初期状態を前記従来例の場合と同様にし、命令Ａ，
Ｂ，Ｃが既に命令バッファ２２内に保持されており、命
令Ｄが続いて格納されるものとする。そして、ここでは
命令Ａの処理中に命令Ｂと命令Ｃが書換えられる場合の
処理装置の動作を説明する。
【００２２】上記命令実行部２３において命令Ａを実行
中、命令Ｂが書き換えられたことをＳＩＣＯＮＦ検出部
２４で検出すると、これに基づきＳＩＣＯＮＦ発生フラ
グ部２５をＳＩＣＯＮＦ発生有のＯＮにする。そして、
上記命令Ａの実行が継続しているときに、更に命令Ｃが
書換えられたことを検出した場合には、ＳＩＣＯＮＦ発
生フラグ部２５は既にＯＮになっているからＯＮの状態
を継続する。
中、命令Ｂが書き換えられたことをＳＩＣＯＮＦ検出部
２４で検出すると、これに基づきＳＩＣＯＮＦ発生フラ
グ部２５をＳＩＣＯＮＦ発生有のＯＮにする。そして、
上記命令Ａの実行が継続しているときに、更に命令Ｃが
書換えられたことを検出した場合には、ＳＩＣＯＮＦ発
生フラグ部２５は既にＯＮになっているからＯＮの状態
を継続する。
【００２３】次に、命令実行部２３において上記命令Ａ
が実行完了時点に達したら、この命令実行部２３から命
令実行完了信号がＳＩＣＯＮＦ発生フラグ部２５に出力
される。このとき、ＳＩＣＯＮＦ発生フラグ部２５では
ＳＩＣＯＮＦ発生有無が調べられるが、前述のようにＳ
ＩＣＯＮＦ発生フラグ部２５はＯＮになっている。する
と、このＳＩＣＯＮＦ発生フラグ部２５からはＳＩＣＯ
ＮＦ発生信号を命令バッファ２２に出力する。命令バッ
ファ２２では上記ＳＩＣＯＮＦ発生信号に基づいて、命
令バッファ２２の各保持エリアに設けられた命令バッフ
ァ有効フラグＶｉを全てＯＦＦにし、命令Ｂ以降の命令
をメモリ２１から再フェッチして命令バッファ２２に書
込む。そして、ＳＩＣＯＮＦ発生フラグ部２５をＳＩＣ
ＯＮＦ発生無のＯＦＦにする。
が実行完了時点に達したら、この命令実行部２３から命
令実行完了信号がＳＩＣＯＮＦ発生フラグ部２５に出力
される。このとき、ＳＩＣＯＮＦ発生フラグ部２５では
ＳＩＣＯＮＦ発生有無が調べられるが、前述のようにＳ
ＩＣＯＮＦ発生フラグ部２５はＯＮになっている。する
と、このＳＩＣＯＮＦ発生フラグ部２５からはＳＩＣＯ
ＮＦ発生信号を命令バッファ２２に出力する。命令バッ
ファ２２では上記ＳＩＣＯＮＦ発生信号に基づいて、命
令バッファ２２の各保持エリアに設けられた命令バッフ
ァ有効フラグＶｉを全てＯＦＦにし、命令Ｂ以降の命令
をメモリ２１から再フェッチして命令バッファ２２に書
込む。そして、ＳＩＣＯＮＦ発生フラグ部２５をＳＩＣ
ＯＮＦ発生無のＯＦＦにする。
【００２４】したがって、本実施例に係る処理装置で
は、命令実行部２３における命令Ａの実行が終了したと
きに書換えられた命令の再フェッチを行うようにしてい
るので、命令Ａの実行途中に無駄な再フェッチを行う必
要がなくなるので処理装置の処理効率が改善され処理速
度が向上するといった効果がある。
は、命令実行部２３における命令Ａの実行が終了したと
きに書換えられた命令の再フェッチを行うようにしてい
るので、命令Ａの実行途中に無駄な再フェッチを行う必
要がなくなるので処理装置の処理効率が改善され処理速
度が向上するといった効果がある。
【００２５】
【発明の効果】以上説明したように、本発明によれば命
令実行部３で一命令を実行途中に、メモリ部１に格納さ
れている命令が書換えられたときに、これが命令バッフ
ァ２に保持されている命令に該当することを書換検出部
４で検出したとき、これを記憶する書換発生フラグ部５
を設けると共に、上記一命令の実行が終了したときに書
換発生フラグ部５を調べ、もし上記検出があったことを
記憶していた場合には、メモリ部１から上記書換えられ
た命令を読出しこれを命令バッファ２に書込む構成とし
たから、上記書換えが上記一命令を実行途中に複数回発
生することがあっても、上記メモリ部１から命令を読出
してこれを命令バッファ２に書込む処理は１回のみ行わ
れるだけであるから、本発明に係る処理装置の処理効率
が改善され処理速度を向上することができるといった効
果を奏する。
令実行部３で一命令を実行途中に、メモリ部１に格納さ
れている命令が書換えられたときに、これが命令バッフ
ァ２に保持されている命令に該当することを書換検出部
４で検出したとき、これを記憶する書換発生フラグ部５
を設けると共に、上記一命令の実行が終了したときに書
換発生フラグ部５を調べ、もし上記検出があったことを
記憶していた場合には、メモリ部１から上記書換えられ
た命令を読出しこれを命令バッファ２に書込む構成とし
たから、上記書換えが上記一命令を実行途中に複数回発
生することがあっても、上記メモリ部１から命令を読出
してこれを命令バッファ２に書込む処理は１回のみ行わ
れるだけであるから、本発明に係る処理装置の処理効率
が改善され処理速度を向上することができるといった効
果を奏する。
【図１】本発明の原理構成図である。
【図２】本発明の実施例に係る処理装置の構成図であ
る。
る。
【図３】本発明の実施例に係るＳＩＣＯＮＦ検出回路の
説明図で、（ａ）は回路図、（ｂ）は一命令処理のタイ
ムチャートである。
説明図で、（ａ）は回路図、（ｂ）は一命令処理のタイ
ムチャートである。
【図４】従来例に係る処理装置の構成図である。
【図５】従来例に係るＳＩＣＯＮＦ検出回路である。
１ メモリ ２ 命令バッファ ３ 命令実行部 ４ 書換検出部 ５ 書換発生フラグ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野々村 一泰 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡部 徹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 丸山 拓巳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹野 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 加藤 慎哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 プログラム命令を格納するメモリ部
（１）と、このメモリ部（１）から読出した命令を複数
保持する命令バッファ（２）と、この命令バッファ
（２）に保持された命令を一命令ずつ読出しこれを実行
する命令実行部（３）と、上記一命令を実行途中にメモ
リ部（１）に格納されている命令が書換えられたとき
に、上記命令バッファ（２）に保持されている命令が上
記書替えられた命令の格納アドレスに格納されていた命
令に該当する命令かどうかを検出する書換検出部（４）
とを有し、この書換検出部（４）で上記検出をしたとき
に、上記メモリ部（１）から上記書換えられた命令を読
出しこれを命令バッファ（２）に書込む処理装置におい
て、 上記命令実行部（３）で上記一命令を実行途中に、上記
書換検出部（４）で上記検出をしたとき、この検出があ
ったことを記憶する書換発生フラグ部（５）を設けると
共に、上記一命令の実行が終了したときに書換発生フラ
グ部（５）において上記検出があったことを記憶してい
た場合には、メモリ部（１）から上記書換えられた命令
を読出しこれを命令バッファ（２）に書込むことを特徴
とする処理装置における命令バッファの命令書換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3231736A JPH0573311A (ja) | 1991-09-11 | 1991-09-11 | 処理装置における命令バツフアの命令書換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3231736A JPH0573311A (ja) | 1991-09-11 | 1991-09-11 | 処理装置における命令バツフアの命令書換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573311A true JPH0573311A (ja) | 1993-03-26 |
Family
ID=16928236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3231736A Pending JPH0573311A (ja) | 1991-09-11 | 1991-09-11 | 処理装置における命令バツフアの命令書換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573311A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482140A (en) * | 1977-12-14 | 1979-06-30 | Hitachi Ltd | Information processor |
| JPS6149250A (ja) * | 1984-08-17 | 1986-03-11 | Fujitsu Ltd | バツフア記憶制御方式 |
| JPS62121545A (ja) * | 1985-11-21 | 1987-06-02 | Nec Corp | 命令書換え制御方式 |
-
1991
- 1991-09-11 JP JP3231736A patent/JPH0573311A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482140A (en) * | 1977-12-14 | 1979-06-30 | Hitachi Ltd | Information processor |
| JPS6149250A (ja) * | 1984-08-17 | 1986-03-11 | Fujitsu Ltd | バツフア記憶制御方式 |
| JPS62121545A (ja) * | 1985-11-21 | 1987-06-02 | Nec Corp | 命令書換え制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030093612A1 (en) | Microcomputer | |
| JP3432734B2 (ja) | Ｄｍａ制御装置及びｄｍａ制御方法 | |
| JPH0573311A (ja) | 処理装置における命令バツフアの命令書換方式 | |
| JP2783285B2 (ja) | 情報処理装置 | |
| JP3438503B2 (ja) | 表示制御装置 | |
| JP3039391B2 (ja) | メモリシステム | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP3715505B2 (ja) | 特定用途向け演算命令を有する計算機およびその計算機の計算方法 | |
| JPS61131047A (ja) | パイプライン制御方式 | |
| JPH0273592A (ja) | 動的メモリのリフレッシュ回路 | |
| JPS6010368A (ja) | アドレス変換バツフア制御方式 | |
| JPH1083357A (ja) | データ記憶制御方法及び装置 | |
| JPS6267650A (ja) | キヤツシユメモリ制御装置におけるストア処理方式 | |
| JPH05265942A (ja) | Ｄｍａ制御部におけるデータ入出力方法 | |
| JPH10247157A (ja) | トランザクション処理システムおよびそのリカバリ方法 | |
| JP2005506591A (ja) | レジスタウィンドウのためのハードウェア溢れ／充填エンジン | |
| JPS62202234A (ja) | 先行制御方式 | |
| JPH0465712A (ja) | 情報処理装置 | |
| JPH10254698A (ja) | 情報処理装置 | |
| JPH03241435A (ja) | パイプライン方式 | |
| JPH05313895A (ja) | パイプライン処理装置 | |
| JPS6242237A (ja) | 命令バツフアへのロ−ド方式 | |
| JPS62108333A (ja) | 半導体装置 | |
| JPS63174173A (ja) | 情報処理装置 | |
| JPS6337416B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970318 |