JPH0573699A - マイクロコンピユータ集積回路 - Google Patents
マイクロコンピユータ集積回路Info
- Publication number
- JPH0573699A JPH0573699A JP3235260A JP23526091A JPH0573699A JP H0573699 A JPH0573699 A JP H0573699A JP 3235260 A JP3235260 A JP 3235260A JP 23526091 A JP23526091 A JP 23526091A JP H0573699 A JPH0573699 A JP H0573699A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- peripheral circuit
- output
- terminal
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【構成】マイクロプロセッサ５およびＤ／Ａ変換器６を
備えたマイクロコンピュータ２と、電気的スイッチ３
と、アナログ周辺回路４と、第１および第２の外部端子
１２および１３とを有し、これらを同一チップ上に形成
する。しかも、電気的スイッチ３は、Ｄ／Ａ変換器６の
出力および第１の外部端子１２の電源電圧を２入力ａ，
ｂとし、且つ第２の外部端子１３からの電源電圧ｄによ
り切換え制御を行って、１つの出力端ｃに出力する。こ
の出力端ｃはアナログ周辺回路４の制御入力になる。 【効果】マイクロコンピュータ２あるいはプログラムの
誤動作時にも、アナログ周辺回路４に供給する電圧を切
替えることにより、アナログ周辺回路４の状態設定を正
確に行うことができる。
備えたマイクロコンピュータ２と、電気的スイッチ３
と、アナログ周辺回路４と、第１および第２の外部端子
１２および１３とを有し、これらを同一チップ上に形成
する。しかも、電気的スイッチ３は、Ｄ／Ａ変換器６の
出力および第１の外部端子１２の電源電圧を２入力ａ，
ｂとし、且つ第２の外部端子１３からの電源電圧ｄによ
り切換え制御を行って、１つの出力端ｃに出力する。こ
の出力端ｃはアナログ周辺回路４の制御入力になる。 【効果】マイクロコンピュータ２あるいはプログラムの
誤動作時にも、アナログ周辺回路４に供給する電圧を切
替えることにより、アナログ周辺回路４の状態設定を正
確に行うことができる。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ集
積回路に関し、特にマイクロコンピュータとアナログ周
辺回路を同一チップ上に形成するマイクロコンピュータ
集積回路に関する。
積回路に関し、特にマイクロコンピュータとアナログ周
辺回路を同一チップ上に形成するマイクロコンピュータ
集積回路に関する。
【０００２】
【従来の技術】従来のマイクロコンピュータ集積回路
は、マイクロプロセッサやインターフェース回路を有す
るマイクロコンピュータと、このマイクロコンピュータ
の出力をアナログ処理するアナログ周辺回路とを同一チ
ップ上に搭載し、直接接続している。
は、マイクロプロセッサやインターフェース回路を有す
るマイクロコンピュータと、このマイクロコンピュータ
の出力をアナログ処理するアナログ周辺回路とを同一チ
ップ上に搭載し、直接接続している。
【０００３】図４はかかる従来の一例を示すマイクロコ
ンピュータ集積回路のブロック図である。図４に示すよ
うに、従来のマイクロコンピュータ集積回路１ａはマイ
クロコンピュータ２とアナログ周辺回路４とを含み、マ
イクロコンピュータ２は演算処理を行うマイクロプロセ
ッサ（ＭＰＵ）５およびこのＭＰＵからのディジタル信
号を内部入出力ポート８を介し入力しアナログ信号に変
換するインターフェース回路としてのＤ／Ａ変換器６を
備えている。マイクロプロセッサ（ＭＰＵ）２は入力側
を外部入出力端子７に接続する一方、出力端９をアナロ
グ周辺回路４の制御入力端子１０へ接続している。ま
た、アナログ周辺回路４はその出力端を外部出力端子１
１に接続している。かかるマイクロプロセッサ（ＭＰ
Ｕ）５はプログラムにより内部入出力ポート８を操作
し、そのポート８に接続されるインタフェイス回路とし
てのＤＡＣ６へディジタルデータを転送する。これによ
り、データを受けたインタフェイス回路としてのＤＡＣ
６はこのディジタルデータをアナログ信号に変換してＤ
／Ａ変換出力端子９へ出力し、アナログ周辺回路４の制
御入力端子１０へ転送することにより、アナログ周辺回
路４を制御する。
ンピュータ集積回路のブロック図である。図４に示すよ
うに、従来のマイクロコンピュータ集積回路１ａはマイ
クロコンピュータ２とアナログ周辺回路４とを含み、マ
イクロコンピュータ２は演算処理を行うマイクロプロセ
ッサ（ＭＰＵ）５およびこのＭＰＵからのディジタル信
号を内部入出力ポート８を介し入力しアナログ信号に変
換するインターフェース回路としてのＤ／Ａ変換器６を
備えている。マイクロプロセッサ（ＭＰＵ）２は入力側
を外部入出力端子７に接続する一方、出力端９をアナロ
グ周辺回路４の制御入力端子１０へ接続している。ま
た、アナログ周辺回路４はその出力端を外部出力端子１
１に接続している。かかるマイクロプロセッサ（ＭＰ
Ｕ）５はプログラムにより内部入出力ポート８を操作
し、そのポート８に接続されるインタフェイス回路とし
てのＤＡＣ６へディジタルデータを転送する。これによ
り、データを受けたインタフェイス回路としてのＤＡＣ
６はこのディジタルデータをアナログ信号に変換してＤ
／Ａ変換出力端子９へ出力し、アナログ周辺回路４の制
御入力端子１０へ転送することにより、アナログ周辺回
路４を制御する。
【０００４】図５は図４における各部のデータ等のタイ
ミング図である。図５に示すように、マイクロコンピュ
ータ２におけるタイミングＳＥＱ１，ＳＥＱ２の期間で
は、マイクロプロセッサ（ＭＰＵ）５は予め設定されて
いるプログラムに応じたバイナリコードを出力してい
る。一方、インタフェイス回路としてのＤＡＣ６および
アナログ周辺回路４は、それに応じたアナログ信号を出
力している。このＤＡＣ６の出力９とアナログ周辺回路
４の出力１１とは位相が反転しており、またタイミング
ＳＥＱｅｒｒはＭＰＵ５の出力データが不定となる期間
である。
ミング図である。図５に示すように、マイクロコンピュ
ータ２におけるタイミングＳＥＱ１，ＳＥＱ２の期間で
は、マイクロプロセッサ（ＭＰＵ）５は予め設定されて
いるプログラムに応じたバイナリコードを出力してい
る。一方、インタフェイス回路としてのＤＡＣ６および
アナログ周辺回路４は、それに応じたアナログ信号を出
力している。このＤＡＣ６の出力９とアナログ周辺回路
４の出力１１とは位相が反転しており、またタイミング
ＳＥＱｅｒｒはＭＰＵ５の出力データが不定となる期間
である。
【０００５】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータ集積回路は、マイクロコンピュータのイ
ンタフェイス回路出力端がアナログ周辺回路の制御入力
端へ直結されている。しかるに、マイクロプロセッサは
プログラムにより内部入出力ポートを経由してインタフ
ェイス回路出力端を走査することによりアナログ周辺回
路を制御している。このため、マイクロコンピュータの
ハードウェアまたはソフトウェアに欠陥がある場合、マ
イクロコンピュータは正常に動作することができない。
それ故、マイクロコンピュータ集積回路１ａはアナログ
周辺回路の状態設定および動作検出できなくなり、１チ
ップマイクロコンピュータにおけるデバッグが困難にな
るという欠点がある。
ロコンピュータ集積回路は、マイクロコンピュータのイ
ンタフェイス回路出力端がアナログ周辺回路の制御入力
端へ直結されている。しかるに、マイクロプロセッサは
プログラムにより内部入出力ポートを経由してインタフ
ェイス回路出力端を走査することによりアナログ周辺回
路を制御している。このため、マイクロコンピュータの
ハードウェアまたはソフトウェアに欠陥がある場合、マ
イクロコンピュータは正常に動作することができない。
それ故、マイクロコンピュータ集積回路１ａはアナログ
周辺回路の状態設定および動作検出できなくなり、１チ
ップマイクロコンピュータにおけるデバッグが困難にな
るという欠点がある。
【０００６】すなわち、タイミングＳＥＱｅｒｒの期間
には、マイクロプロセッサのポートへの出力データが不
定となり、この不定データがそのままインタフェイス回
路ＤＡＣの出力へ現われるので、アナログ周辺回路が異
常動作することになる。
には、マイクロプロセッサのポートへの出力データが不
定となり、この不定データがそのままインタフェイス回
路ＤＡＣの出力へ現われるので、アナログ周辺回路が異
常動作することになる。
【０００７】本発明の目的は、かかるマイクロコンピュ
ータの動作状態によらず、アナログ周辺回路の状態設定
を正確に行うことのできるマイクロコンピュータ集積回
路を提供することにある。
ータの動作状態によらず、アナログ周辺回路の状態設定
を正確に行うことのできるマイクロコンピュータ集積回
路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のマイクロコンピ
ュータ集積回路は、マイクロプロセッサおよびディジタ
ルデータをアナログ信号に変換するＤ／Ａ変換器を有す
るマイクロコンピュータと、それぞれ外部電源に接続さ
れる第１および第２の外部端子と、前記Ｄ／Ａ変換器の
出力および前記第１の外部端子の電源電圧を２入力とし
且つ前記第２の外部端子からの電源電圧により切換え制
御を行って１つの出力端に出力する電気的スイッチと、
前記電気的スイッチの出力端からの信号を制御入力とす
るアナログ周辺回路とを有し、これらを同一チップ上に
形成して構成される。
ュータ集積回路は、マイクロプロセッサおよびディジタ
ルデータをアナログ信号に変換するＤ／Ａ変換器を有す
るマイクロコンピュータと、それぞれ外部電源に接続さ
れる第１および第２の外部端子と、前記Ｄ／Ａ変換器の
出力および前記第１の外部端子の電源電圧を２入力とし
且つ前記第２の外部端子からの電源電圧により切換え制
御を行って１つの出力端に出力する電気的スイッチと、
前記電気的スイッチの出力端からの信号を制御入力とす
るアナログ周辺回路とを有し、これらを同一チップ上に
形成して構成される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の一実施例を示すマイクロコ
ンピュータ集積回路のブロック図である。図１に示すよ
うに、本実施例のマイクロコンピュータ集積回路１は、
前述した図４の従来例と比較し、マイクロプロセッサ
（ＭＰＵ）５およびインターフェース回路としてのＤ／
Ａ変換器６を備えたマイクロコンピュータ２と、アナロ
グ周辺回路４とを有する点では同様である。異なる点は
外部電源Ｖ１，Ｖ２に接続される外部入力端子１２およ
び外部セレクト端子１３を有する点と、電気的スイッチ
３を設けた点にある。しかも、マイクロコンピュータ２
におけるＤ／Ａ変換器６の出力端子９は、電気的スイッ
チ３の一方のスイッチ選択入力端子ｂに接続され、外部
入力端子１２が電気的スイッチ３の他方のスイッチ選択
入力端子ａに接続される。また、電気的スイッチ３の切
換を制御するためのスイッチセレクト端子ｄは外部セレ
クト端子１３に接続され、スイッチ選択出力端子ｃはア
ナログ周辺回路４の制御入力端子１０へ接続される。
尚、外部電源Ｖ１，Ｖ２は共に供給電圧を可変にするこ
とができる。
ンピュータ集積回路のブロック図である。図１に示すよ
うに、本実施例のマイクロコンピュータ集積回路１は、
前述した図４の従来例と比較し、マイクロプロセッサ
（ＭＰＵ）５およびインターフェース回路としてのＤ／
Ａ変換器６を備えたマイクロコンピュータ２と、アナロ
グ周辺回路４とを有する点では同様である。異なる点は
外部電源Ｖ１，Ｖ２に接続される外部入力端子１２およ
び外部セレクト端子１３を有する点と、電気的スイッチ
３を設けた点にある。しかも、マイクロコンピュータ２
におけるＤ／Ａ変換器６の出力端子９は、電気的スイッ
チ３の一方のスイッチ選択入力端子ｂに接続され、外部
入力端子１２が電気的スイッチ３の他方のスイッチ選択
入力端子ａに接続される。また、電気的スイッチ３の切
換を制御するためのスイッチセレクト端子ｄは外部セレ
クト端子１３に接続され、スイッチ選択出力端子ｃはア
ナログ周辺回路４の制御入力端子１０へ接続される。
尚、外部電源Ｖ１，Ｖ２は共に供給電圧を可変にするこ
とができる。
【００１１】図２は図１に示す電気的スイッチの回路図
である。図２に示すように、この電気的スイッチ３はア
ナログスイッチであり、ＮチャネルＭＯＳトランジスタ
ＭＮ１およびＰチャネルＭＯＳトランジスタＭＰ１で構
成される第１の伝達ゲートと、ＮチャネルＭＯＳトラン
ジスタＭＮ２およびＰチャネルＭＯＳトランジスタＭＰ
２で構成される第２の伝達ゲートと、インバータ（ＩＮ
Ｖ）１４とを有している。これら第１の伝達ゲートおよ
び第２の伝達ゲートはそれぞれスイッチ選択入力端子ａ
およびｂに接続され、スイッチセレクト端子ｄに与えら
れるセレクト信号およびインバータ１４により交互に開
閉するように制御される。また、これら第１および第２
の伝達ゲートの出力は共にスイッチ選択出力端子ｃに接
続される。従って、アナログ周辺回路４への入力制御
は、外部セレクト端子１３に信号を与えることにより、
アナログ周辺回路４へマイクロコンピュータ２のインタ
フェイス回路としてのＤＡＣ６の出力端子９を接続せ
ず、外部入力端子１２側へ切換え接続することで行なっ
ている。
である。図２に示すように、この電気的スイッチ３はア
ナログスイッチであり、ＮチャネルＭＯＳトランジスタ
ＭＮ１およびＰチャネルＭＯＳトランジスタＭＰ１で構
成される第１の伝達ゲートと、ＮチャネルＭＯＳトラン
ジスタＭＮ２およびＰチャネルＭＯＳトランジスタＭＰ
２で構成される第２の伝達ゲートと、インバータ（ＩＮ
Ｖ）１４とを有している。これら第１の伝達ゲートおよ
び第２の伝達ゲートはそれぞれスイッチ選択入力端子ａ
およびｂに接続され、スイッチセレクト端子ｄに与えら
れるセレクト信号およびインバータ１４により交互に開
閉するように制御される。また、これら第１および第２
の伝達ゲートの出力は共にスイッチ選択出力端子ｃに接
続される。従って、アナログ周辺回路４への入力制御
は、外部セレクト端子１３に信号を与えることにより、
アナログ周辺回路４へマイクロコンピュータ２のインタ
フェイス回路としてのＤＡＣ６の出力端子９を接続せ
ず、外部入力端子１２側へ切換え接続することで行なっ
ている。
【００１２】図３は図１における各部のデータ等のタイ
ミング図である。図３に示すように、シーケンスＳＥＱ
１およびＳＥＱ２の期間はマイクロプロセッサ（ＭＰ
Ｕ）５が予め設定されているプログラムに応じたバイナ
リデータを出力している期間であり、そのためインタフ
ェイス回路としてのＤＡＣ６およびアナログ周辺回路４
はそれに応じたアナログ信号を出力していて、これらの
シーケンスは前述した従来例のシーケンスＳＥＱ１，Ｓ
ＥＱ２と同様である。次に、シーケンスＳＥＱｅｒｒの
期間において、プログラムのエラーによりマイクロプロ
セッサ（ＭＰＵ）５が不特定データを出力し始めると、
外部出力端子１１に期待しない異常なアナログ信号が出
力される。このような不具合時には、電源Ｖ２がＯＮと
なり、外部セレクト端子１３により電気的スイッチ３の
スイッチ選択出力端子ｃをスイッチ選択入力端子ａ側に
接続する。このため、外部電源Ｖ１もＯＮとなり、外部
入力端子１２に所望の電圧（Ｖ１）を印加するので、ア
ナログ周辺回路４の外部出力端子１１には、外部電源Ｖ
１により制御されたアナログ信号が出力される。
ミング図である。図３に示すように、シーケンスＳＥＱ
１およびＳＥＱ２の期間はマイクロプロセッサ（ＭＰ
Ｕ）５が予め設定されているプログラムに応じたバイナ
リデータを出力している期間であり、そのためインタフ
ェイス回路としてのＤＡＣ６およびアナログ周辺回路４
はそれに応じたアナログ信号を出力していて、これらの
シーケンスは前述した従来例のシーケンスＳＥＱ１，Ｓ
ＥＱ２と同様である。次に、シーケンスＳＥＱｅｒｒの
期間において、プログラムのエラーによりマイクロプロ
セッサ（ＭＰＵ）５が不特定データを出力し始めると、
外部出力端子１１に期待しない異常なアナログ信号が出
力される。このような不具合時には、電源Ｖ２がＯＮと
なり、外部セレクト端子１３により電気的スイッチ３の
スイッチ選択出力端子ｃをスイッチ選択入力端子ａ側に
接続する。このため、外部電源Ｖ１もＯＮとなり、外部
入力端子１２に所望の電圧（Ｖ１）を印加するので、ア
ナログ周辺回路４の外部出力端子１１には、外部電源Ｖ
１により制御されたアナログ信号が出力される。
【００１３】
【発明の効果】以上説明したように、本発明のマイクロ
コンピュータ集積回路は、電気的スイッチを設け、これ
を切り換えることにより、アナログ周辺回路の制御入力
端を外部端子に接続し外部から制御信号を与えるので、
マイクロコンピュータがハードウェア的およびソフトウ
ェア的に非動作あるいは誤動作状態であっても、アナロ
グ周辺回路の状態設定を正確に行うことができるという
効果がある。また、本発明はマイクロコンピュータとは
独立して電気的スイッチを制御できるので、アナログ周
辺回路の動作確認専用のプログラム開発が不要になると
ともに、状態設定にも自由度があるので、細かな特性チ
ェックを実現できるという効果がある。すなわち、アナ
ログ周辺回路の特性チェックを容易にし、アナログ周辺
回路を有した１チップマイクロコンピュータ集積回路の
開発におけるデバッグのコストおよび期間を短縮するこ
とができる。
コンピュータ集積回路は、電気的スイッチを設け、これ
を切り換えることにより、アナログ周辺回路の制御入力
端を外部端子に接続し外部から制御信号を与えるので、
マイクロコンピュータがハードウェア的およびソフトウ
ェア的に非動作あるいは誤動作状態であっても、アナロ
グ周辺回路の状態設定を正確に行うことができるという
効果がある。また、本発明はマイクロコンピュータとは
独立して電気的スイッチを制御できるので、アナログ周
辺回路の動作確認専用のプログラム開発が不要になると
ともに、状態設定にも自由度があるので、細かな特性チ
ェックを実現できるという効果がある。すなわち、アナ
ログ周辺回路の特性チェックを容易にし、アナログ周辺
回路を有した１チップマイクロコンピュータ集積回路の
開発におけるデバッグのコストおよび期間を短縮するこ
とができる。
【図１】本発明の一実施例を示すマイクロコンピュータ
集積回路のブロック図である。
集積回路のブロック図である。
【図２】図１に示す電気的スイッチの回路図である。
【図３】図１における各部のデータ等のタイミング図で
ある。
ある。
【図４】従来の一例を示すマイクロコンピュータ集積回
路のブロック図である。
路のブロック図である。
【図５】図４における各部のデータ等のタイミング図で
ある。
ある。
１ マイクロコンピュータ集積回路 ２ マイクロコンピュータ ３ 電気的スイッチ ４ アナログ周辺回路 ５ マイクロプロセッサ（ＭＰＵ） ６ Ｄ／Ａ変換器（ＤＡＣ） ７ 外部入出力端子 ８ 内部入出力ポート ９ Ｄ／Ａ変換出力端子 １０ 制御入力端子 １１ 外部出力端子 １２ 外部入力端子 １３ 外部セレクト端子 １４ インバータ（ＩＮＶ） ａ，ｂ スイッチ選択入力端子 ｃ スイッチ選択出力端子 ｄ スイッチセレクト端子 Ｖ１，Ｖ２ 電源装置 ＭＮ１，ＭＮ２ ＮチャネルＭＯＳトランジスタ ＭＰ１，ＭＰ２ ＰチャネルＭＯＳトランジスタ
Claims (1)
- 【請求項１】 マイクロプロセッサおよびディジタルデ
ータをアナログ信号に変換するＤ／Ａ変換器を有するマ
イクロコンピュータと、それぞれ外部電源に接続される
第１および第２の外部端子と、前記Ｄ／Ａ変換器の出力
および前記第１の外部端子の電源電圧を２入力とし且つ
前記第２の外部端子からの電源電圧により切換え制御を
行って１つの出力端に出力する電気的スイッチと、前記
電気的スイッチの出力端からの信号を制御入力とするア
ナログ周辺回路とを有し、これらを同一チップ上に形成
することを特徴とするマイクロコンピュータ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235260A JPH0573699A (ja) | 1991-09-17 | 1991-09-17 | マイクロコンピユータ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235260A JPH0573699A (ja) | 1991-09-17 | 1991-09-17 | マイクロコンピユータ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573699A true JPH0573699A (ja) | 1993-03-26 |
Family
ID=16983453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235260A Pending JPH0573699A (ja) | 1991-09-17 | 1991-09-17 | マイクロコンピユータ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573699A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015509335A (ja) * | 2012-01-18 | 2015-03-26 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | 標準マイクロコントローラに統合された周辺装置としてのアナログ信号適合可能ｃｍｏｓ |
-
1991
- 1991-09-17 JP JP3235260A patent/JPH0573699A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015509335A (ja) * | 2012-01-18 | 2015-03-26 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | 標準マイクロコントローラに統合された周辺装置としてのアナログ信号適合可能ｃｍｏｓ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368815B2 (ja) | フリップフロップ回路 | |
| JPH0573699A (ja) | マイクロコンピユータ集積回路 | |
| US6173424B1 (en) | Programmable pulse generator and method for using same | |
| US4847616A (en) | Mode selection circuit | |
| TWI883605B (zh) | 工作週期校正裝置 | |
| JPH0624787Y2 (ja) | 切替回路 | |
| JPS5919373B2 (ja) | クロツク切替方式 | |
| JPH05206860A (ja) | 電流加算型ディジタル／アナログ変換回路 | |
| JPH0716153B2 (ja) | 半導体集積回路 | |
| CN120021156A (zh) | 工作周期校正设备 | |
| JP3014864B2 (ja) | 制御信号生成装置 | |
| JP3018681B2 (ja) | Ｄ／ａ変換装置 | |
| JPS61151483A (ja) | 半導体回路 | |
| JP3098480B2 (ja) | 電源回路 | |
| KR20020095739A (ko) | 디지탈/아날로그변환기 | |
| JP4167756B2 (ja) | 半導体集積回路装置 | |
| JPH04128670A (ja) | 半導体集積回路 | |
| JPS6338727B2 (ja) | ||
| JPH04170616A (ja) | 情報処理装置 | |
| JPH0991164A (ja) | 処理装置の周辺回路及びそのテスト方法 | |
| KR20010036032A (ko) | 로터리 스위치의 접속위치 식별회로 | |
| US20050283631A1 (en) | System and method for performing power sequencing | |
| JP2002314394A (ja) | 出力バッファ能力制御回路 | |
| JPS6342484A (ja) | 集積回路装置 | |
| JPH056443A (ja) | コンピユータシステム |