JPH0573964U - 複合リードフレームを用いた半導体装置 - Google Patents

複合リードフレームを用いた半導体装置

Info

Publication number
JPH0573964U
JPH0573964U JP012250U JP1225092U JPH0573964U JP H0573964 U JPH0573964 U JP H0573964U JP 012250 U JP012250 U JP 012250U JP 1225092 U JP1225092 U JP 1225092U JP H0573964 U JPH0573964 U JP H0573964U
Authority
JP
Japan
Prior art keywords
lead frame
tab
chip
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP012250U
Other languages
English (en)
Inventor
進 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP012250U priority Critical patent/JPH0573964U/ja
Publication of JPH0573964U publication Critical patent/JPH0573964U/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本考案は、半導体エッジ部にボンディングワ
イヤの接地を防止すると共に放熱性が良好であり、且つ
多ピン構造に適する複合リードフレームを用いた半導体
装置を提供することを目的とする。 【構成】 ＴＡＢやＦＰＣテープと、リードフレームと
を接合して形成した複合リードフレームを凹部を設けた
基盤上に接着し、この基盤凹部内に半導体チップを、そ
の表面が前記ＴＡＢ或いはＦＰＣのインナーリードの表
面レベルに近接するように位置させて装填固定すると共
に、前記チップと基盤凹部側壁間に構成される間隙に伝
熱性物質を充填せしめ、チップ上の電極とＴＡＢ或いは
ＦＰＣのインナーリードとをボンディングワイヤで連結
したことを特徴とする複合リードフレームを用いた半導
体装置。 【効果】 高歩留で信頼度の良好な多ピン構造の半導体
装置が得られる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、実装作業性に優れた複合リードフレームを用いた半導体装置に関す るものである。
【０００２】
【従来の技術】
複合リードフレームは、絶縁樹脂フィルム上に接着剤を介し、又は介せずして Ｃｕなどの導電金属よりなるリードをパターン化して形成されるＴＡＢ(Tape Au tomated Bonding)テープやＦＰＣ(Flex Printed Curcuit)テープ等の実装部品と 、これらのアウターリーとリードフレームのドインナーリードとを接続して形成 されている。 近年、半導体デバイスの高集積、高機能化に伴って、リードは益々多ピン化し より高精度のファインピッチ化が求められている。従来、ボンディングワイヤを 用いて半導体チップと接続するリードフレームは、その加工法や材質等からファ インピッチ化には限界があったが、ＴＡＢやＦＰＣ（以下ＴＡＢという）テープ は多ピンに対する有効技術として最近多用されるようになっており、特にリード フレームと一体に接続している複合リードフレームはＰＣＢ(Printed Curcuit B oard) 実装作業の容易さから次第に注目されている。
【０００３】
【考案が解決しようとする課題】
ＴＡＢテープのリードは、絶縁フィルム上にレジストパターンに従ってメッキ する方法（２層ＴＡＢ）やＣｕ箔を絶縁フィルム上に貼着テープで貼り合わせた 後エッチングする方法（３層ＴＡＢ）により形成されるため、所望のピン数のリ ードが得られ、かつ絶縁フィルムと組合わさっているので細幅リードでも強度上 の問題はない。 図２は、樹脂フィルム１表面にパターン化されたリード２を有するＴＡＢのア ウターリード２ａとリードフレーム３を接続して構成する複合リードフレーム４ を、そのＴＡＢ部を基盤（ダイパッド）５上に接着すると共に、基盤上のＴＡＢ デバイスホール相当部位に半導体チップ６を接着材（Ａｇペースト）７により接 着した半導体装置の例を示したが、半導体チップ６とＴＡＢのインナーリード２ ｂとをボンディングワイヤ８で接続する場合に次のような問題が生じる。
【０００４】 即ち、ＡｕやＡｌなどのボンディングワイヤー８を用いて、落差のあるチップ とＴＡＢのインナーリード２ａとを接続する場合、或いは樹脂モールド時に、ボ ンディングワイヤ８が弛みを生じ、或いはスプリングバックに起因して変形し半 導体チップ６のエッジ部に接触９すことがある。その結果ショートを起しトラブ ルの原因となる。このことは最近のパッケージ動向に見られる多ピン化、薄形化 を狙う程発生チャンスは多くなる。
【０００５】 一方、半導体装置には多くの素子が配置されており、かなりの電力を消費し、 温度も上昇する。信頼度と半導体チップのジャンクション温度を必要以上にあげ ないために、パッケージの熱抵抗を下げる必要がある。
【０００６】 本考案は上記したような問題点を解消し、且つ要望に応えるものであって、半 導体エッジ部にボンディングワイヤのショートを防止すると共に良好な放熱性を 有し、且つ多ピン構造に適する複合リードフレームを用いた半導体装置を提供す ることを目的とする。
【０００７】
【課題を解決するための手段】
本考案は上記目的を達成するために、樹脂フィルムにリードをパターン化した ＴＡＢ（或いはＦＰＣ）のアウターリードと、リードフレームのインナーリード とを接合して形成した複合リードフレームを、凹部を設けた基盤上に接着し、こ の基盤凹部内に半導体チップを、前記ＴＡＢ或いはＦＰＣのインナーリードの表 面レベルに近接した部位に表面が位置するように伝熱性物質を介して装填固定す ると共に、前記チップと基盤凹部側壁間に構成される間隙の一部または全部に伝 熱性物質を充填せしめ、チップ上の電極とＴＡＢ或いはＦＰＣのインナーリード とをボンディングワイヤで連結したことを特徴とする複合リードフレームを用い た半導体装置を要旨とする。
【０００８】 以下本考案を図に示す実施例に基づいて詳細に説明する。 図１は基盤１０上に複合リードフレーム４のＴＡＢ部を接着し、ＴＡＢ部のイ ンナーリード２ａと基盤１０に接合した半導体素子（チップ）６とをボンディン グワイヤ８で接続した半導体装置の一部を示すものである。
【０００９】 基盤１０は例えば４２アロイ（４２％Ｎｉ−Ｆｅ）やＣｕそしてＡｌなどの放 熱作用のある金属（合金）を用い、所謂ヒートスプレッダーの役割を持たせてい るが、本考案においては、この基盤１０に凹部１１を加工成形して設け、該凹部 １１に半導体チプ６を装填し、伝熱性物質１２を介して接着固定する。この際半 導体チップ６の表面或いはチップ６に配置した電極表面のレベルが、前記ＴＡＢ 部のインナーリード２ａの表面と同一或いはそれに近づけた位置になるように固 定する。即ち、この様に夫々の表面をほぼ同レベルに位置させることにより、ボ ンディングワイヤ８を接続する際に多少の変形が生じても、半導体エッジ部への 接触を起こすことがなくなる。
【００１０】 又、本考案においては、前記凹部１１に半導体チップ６を装填した時に、該チ ップ６側面と凹部１１側壁間に構成される間隙１３に伝熱性物質１２を充填する 。充填は間隙１３の全域及び或いは全深さに亘って行うことが好ましいが、必要 によりそれらの一部であってもよい。この結果、伝熱性物質１２が半導体チップ ６面の広範囲に亘って接触するため、広く熱を基盤１０に伝達し、熱放散能を大 きくすることができる。 伝熱性物質は、熱伝導率の大きい材料であれば金属、金属酸化物樹脂等何れで もよく特に限定しないが、接着性を有していることが好ましい。例えば、従来用 いられているＡｇペースト、Ｃｕペースト、Ａｌ2 Ｏ3 ペーストを用いることも できる。
【００１１】
【考案の効果】 以上のように本考案は、高集積多ピン化に適する複合リードフレームを用いた 組立において、ボンディングワイヤーが半導体チップのエッジ部分と接触するの を防止できると共に、半導体チップの放熱量を大きくすることができて実用時の 信頼度低下や故障の発生を防ぎ、トラブルのない長寿命の半導体装置を歩留り高 くかつ安定して提供できる。
【図面の簡単な説明】
【図１】本考案装置（左半分）の断面説明図。
【図２】従来装置（左半分）の断面説明図。
【符号の説明】
１：樹脂フィルム ２：リード ３：リードフレーム ４：複合リードフレーム ５：基盤 ６：半導体チップ ７：ダイボンディング材 ８：ボンディングワイヤ ９：接触部 １０：基盤（ヒートスプレッダー） １１：凹部 １２：伝熱性物質 １３：間隙

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】樹脂フィルムにリードをパターン化したＴ
    ＡＢ或いはＦＰＣのアウターリードと、リードフレーム
    のインナーリードとを接合して形成した複合リードフレ
    ームを、凹部を設けた基盤上に接着し、この基盤凹部内
    に半導体チップを、前記ＴＡＢ或いはＦＰＣのインナー
    リードの表面レベルに近接した部位に表面が位置するよ
    うに伝熱性物質を介して装填固定すると共に、前記チッ
    プと基盤凹部側壁間に構成される間隙の一部または全部
    に伝熱性物質を充填せしめ、チップ上の電極とＴＡＢ或
    いはＦＰＣのインナーリードとをボンディングワイヤで
    連結したことを特徴とする複合リードフレームを用いた
    半導体装置。
JP012250U 1992-03-12 1992-03-12 複合リードフレームを用いた半導体装置 Withdrawn JPH0573964U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP012250U JPH0573964U (ja) 1992-03-12 1992-03-12 複合リードフレームを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP012250U JPH0573964U (ja) 1992-03-12 1992-03-12 複合リードフレームを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH0573964U true JPH0573964U (ja) 1993-10-08

Family

ID=11800122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP012250U Withdrawn JPH0573964U (ja) 1992-03-12 1992-03-12 複合リードフレームを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH0573964U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492476A (zh) * 2017-10-10 2020-08-04 Z格鲁公司 具有引线框架的灵活且集成的模块封装的组装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492476A (zh) * 2017-10-10 2020-08-04 Z格鲁公司 具有引线框架的灵活且集成的模块封装的组装

Similar Documents

Publication Publication Date Title
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US6049125A (en) Semiconductor package with heat sink and method of fabrication
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH0719876B2 (ja) 半導体装置
JPH0573964U (ja) 複合リードフレームを用いた半導体装置
JP3125891B2 (ja) 半導体装置
JPH06177315A (ja) 多層リードフレーム
JP3576228B2 (ja) 表面実装型半導体装置
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JPH11163197A (ja) 半導体実装用基板
JP2516709B2 (ja) 複合リ―ドフレ―ム
JP2784209B2 (ja) 半導体装置
JP2968704B2 (ja) 半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JPH10200010A (ja) 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP3506788B2 (ja) 半導体パッケージ
JP2872531B2 (ja) 半導体モジュール基板，及びそれを用いた半導体装置
JPH04119653A (ja) 集積回路素子
JP2883065B2 (ja) 半導体装置
CN112151489A (zh) 引线框架、引线框架的形成方法及引线框架封装体
KR100533762B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19960606