JPH0574883A - 半導体装置の組立制御装置 - Google Patents
半導体装置の組立制御装置Info
- Publication number
- JPH0574883A JPH0574883A JP3161184A JP16118491A JPH0574883A JP H0574883 A JPH0574883 A JP H0574883A JP 3161184 A JP3161184 A JP 3161184A JP 16118491 A JP16118491 A JP 16118491A JP H0574883 A JPH0574883 A JP H0574883A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- wafer
- address
- die bonder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000012360 testing method Methods 0.000 claims description 27
- 235000012431 wafers Nutrition 0.000 abstract description 23
- 239000000523 sample Substances 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】ウェーハ内に製造された半導体装置の電気的特
性とアドレスを保持することにより、ユーザーからの要
求スペックの半導体装置を必要個数だけす早く組立て、
納入することを実現する。 【構成】制御装置７は半導体試験装置インターフェイス
９、及びプロービング装置インターフェイス１０を介し
てウェーハ内の半導体装置のアドレスと電気的特性値を
取り込み記憶する。この制御装置７をダイボンダー用イ
ンターフェイス１１を介してダイボンダーに接続し、コ
ントローラ８にユーザーからの電気的特性の要求スペッ
クを入力し、コントローラ８は、要求スペックに合った
ウェーハ内の半導体装置のアドレスをダイボンダー用イ
ンターフェイス１１を介してダイボンダーへ送信し、そ
のアドレスの半導体装置のみを組立てる。
性とアドレスを保持することにより、ユーザーからの要
求スペックの半導体装置を必要個数だけす早く組立て、
納入することを実現する。 【構成】制御装置７は半導体試験装置インターフェイス
９、及びプロービング装置インターフェイス１０を介し
てウェーハ内の半導体装置のアドレスと電気的特性値を
取り込み記憶する。この制御装置７をダイボンダー用イ
ンターフェイス１１を介してダイボンダーに接続し、コ
ントローラ８にユーザーからの電気的特性の要求スペッ
クを入力し、コントローラ８は、要求スペックに合った
ウェーハ内の半導体装置のアドレスをダイボンダー用イ
ンターフェイス１１を介してダイボンダーへ送信し、そ
のアドレスの半導体装置のみを組立てる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の組立制御装
置に関し、得に半導体装置の電気的特性値のウェーハ内
のアドレスにより、所望の電気的特性値を有する半導体
装置の組立を実現するための制御装置に関する。
置に関し、得に半導体装置の電気的特性値のウェーハ内
のアドレスにより、所望の電気的特性値を有する半導体
装置の組立を実現するための制御装置に関する。
【０００２】
【従来の技術】従来、複数のユーザーへ納める半導体装
置を製造し、試験し、組立てる場合において、複数のユ
ーザーからのある電気的特性のスペックが各々違ってい
る場合、ウェーハ上の回路パターン製造直後に行なうウ
ェーハ段階の半導体装置の試験では、どのユーザーのス
ペックも満足する広い規格を設定し、試験験行なう。そ
の後、個々のチップに分割し、組立を行ない、組立後の
半導体装置の試験において、各々のユーザーのスペック
に合わせてランクを設定し、ランク分けを行ない、ユー
ザー毎に違う所要と納期に対応していた。
置を製造し、試験し、組立てる場合において、複数のユ
ーザーからのある電気的特性のスペックが各々違ってい
る場合、ウェーハ上の回路パターン製造直後に行なうウ
ェーハ段階の半導体装置の試験では、どのユーザーのス
ペックも満足する広い規格を設定し、試験験行なう。そ
の後、個々のチップに分割し、組立を行ない、組立後の
半導体装置の試験において、各々のユーザーのスペック
に合わせてランクを設定し、ランク分けを行ない、ユー
ザー毎に違う所要と納期に対応していた。
【０００３】このウエーハ段階の試験では、機能及び電
気的特性を初めて試験するため、ウェーハ内の半導体装
置には機能を全く満足しない不良品もあり、その良否判
定を行ない、不良の半導体装置に不良マーキングを行な
う必要がある。従って、この段階では良否の判定が主で
あり、複数のユーザーの各々のスペックに合わせて電気
的特性毎の半導体装置を識別することができず、各々の
ユーザーのスペックを全て満足する様に広い規格を設定
し、機能を満足しない半導体装置への不良マーキングを
する方法をとり、組立後、良品を半導体装置の中から電
気的特性のランク分けをする。
気的特性を初めて試験するため、ウェーハ内の半導体装
置には機能を全く満足しない不良品もあり、その良否判
定を行ない、不良の半導体装置に不良マーキングを行な
う必要がある。従って、この段階では良否の判定が主で
あり、複数のユーザーの各々のスペックに合わせて電気
的特性毎の半導体装置を識別することができず、各々の
ユーザーのスペックを全て満足する様に広い規格を設定
し、機能を満足しない半導体装置への不良マーキングを
する方法をとり、組立後、良品を半導体装置の中から電
気的特性のランク分けをする。
【０００４】
【発明が解決しようとする課題】この従来の様なウェー
ハ段階の試験方法では、あるのユーザー向けのスペック
を満足する半導体装置の個数が必要個数を満足するかど
うかは、広い規格での良品の半導体装置の全てを組立て
てみないとわからず、そのスペックを満足する半導体装
置の個数が不足している場合は、ユーザーへの納入遅
れ、あるいは納入個数の不足という問題が生じる。又、
多目に組立てた場合は、組立後の在庫の増加、あるいは
組立費用の増加という問題も生じてくる。
ハ段階の試験方法では、あるのユーザー向けのスペック
を満足する半導体装置の個数が必要個数を満足するかど
うかは、広い規格での良品の半導体装置の全てを組立て
てみないとわからず、そのスペックを満足する半導体装
置の個数が不足している場合は、ユーザーへの納入遅
れ、あるいは納入個数の不足という問題が生じる。又、
多目に組立てた場合は、組立後の在庫の増加、あるいは
組立費用の増加という問題も生じてくる。
【０００５】
【課題を解決するための手段】本発明の半導体装置の組
立制御装置は、半導体テストシステムである半導体試験
装置とプロービング装置、及び組立装置であるダイボン
ダーのそれぞれに対する３つのインターフェイスと、半
導体装置のウェーハ内のアドレスと電気的特性値を記憶
する記憶装置と、制御装置のシーケンスをコントロール
するコントローラと、フロッピーディスクユニットとを
備えている。
立制御装置は、半導体テストシステムである半導体試験
装置とプロービング装置、及び組立装置であるダイボン
ダーのそれぞれに対する３つのインターフェイスと、半
導体装置のウェーハ内のアドレスと電気的特性値を記憶
する記憶装置と、制御装置のシーケンスをコントロール
するコントローラと、フロッピーディスクユニットとを
備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すウェーハ段階の試験
を行なう半導体テストシステムと制御装置のブロック図
である。従来のテストシステムである半導体試験装置１
と、プロービング装置３に加えて、本発明の制御装置７
が接続される。この制御装置７の機能を図２のフローチ
ャートを用いて図１と共に説明する。
る。図１は本発明の一実施例を示すウェーハ段階の試験
を行なう半導体テストシステムと制御装置のブロック図
である。従来のテストシステムである半導体試験装置１
と、プロービング装置３に加えて、本発明の制御装置７
が接続される。この制御装置７の機能を図２のフローチ
ャートを用いて図１と共に説明する。
【０００７】まず、図２のフローチャートは、ウェーハ
内の半導体装置の電気的特性とアドレスを取込み記憶す
る機能を示している。ウェーハ内４の半導体装置は、プ
ロービング装置３のウェーハステージ５が移動すること
で、１個ずつ半導体試験装置１の計測ブロック２により
試験される。制御装置７は、半導体試験装置インターフ
ェイス９を介して半導体試験装置１より試験結果を取込
み、良品と判定された場合は、さらに、電気的特性値を
半導体試験装置１より取込む。次に、プロービング装置
インターフェイス１０を介して、プロービング装置３の
Ｘ−Ｙコーディネータ６により、現在、測定している半
導体装置のアドレスを取込む。次に、プロービング装置
３は、次の半導体装置の試験の為ウェーハステージ５を
移動させ、次の半導体装置の試験を行なう。これを、ウ
ェーハ４内の全ての半導体装置の試験を終了するまで繰
り返し、ウェーハエンド後、記憶装置１２に記憶する。
この記憶されたデータは、フロッピーディスクユニット
１３により、ダイボンダーへのデータとして渡される。
内の半導体装置の電気的特性とアドレスを取込み記憶す
る機能を示している。ウェーハ内４の半導体装置は、プ
ロービング装置３のウェーハステージ５が移動すること
で、１個ずつ半導体試験装置１の計測ブロック２により
試験される。制御装置７は、半導体試験装置インターフ
ェイス９を介して半導体試験装置１より試験結果を取込
み、良品と判定された場合は、さらに、電気的特性値を
半導体試験装置１より取込む。次に、プロービング装置
インターフェイス１０を介して、プロービング装置３の
Ｘ−Ｙコーディネータ６により、現在、測定している半
導体装置のアドレスを取込む。次に、プロービング装置
３は、次の半導体装置の試験の為ウェーハステージ５を
移動させ、次の半導体装置の試験を行なう。これを、ウ
ェーハ４内の全ての半導体装置の試験を終了するまで繰
り返し、ウェーハエンド後、記憶装置１２に記憶する。
この記憶されたデータは、フロッピーディスクユニット
１３により、ダイボンダーへのデータとして渡される。
【０００８】図３は、組立装置であるダイボンダー１４
に本発明の制御装置７を接続したブロック図である。必
要な特性値のスペックをコントローラ８に入力し、コン
トローラ８はフロッピーディスクユニット１３より渡さ
れたアドレスと特性値のデータを元に、スペックに合う
特性値の半導体装置を検索し、ダイボンダー用インター
フェイス１１を介して、ダイボンダー１４にダイボンド
するウェーハ内の半導体装置のアドレスを送信し、ダイ
ボンダー１４はその半導体装置のみをダイボンドする。
に本発明の制御装置７を接続したブロック図である。必
要な特性値のスペックをコントローラ８に入力し、コン
トローラ８はフロッピーディスクユニット１３より渡さ
れたアドレスと特性値のデータを元に、スペックに合う
特性値の半導体装置を検索し、ダイボンダー用インター
フェイス１１を介して、ダイボンダー１４にダイボンド
するウェーハ内の半導体装置のアドレスを送信し、ダイ
ボンダー１４はその半導体装置のみをダイボンドする。
【０００９】
【発明の効果】以上説明したように、本発明の制御装置
は、ウェーハ段階の半導体装置の試験において、半導体
テストシステムからウェーハ内の半導体装置のアドレス
と電気的特性値を取込み、ユーザーのスペックに合った
半導体装置のアドレスをダイボンダーに送信することに
より、必要な特性値の半導体装置を確実に組立てること
が可能となる。
は、ウェーハ段階の半導体装置の試験において、半導体
テストシステムからウェーハ内の半導体装置のアドレス
と電気的特性値を取込み、ユーザーのスペックに合った
半導体装置のアドレスをダイボンダーに送信することに
より、必要な特性値の半導体装置を確実に組立てること
が可能となる。
【００１０】又、ウェーハ内の半導体装置の電気的特性
値が記憶されている為、ユーザーのスペックに合った半
導体装置を必要な個数納入するには、どのウェーハを組
立てればよいか事前に知ることが可能となり、組立在
庫、組立費用の低減を図ることが可能となる。
値が記憶されている為、ユーザーのスペックに合った半
導体装置を必要な個数納入するには、どのウェーハを組
立てればよいか事前に知ることが可能となり、組立在
庫、組立費用の低減を図ることが可能となる。
【図１】本発明の一実施例の一部を示すブロック図であ
る。
る。
【図２】本発明の一実施例の機能を示すフローチャート
である。
である。
【図３】本発明の一実施例の他の部分を示すブロック図
である。
である。
１ 半導体試験装置 ２ 計測ブロック ３ プロービング装置 ４ ウェーハ ５ ウェーハステージ ６ Ｘ−Ｙコーディネータ ７ 制御装置 ８ コントローラ ９ 半導体試験装置インターフェイス １０ プロービング装置インターフェイス １１ ダイボンダー用インターフェイス １２ 記憶装置 １３ フロッピーディスクユニット １４ ダイボンダー
Claims (1)
- 【請求項１】 ウェーハ内に製造された半導体装置の機
能及び電気的特性を試験する半導体テストシステムによ
り試験された電気的特性値をウェーハ内の半導体装置の
アドレスと共に取り込み保持する機能と、その電気的特
性値とウェーハ内の半導体装置のアドレスとから必要な
電気的特性値を持つ半導体装置のアドレスを組立装置に
送信する機能とを備えることを特徴とする半導体装置の
組立制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161184A JPH0574883A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の組立制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161184A JPH0574883A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の組立制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574883A true JPH0574883A (ja) | 1993-03-26 |
Family
ID=15730187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161184A Pending JPH0574883A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の組立制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5456001A (en) * | 1992-06-19 | 1995-10-10 | Olympus Optical Co. Ltd. | Apparatus for automatically packaging electronic parts on printed circuit board |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152138A (ja) * | 1985-12-25 | 1987-07-07 | Tokyo Electron Ltd | 半導体装置の製造方法 |
-
1991
- 1991-07-02 JP JP3161184A patent/JPH0574883A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152138A (ja) * | 1985-12-25 | 1987-07-07 | Tokyo Electron Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5456001A (en) * | 1992-06-19 | 1995-10-10 | Olympus Optical Co. Ltd. | Apparatus for automatically packaging electronic parts on printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042243B2 (en) | Device test apparatus and test method including control unit(s) between controller and test units | |
| US6055463A (en) | Control system and method for semiconductor integrated circuit test process | |
| EP1479025B1 (en) | Methods and apparatus for semiconductor testing | |
| US8125235B2 (en) | Apparatus for mass die testing | |
| CN115421028B (zh) | 测试机、测试系统和测试方法 | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| CN114152858A (zh) | 切割道器件的电性测试装置及测试方法 | |
| US6304095B1 (en) | Semiconductor measurement instrument with the capability to dynamically change examination criteria | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| US6639417B2 (en) | Semiconductor parametric testing apparatus | |
| US7164283B2 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
| CN114899119B (zh) | 晶圆测试方法、系统及芯片应用方法 | |
| JPH0574883A (ja) | 半導体装置の組立制御装置 | |
| CN115168122A (zh) | 用于多芯片模块的封装结构 | |
| US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
| KR20110094747A (ko) | 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법 | |
| JPH11211793A (ja) | Ｉｃ試験装置 | |
| US6552527B1 (en) | Wafer map display apparatus and method for semiconductor test system | |
| US20060186907A1 (en) | Method and apparatus for semiconductor testing utilizing dies with integrated circuit | |
| TW589693B (en) | System and method for merging wafer test results | |
| US6229326B1 (en) | Method and apparatus for testing electronic device in burn-in process | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| Streitwieser | Real-time test data acquisition and data processing enabling closed loop control systems for adaptive test | |
| US6911815B2 (en) | Semiconductor test system and method of operating the same | |
| US6603303B1 (en) | Method and apparatus for testing integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971028 |