JPH0574960A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574960A JPH0574960A JP2800092A JP2800092A JPH0574960A JP H0574960 A JPH0574960 A JP H0574960A JP 2800092 A JP2800092 A JP 2800092A JP 2800092 A JP2800092 A JP 2800092A JP H0574960 A JPH0574960 A JP H0574960A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- integer
- semiconductor device
- plasma polymerization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 比誘電率が低くしかも密着性に優れかつ熱フ
ローの問題が生じない層間絶縁膜を形成することを目的
とする。 【構成】 かかる目的を達成するため基板上に第一の配
線を形成し、次いで一般式１： ＣX ＦY ＨZ （１） （式中、Ｘは１〜５の整数であり、Ｙは１〜１０の整数
であり、更にＺは０〜５の整数である）で表わされる化
合物ガス又は該化合物ガスおよび水素を反応ガスとして
用いてプラズマ重合法により該第一の配線上を含む基板
上に層間絶縁膜を形成するように構成する。
ローの問題が生じない層間絶縁膜を形成することを目的
とする。 【構成】 かかる目的を達成するため基板上に第一の配
線を形成し、次いで一般式１： ＣX ＦY ＨZ （１） （式中、Ｘは１〜５の整数であり、Ｙは１〜１０の整数
であり、更にＺは０〜５の整数である）で表わされる化
合物ガス又は該化合物ガスおよび水素を反応ガスとして
用いてプラズマ重合法により該第一の配線上を含む基板
上に層間絶縁膜を形成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しくは改良された層間絶縁膜の製造方法
に関する。この本発明でいう半導体装置とは、多層配線
構造を有するＩＣチップのみならず、このようなＩＣチ
ップを多数基板上に組込んだ構造の装置、例えばマルチ
チップモジュールをも言うものとする。
に関し、更に詳しくは改良された層間絶縁膜の製造方法
に関する。この本発明でいう半導体装置とは、多層配線
構造を有するＩＣチップのみならず、このようなＩＣチ
ップを多数基板上に組込んだ構造の装置、例えばマルチ
チップモジュールをも言うものとする。
【０００２】半導体装置は、近年その小型化・高速化に
伴い集積度の向上が非常に重要となってきている。この
ために、多層配線が必要である。多層配線をなすために
は層間絶縁膜が必要である。ところで、多層配線の間に
は層間絶縁膜を介した配線容量が避け難く、この配線容
量が大きいと信号伝播速度がそれだけ遅くなる。これ
は、マルチチップモジュールについても同様である。す
なわち、マルチチップモジュールの実装密度を上げよう
とした場合、チップ間の配線は下層の基板内において多
層配線となり、また配線間隔もせばまってきてしまう。
そうすると、配線間の容量による、信号伝送の遅延が問
題となってくる。従来の絶縁層の材料ではいずれも誘電
率が３以上と大きく、高速ＩＣのマルチチップモジュー
ルでは、この配線容量による遅延が深刻な問題となって
いる。
伴い集積度の向上が非常に重要となってきている。この
ために、多層配線が必要である。多層配線をなすために
は層間絶縁膜が必要である。ところで、多層配線の間に
は層間絶縁膜を介した配線容量が避け難く、この配線容
量が大きいと信号伝播速度がそれだけ遅くなる。これ
は、マルチチップモジュールについても同様である。す
なわち、マルチチップモジュールの実装密度を上げよう
とした場合、チップ間の配線は下層の基板内において多
層配線となり、また配線間隔もせばまってきてしまう。
そうすると、配線間の容量による、信号伝送の遅延が問
題となってくる。従来の絶縁層の材料ではいずれも誘電
率が３以上と大きく、高速ＩＣのマルチチップモジュー
ルでは、この配線容量による遅延が深刻な問題となって
いる。
【０００３】
【発明が解決しようとする課題】従来、半導体装置にお
ける層間絶縁膜として、ＳｉＯ2 膜、ＰＳＧ膜又はポリ
イミド膜等を使用していた。しかるに、従来技術に係る
前記の層間絶縁膜は、いずれも比誘電率が大きいもので
あった。ちなみに、ＳｉＯ2 の比誘電率は４．０、ＰＳ
Ｇの比誘電率も４．０であり、またポリイミドの比誘電
率は３．２である。
ける層間絶縁膜として、ＳｉＯ2 膜、ＰＳＧ膜又はポリ
イミド膜等を使用していた。しかるに、従来技術に係る
前記の層間絶縁膜は、いずれも比誘電率が大きいもので
あった。ちなみに、ＳｉＯ2 の比誘電率は４．０、ＰＳ
Ｇの比誘電率も４．０であり、またポリイミドの比誘電
率は３．２である。
【０００４】従って、従来の製造方法による場合層間絶
縁膜の配線容量が大きくなるという欠点があった。この
ように配線容量が大きくなると前記のように半導体装置
の動作スピードが遅くなる。このような問題を解決する
手段として、フッ素樹脂膜を層間絶縁膜の一部に用いる
方法が公知となっている（特開平３−３４５５８）。す
なわち、この方法は比誘電率が小さい材料、すなわちフ
ッ素樹脂を用い、この樹脂の溶液をスピンコート法等に
より塗布・熱処理して層間絶縁膜を形成せんとするもの
である。
縁膜の配線容量が大きくなるという欠点があった。この
ように配線容量が大きくなると前記のように半導体装置
の動作スピードが遅くなる。このような問題を解決する
手段として、フッ素樹脂膜を層間絶縁膜の一部に用いる
方法が公知となっている（特開平３−３４５５８）。す
なわち、この方法は比誘電率が小さい材料、すなわちフ
ッ素樹脂を用い、この樹脂の溶液をスピンコート法等に
より塗布・熱処理して層間絶縁膜を形成せんとするもの
である。
【０００５】しかし、この方法による場合次の２つの問
題点がある。密着性の問題と熱フローの問題である。す
なわち、第１の密着性に関しては、スピンコート法等で
塗布・熱処理して得られたフッ素樹脂膜とその下層との
密着性が良くないと言う点である。このような密着性不
良のため、次の加熱工程で形成されたフッ素樹脂膜が剥
離してしまうという事態が生じる。第２の熱フローの問
題とは、フッ素樹脂のガラス転移温度（Ｔｇ）は１００
℃前後であり、この１００℃を越えて熱処理（例えば２
００℃以上、例えば、素子ダメージを除くためのアニー
ル工程、又はアッセンブリー工程においてチップをパッ
ケージに組込む工程）すると樹脂が軟化し、流動性を持
つに至るということである。このように樹脂が流動して
しまうと、形成されたフッ素樹脂のパターン（例えばス
ルーホール等）の形状がくずれてしまう等という問題を
生じる。
題点がある。密着性の問題と熱フローの問題である。す
なわち、第１の密着性に関しては、スピンコート法等で
塗布・熱処理して得られたフッ素樹脂膜とその下層との
密着性が良くないと言う点である。このような密着性不
良のため、次の加熱工程で形成されたフッ素樹脂膜が剥
離してしまうという事態が生じる。第２の熱フローの問
題とは、フッ素樹脂のガラス転移温度（Ｔｇ）は１００
℃前後であり、この１００℃を越えて熱処理（例えば２
００℃以上、例えば、素子ダメージを除くためのアニー
ル工程、又はアッセンブリー工程においてチップをパッ
ケージに組込む工程）すると樹脂が軟化し、流動性を持
つに至るということである。このように樹脂が流動して
しまうと、形成されたフッ素樹脂のパターン（例えばス
ルーホール等）の形状がくずれてしまう等という問題を
生じる。
【０００６】本発明は、前記問題点を解決するためにな
されたものであり、絶縁膜の比誘電率を小さく保持しつ
ゝ密着性に秀れかつ熱フローの問題が生じない層間絶縁
膜を得ることを目的とする。
されたものであり、絶縁膜の比誘電率を小さく保持しつ
ゝ密着性に秀れかつ熱フローの問題が生じない層間絶縁
膜を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明はかかる目的を達
成するためになされたものであり、本発明の半導体装置
の製造方法は基板上に第一の配線を形成し、次いで一般
式１： ＣX ＦY ＨZ （１） （式中、Ｘは１〜５の整数であり、Ｙは１〜１０の整数
であり、更にＺは０〜５の整数である）で表わされる化
合物ガス又は該化合物ガスおよび水素を反応ガスとして
用いてプラズマ重合法により該第一の配線上を含む基板
上に層間絶縁膜を形成し、次いで該層間絶縁膜上に第二
の配線を形成することを含んでなる。
成するためになされたものであり、本発明の半導体装置
の製造方法は基板上に第一の配線を形成し、次いで一般
式１： ＣX ＦY ＨZ （１） （式中、Ｘは１〜５の整数であり、Ｙは１〜１０の整数
であり、更にＺは０〜５の整数である）で表わされる化
合物ガス又は該化合物ガスおよび水素を反応ガスとして
用いてプラズマ重合法により該第一の配線上を含む基板
上に層間絶縁膜を形成し、次いで該層間絶縁膜上に第二
の配線を形成することを含んでなる。
【０００８】本発明は、更に前記の工程に加え、絶縁膜
を形成し、該絶縁膜を介して複数のチップを搭載し次い
で該チップを前記第一又は第二の配線と選択的に接続す
ることを特徴とする。この後者の発明は、マルチチップ
モジュールの多層配線部分の絶縁膜の形成に適用される
ものである。なお、前記絶縁膜の形成は前記式１で表わ
される化合物又は該化合物および水素を用いてプラズマ
重合法により好ましく行うことができる。
を形成し、該絶縁膜を介して複数のチップを搭載し次い
で該チップを前記第一又は第二の配線と選択的に接続す
ることを特徴とする。この後者の発明は、マルチチップ
モジュールの多層配線部分の絶縁膜の形成に適用される
ものである。なお、前記絶縁膜の形成は前記式１で表わ
される化合物又は該化合物および水素を用いてプラズマ
重合法により好ましく行うことができる。
【０００９】本発明方法においてプラズマ重合は、プラ
ズマ発生機構を有する反応容器（プラズマ重合装置）内
で、通常のプラズマＣＶＤ法を用いて好ましく行うこと
ができる。本発明方法で用いられる好ましい反応ガス
は、式１の化合物中、Ｘ，ＹおよびＺが小さい整数の化
合物であり、例えばＣＨＦ3 ，ＣＨ2 Ｆ2 ，Ｃ2 Ｆ4 ，
Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 、又はＣ4 Ｆ8 である。
ズマ発生機構を有する反応容器（プラズマ重合装置）内
で、通常のプラズマＣＶＤ法を用いて好ましく行うこと
ができる。本発明方法で用いられる好ましい反応ガス
は、式１の化合物中、Ｘ，ＹおよびＺが小さい整数の化
合物であり、例えばＣＨＦ3 ，ＣＨ2 Ｆ2 ，Ｃ2 Ｆ4 ，
Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 、又はＣ4 Ｆ8 である。
【００１０】また、これらのガスとＨ2 との混合ガスも
好ましくは用いられ、例えばＣＦ4 およびＨ2 との混合
ガスも好ましく用いられる。
好ましくは用いられ、例えばＣＦ4 およびＨ2 との混合
ガスも好ましく用いられる。
【００１１】
【作用】上記本発明方法によって得られる重合膜は、炭
素とフッ素と（またはこれに少量の水素と）からなるポ
リマーからなり、比誘電率は２．０〜２．５と低比誘電
率である。また、この方法では、基板表面はプラズマの
荷電粒子の衝撃を受けるので、表面にダングリングボン
ドが生じる。このため、通常、この種のポリマーで問題
となる、密着性も充分良好なものが得られる。
素とフッ素と（またはこれに少量の水素と）からなるポ
リマーからなり、比誘電率は２．０〜２．５と低比誘電
率である。また、この方法では、基板表面はプラズマの
荷電粒子の衝撃を受けるので、表面にダングリングボン
ドが生じる。このため、通常、この種のポリマーで問題
となる、密着性も充分良好なものが得られる。
【００１２】さらに、本発明方法で得られるポリマーは
高い架橋密度を持つ。このため従来例のフッ素樹脂にお
いてみられるような熱フローが起きない。また、絶縁耐
圧、耐熱性、耐薬品性の点でも充分半導体装置の製造工
程に耐えるものを得ることができる。以下、図面を参照
しつつ本発明を実施例により更に説明するが、本発明が
これらの実施例に限定されないことはもとよりである。
高い架橋密度を持つ。このため従来例のフッ素樹脂にお
いてみられるような熱フローが起きない。また、絶縁耐
圧、耐熱性、耐薬品性の点でも充分半導体装置の製造工
程に耐えるものを得ることができる。以下、図面を参照
しつつ本発明を実施例により更に説明するが、本発明が
これらの実施例に限定されないことはもとよりである。
【００１３】
【実施例】例１ 図１は本発明の一実施例に係る半導体装置の製造方法の
説明図である。図１において、１は０．５Torrに減圧さ
れた反応容器Ｐである。この反応容器１内には平行平板
電極２が設けられている。この平行平板電極２の一方に
基板３を載置し、反応容器１内に反応ガス、例えばＣＨ
Ｆ3 を流入する。上記の平行平板電極２に高周波（Ｒ
Ｆ）電源４をもって高周波電圧を印加すると、電極間に
おいて放電が発生し、ＣＨＦ3 が電離されてプラズマが
発生し、反応ガス分子が活性状態に励起されて基板３上
に堆積し薄膜を形成する。
説明図である。図１において、１は０．５Torrに減圧さ
れた反応容器Ｐである。この反応容器１内には平行平板
電極２が設けられている。この平行平板電極２の一方に
基板３を載置し、反応容器１内に反応ガス、例えばＣＨ
Ｆ3 を流入する。上記の平行平板電極２に高周波（Ｒ
Ｆ）電源４をもって高周波電圧を印加すると、電極間に
おいて放電が発生し、ＣＨＦ3 が電離されてプラズマが
発生し、反応ガス分子が活性状態に励起されて基板３上
に堆積し薄膜を形成する。
【００１４】以下、更に図２に基づき説明する。シリコ
ン基板１１上にホトリソグラフィー技術を用い、材質と
してアルミニウムを用い第一の配線層１２（厚み；１μ
ｍ）をパターン形成する（図２（Ａ））。次いで図１で
示した反応容器１内に基板１１を載置し下記の条件でプ
ラズマ重合を行った： 使用反応ガス；Ｃ2 Ｆ4 流量；２５０SCCM 圧力；０．１torr 電力；３００Ｗ 以上の条件のもとでプラズマ重合を１０分間行い、約１
μｍの絶縁膜１３を堆積した（図２（Ｂ））。
ン基板１１上にホトリソグラフィー技術を用い、材質と
してアルミニウムを用い第一の配線層１２（厚み；１μ
ｍ）をパターン形成する（図２（Ａ））。次いで図１で
示した反応容器１内に基板１１を載置し下記の条件でプ
ラズマ重合を行った： 使用反応ガス；Ｃ2 Ｆ4 流量；２５０SCCM 圧力；０．１torr 電力；３００Ｗ 以上の条件のもとでプラズマ重合を１０分間行い、約１
μｍの絶縁膜１３を堆積した（図２（Ｂ））。
【００１５】次いで、公知のホトリソグラフィー法によ
り前記絶縁膜１３にスルーホール１４を形成する（図２
（Ｃ））。次いでアルミニウムを用い第二の配線層１５
（厚み；約１μｍ）を形成し（図２（Ｄ））、最後に第
二の配線層をパターニングした（図２（Ｅ））。上記の
プロセスで得られた絶縁膜をＸＰＳ（Ｘｒａｙ Ｐｈｏ
ｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法
を用いて次の絶縁膜の組成構造を得た： Ｃ−Ｃ 構造；５％ Ｃ−ＣＦX 〃 ；２５％ ＣＦ 〃 ；３７％ ＣＦ2 〃 ；２１％ ＣＦ3 〃 ；１２％ この分析結果から得られた絶縁膜は高度に架橋した構造
を採っていることが判明する。
り前記絶縁膜１３にスルーホール１４を形成する（図２
（Ｃ））。次いでアルミニウムを用い第二の配線層１５
（厚み；約１μｍ）を形成し（図２（Ｄ））、最後に第
二の配線層をパターニングした（図２（Ｅ））。上記の
プロセスで得られた絶縁膜をＸＰＳ（Ｘｒａｙ Ｐｈｏ
ｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法
を用いて次の絶縁膜の組成構造を得た： Ｃ−Ｃ 構造；５％ Ｃ−ＣＦX 〃 ；２５％ ＣＦ 〃 ；３７％ ＣＦ2 〃 ；２１％ ＣＦ3 〃 ；１２％ この分析結果から得られた絶縁膜は高度に架橋した構造
を採っていることが判明する。
【００１６】次に得られた絶縁膜の耐熱性をＴＧ−ＤＴ
Ａ（Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒ
ｅｎｔｉａｌ Ｔｈｅｒｍｏｌ Ａｎａｌｙｓｉｓ）法
を用いて測定した。この結果、膜の耐熱性は、空気中で
３７０℃であった。また、絶縁膜の誘電率（εr ）は
２．４であった。 例２ 例１と同様の手順をくり返した。但し、プラズマ重合の
条件は次の如くであった。
Ａ（Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒ
ｅｎｔｉａｌ Ｔｈｅｒｍｏｌ Ａｎａｌｙｓｉｓ）法
を用いて測定した。この結果、膜の耐熱性は、空気中で
３７０℃であった。また、絶縁膜の誘電率（εr ）は
２．４であった。 例２ 例１と同様の手順をくり返した。但し、プラズマ重合の
条件は次の如くであった。
【００１７】 使用反応ガス；Ｃ4 Ｆ8 ガス流量；２５０SCCM 圧力；０．５torr 電力；３００Ｗ 以上の条件のもとで得られた絶縁膜について例１と同様
に耐熱性を測定した。その結果、空気中で３５０℃であ
った。また、比誘電率（εr ）は２．４であった。 例３ 例１と同様の手順をくり返した。但し、プラズマ重合の
条件は次の如くであった。
に耐熱性を測定した。その結果、空気中で３５０℃であ
った。また、比誘電率（εr ）は２．４であった。 例３ 例１と同様の手順をくり返した。但し、プラズマ重合の
条件は次の如くであった。
【００１８】 使用反応ガス；ＣＨＦ3 ガス流量；２５０SCCM 圧力；０．５torr 電力；３００Ｗ ３分間で１μｍ薄膜を堆積した。
【００１９】得られた絶縁膜の耐熱性は３５０℃であ
り、比誘電率は２．５であった。 例４ 例１と同様の手順をくり返した。但し、プラズマ重合条
件は次の如くであった。 使用反応ガス；ＣＦ4 とＨ2 の混合ガス（２対１の割
合） ガス流量；３００SCCM 圧力；０．１torr 電力；３００Ｗ 得られた絶縁膜の耐熱性は（３５０℃）、比誘電率は
（２．５）であった。 例５ この例はプラズマ重合を用いて層間絶縁膜を形成するマ
ルチチップモジュールの製造方法の一実施例である。
り、比誘電率は２．５であった。 例４ 例１と同様の手順をくり返した。但し、プラズマ重合条
件は次の如くであった。 使用反応ガス；ＣＦ4 とＨ2 の混合ガス（２対１の割
合） ガス流量；３００SCCM 圧力；０．１torr 電力；３００Ｗ 得られた絶縁膜の耐熱性は（３５０℃）、比誘電率は
（２．５）であった。 例５ この例はプラズマ重合を用いて層間絶縁膜を形成するマ
ルチチップモジュールの製造方法の一実施例である。
【００２０】アルミナ基板２１上にスクリーン印刷を用
い、材質としてタングステンを用い第一の配線層２２
（厚み；１０μｍ）をパターン形成する（図３
（Ａ））。次いで図１で示した反応容器（カソードカッ
プルのプラズマチャンバー）１内に基板１１を載置し下
記の条件でプラズマ重合を行った： 使用反応ガス；Ｃ2 Ｆ4 流量；３００SCCM 圧力；０．１torr 電力；３００Ｗ 以上の条件のもとでプラズマ重合を２分間行い、約１０
μｍの第一の絶縁膜２３を堆積した（図３（Ｂ））。
い、材質としてタングステンを用い第一の配線層２２
（厚み；１０μｍ）をパターン形成する（図３
（Ａ））。次いで図１で示した反応容器（カソードカッ
プルのプラズマチャンバー）１内に基板１１を載置し下
記の条件でプラズマ重合を行った： 使用反応ガス；Ｃ2 Ｆ4 流量；３００SCCM 圧力；０．１torr 電力；３００Ｗ 以上の条件のもとでプラズマ重合を２分間行い、約１０
μｍの第一の絶縁膜２３を堆積した（図３（Ｂ））。
【００２１】次いで、公知のホトリソグラフィー法によ
り前記絶縁膜２３にスルホール２４を形成する（図３
（Ｃ））。次いでアルミニウムを用い前記と同じ条件で
第二の配線層２５（厚み；約３μｍ）を形成し（図３
（Ｄ））、最後に第二の配線層をパターニングした（図
３（Ｅ））。
り前記絶縁膜２３にスルホール２４を形成する（図３
（Ｃ））。次いでアルミニウムを用い前記と同じ条件で
第二の配線層２５（厚み；約３μｍ）を形成し（図３
（Ｄ））、最後に第二の配線層をパターニングした（図
３（Ｅ））。
【００２２】次いで第一の絶縁膜形成と同一の条件下で
プラズマ重合を行い第二の絶縁膜１６（厚さ；約２μ
ｍ）を堆積した（図４（Ｆ））。上記のプロセスで得ら
れた絶縁膜の比誘電率を測定したところ、ε＝２．４で
あった。次いで、公知のホトリソグラフィー法により前
記第二の絶縁膜１６にスルホール２７を形成した（図４
（Ｇ））。
プラズマ重合を行い第二の絶縁膜１６（厚さ；約２μ
ｍ）を堆積した（図４（Ｆ））。上記のプロセスで得ら
れた絶縁膜の比誘電率を測定したところ、ε＝２．４で
あった。次いで、公知のホトリソグラフィー法により前
記第二の絶縁膜１６にスルホール２７を形成した（図４
（Ｇ））。
【００２３】最後にこのようにして作成したプリント基
板に、通常のポンディング法を用い半導体チップＡを組
込み半導体装置を完成した（図４（Ｈ））。 例６ Ｃ4 Ｆ8 の反応ガスを用い例５と同様の条件下で手順を
くりかえし、それぞれ約２．０μｍの絶縁膜２３，２６
を得た。絶縁膜の誘電率はεr ＝２．４であった。 例７ ＣＨＦ3 の反応ガスを用い、例５と同様の条件下で手順
をくりかえし、それぞれ約０．８μｍの絶縁膜１３，１
６を得た。絶縁膜の誘電率はεr＝２．５であった。 例８ ＣＦ4 とＨ2 の混合ガスを用い、次のプラズマ重合条件
下で例５と同様のプロセスを行った。
板に、通常のポンディング法を用い半導体チップＡを組
込み半導体装置を完成した（図４（Ｈ））。 例６ Ｃ4 Ｆ8 の反応ガスを用い例５と同様の条件下で手順を
くりかえし、それぞれ約２．０μｍの絶縁膜２３，２６
を得た。絶縁膜の誘電率はεr ＝２．４であった。 例７ ＣＨＦ3 の反応ガスを用い、例５と同様の条件下で手順
をくりかえし、それぞれ約０．８μｍの絶縁膜１３，１
６を得た。絶縁膜の誘電率はεr＝２．５であった。 例８ ＣＦ4 とＨ2 の混合ガスを用い、次のプラズマ重合条件
下で例５と同様のプロセスを行った。
【００２４】 ＣＦ4 ：３００SCCM Ｈ2 ：２００SCCM 圧力：０．４torr r.f.パワー：３００Ｗ ２分間の処理で、それぞれ約１．８μｍの絶縁膜２３，
２６を得た。絶縁膜の誘電率は、εr ＝２．５であっ
た。例５〜８はカソードカップルの例であるが、アノー
ドカップルあるいは誘導結合のプラズマ装置でも同様の
成膜を行うことができる。
２６を得た。絶縁膜の誘電率は、εr ＝２．５であっ
た。例５〜８はカソードカップルの例であるが、アノー
ドカップルあるいは誘導結合のプラズマ装置でも同様の
成膜を行うことができる。
【００２５】以上説明したように本発明は構成されるも
のであるから、得られる層間絶縁膜の比誘電率が低く、
かつち密な薄膜を得る効果を奏する。従って、配線遅延
を大幅に改善することが可能となる。また公知の方法の
如くフッ素樹脂をスピンコートして得られた膜のよう
に、熱フロー、密着性の問題がない。
のであるから、得られる層間絶縁膜の比誘電率が低く、
かつち密な薄膜を得る効果を奏する。従って、配線遅延
を大幅に改善することが可能となる。また公知の方法の
如くフッ素樹脂をスピンコートして得られた膜のよう
に、熱フロー、密着性の問題がない。
【図１】本発明の一実施例に係る半導体装置の製造方法
の主要工程の説明図である。
の主要工程の説明図である。
【図２】本発明の一実施例の工程図である。
【図３】本発明の他の実施例の工程図（一部）である。
【図４】本発明の他の実施例の残りの工程図である。
１１，２１…基板 １２，２２…第一の配線層 １３，２３…絶縁膜 １５，２５…第二の配線層
Claims (5)
- 【請求項１】 基板上に第一の配線を形成し、次いで一
般式１： ＣX ＦY ＨZ （１） （式中、Ｘは１〜５の整数であり、Ｙは１〜１０の整数
であり、更にＺは０〜５の整数である）で表わされる化
合物ガス又は該化合物ガスおよび水素を反応ガスとして
用いてプラズマ重合法により該第一の配線上を含む基板
上に層間絶縁膜を形成し、次いで該層間絶縁膜上に第二
の配線を形成することを含んでなる、半導体装置の製造
方法。 - 【請求項２】 前記第二の配線上を含む基板上に絶縁膜
を形成し、該絶縁膜上に複数のチップを搭載し次いで該
チップを前記第一又は第二の配線と選択的に接続するこ
とを特徴とする請求項１の半導体装置の製造方法。 - 【請求項３】 一般式１で表わされる化合物が、ＣＨＦ
3 ，ＣＨ2 Ｆ2 ，Ｃ 2 Ｆ4 ，Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 、又は
Ｃ4 Ｆ8 の一種である請求項１の半導体装置の製造方
法。 - 【請求項４】 ＣＦ4 およびＨ2 の混合ガスを用いてプ
ラズマ重合を行う請求項１の半導体装置の製造方法。 - 【請求項５】 一般式１： ＣX ＦY ＨZ （１） （式中、Ｘは１〜５の整数であり、Ｙは１〜１０の整数
であり、更にＺは０〜５の整数である）で表わされる化
合物ガス又は該化合物ガスおよび水素を反応ガスとして
用いてプラズマ重合法により前記絶縁膜を形成する、請
求項２の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2800092A JPH0574960A (ja) | 1991-03-25 | 1992-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006891 | 1991-03-25 | ||
| JP3-60068 | 1991-03-25 | ||
| JP2800092A JPH0574960A (ja) | 1991-03-25 | 1992-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574960A true JPH0574960A (ja) | 1993-03-26 |
Family
ID=26366014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2800092A Pending JPH0574960A (ja) | 1991-03-25 | 1992-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574960A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883842A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 半導体装置 |
| JPH08222557A (ja) * | 1995-02-09 | 1996-08-30 | Nec Corp | フッ素化非晶質炭素膜の製造方法 |
| JPH08264648A (ja) * | 1995-03-23 | 1996-10-11 | Nec Corp | 半導体装置 |
| EP0701283A3 (en) * | 1994-09-12 | 1996-11-13 | Nec Corp | Semiconductor device with a layer of amorphous carbon and method of manufacture |
| WO1997042356A1 (en) * | 1996-05-06 | 1997-11-13 | Massachusetts Institute Of Technology | Chemical vapor deposition of fluorocarbon polymer thin films |
| WO1999057760A1 (fr) * | 1998-05-07 | 1999-11-11 | Tokyo Electron Limited | Dispositif a semiconducteurs |
| US5985750A (en) * | 1997-05-23 | 1999-11-16 | Nec Corporation | Manufacturing method of semiconductor device |
| DE102015017359B3 (de) | 2015-07-20 | 2023-06-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level-package (wlp) und verfahren zu seiner ausbildung |
-
1992
- 1992-02-14 JP JP2800092A patent/JPH0574960A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883842A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 半導体装置 |
| EP0701283A3 (en) * | 1994-09-12 | 1996-11-13 | Nec Corp | Semiconductor device with a layer of amorphous carbon and method of manufacture |
| US6033979A (en) * | 1994-09-12 | 2000-03-07 | Nec Corporation | Method of fabricating a semiconductor device with amorphous carbon layer |
| JPH08222557A (ja) * | 1995-02-09 | 1996-08-30 | Nec Corp | フッ素化非晶質炭素膜の製造方法 |
| JPH08264648A (ja) * | 1995-03-23 | 1996-10-11 | Nec Corp | 半導体装置 |
| WO1997042356A1 (en) * | 1996-05-06 | 1997-11-13 | Massachusetts Institute Of Technology | Chemical vapor deposition of fluorocarbon polymer thin films |
| EP1795626A1 (en) * | 1996-05-06 | 2007-06-13 | Massachusetts Institute Of Technology | Chemical vapor deposition of fluorocarbon polymer thin films |
| US5985750A (en) * | 1997-05-23 | 1999-11-16 | Nec Corporation | Manufacturing method of semiconductor device |
| WO1999057760A1 (fr) * | 1998-05-07 | 1999-11-11 | Tokyo Electron Limited | Dispositif a semiconducteurs |
| US6720659B1 (en) | 1998-05-07 | 2004-04-13 | Tokyo Electron Limited | Semiconductor device having an adhesion layer |
| DE102015017359B3 (de) | 2015-07-20 | 2023-06-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level-package (wlp) und verfahren zu seiner ausbildung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783695A (en) | Multichip integrated circuit packaging configuration and method | |
| Jensen et al. | Copper/polyimide materials system for high performance packaging | |
| US4918811A (en) | Multichip integrated circuit packaging method | |
| US6780517B2 (en) | Polycarbosilane adhesion promoters for low dielectric constant polymeric materials | |
| Burdeaux et al. | Benzocyclobutene (BCB) dielectrics for the fabrication of high density, thin film multichip modules | |
| JP2868167B2 (ja) | 多重レベル高密度相互接続構造体及び高密度相互接続構造体 | |
| Majid et al. | The parylene-aluminum multilayer interconnection system for wafer scale integration and wafer scale hybrid packaging | |
| US5536584A (en) | Polyimide precursor, polyimide and metalization structure using said polyimide | |
| JP7433318B2 (ja) | パッケージング基板及びこれを含む半導体装置 | |
| US5374332A (en) | Method for etching silicon compound film and process for forming article by utilizing the method | |
| JPH0574960A (ja) | 半導体装置の製造方法 | |
| JPH077104A (ja) | 有機誘電体材料の薄膜を硬化する方法 | |
| JP3531520B2 (ja) | 絶縁膜およびその製造方法、並びに電子装置 | |
| McDonald et al. | Techniques for fabrication of wafer scale interconnections in multichip packages | |
| US5024969A (en) | Hybrid circuit structure fabrication methods using high energy electron beam curing | |
| JP3079740B2 (ja) | ポリイミド及びそれを用いた配線構造体 | |
| JP2871222B2 (ja) | 配線基板の製造方法 | |
| JP2003252982A (ja) | 有機絶縁膜材料、その製造方法、有機絶縁膜の形成方法、及び、有機絶縁膜を設けた半導体装置 | |
| JPH05275417A (ja) | 配線構造体とその製造法 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JP4882893B2 (ja) | 半導体装置の製造方法 | |
| Kang et al. | Reactive Ion Etching of WPR for Via Formation in High Density 3-D Chip Stacking Technology | |
| JPH05218214A (ja) | 有機硅素重合体と半導体装置の製造方法 | |
| JPH04291993A (ja) | 薄膜ユニットの接合方法 | |
| Das | Sputter deposited silica films as substrates for microelectronic packaging applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010515 |