JPH0575143A - 静電誘導半導体装置 - Google Patents
静電誘導半導体装置Info
- Publication number
- JPH0575143A JPH0575143A JP23434591A JP23434591A JPH0575143A JP H0575143 A JPH0575143 A JP H0575143A JP 23434591 A JP23434591 A JP 23434591A JP 23434591 A JP23434591 A JP 23434591A JP H0575143 A JPH0575143 A JP H0575143A
- Authority
- JP
- Japan
- Prior art keywords
- region
- cathode
- semiconductor device
- electrostatic induction
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 チップ面積の増大や製造工程の困難性を招来
することなく、ターンオフ時間の短縮化、ゲート駆動電
力の低減化、オン特性の改善、および、主電流の容量増
大が一挙に図れる実用性の高い静電誘導半導体装置を提
供する。 【構成】 半導体基板１一側の表面部分にソース領域６
がカソード領域２とゲート領域４の間に挟まれる形で備
え、半導体基板他側にアノード領域３を備え、前記カソ
ード領域とアノード領域の間はベース領域５となり、前
記カソード領域とソース領域の両方にコンタクトするカ
ソード電極７が設けられており、前記カソード領域は、
前記半導体基板の表面部分に溝１０が形成され、この溝
の内周面に不純物が導入されて形成されたものである静
電誘導半導体装置。
することなく、ターンオフ時間の短縮化、ゲート駆動電
力の低減化、オン特性の改善、および、主電流の容量増
大が一挙に図れる実用性の高い静電誘導半導体装置を提
供する。 【構成】 半導体基板１一側の表面部分にソース領域６
がカソード領域２とゲート領域４の間に挟まれる形で備
え、半導体基板他側にアノード領域３を備え、前記カソ
ード領域とアノード領域の間はベース領域５となり、前
記カソード領域とソース領域の両方にコンタクトするカ
ソード電極７が設けられており、前記カソード領域は、
前記半導体基板の表面部分に溝１０が形成され、この溝
の内周面に不純物が導入されて形成されたものである静
電誘導半導体装置。
Description
【０００１】
【産業上の利用分野】この発明は、静電誘導半導体装置
に関する。
に関する。
【０００２】
【従来の技術】従来、スイッチング素子として使われる
表面ゲート型の静電誘導半導体装置として、図３に示す
構成のものがある。静電誘導半導体装置８０では、ｎ型
の半導体基板８１一側の表面部分にｎ+ 型（第２導電
型）のカソード領域８２とｐ+ 型（第１導電型）のゲー
ト領域８４とをカソード領域８２がゲート領域８４の間
に挟まれる形で備えている。一方、半導体基板８１他側
にはｐ+ 型のアノード領域８３を備え、カソード領域８
２とアノード領域８３の間はｎ- 型のベース領域８５で
ある。そして、カソード領域８２にはカソード電極８７
が、アノード領域８３にはアノード電極８８が、ゲート
領域８４にはゲート電極８９が、それぞれ、コンタクト
するように設けられている。
表面ゲート型の静電誘導半導体装置として、図３に示す
構成のものがある。静電誘導半導体装置８０では、ｎ型
の半導体基板８１一側の表面部分にｎ+ 型（第２導電
型）のカソード領域８２とｐ+ 型（第１導電型）のゲー
ト領域８４とをカソード領域８２がゲート領域８４の間
に挟まれる形で備えている。一方、半導体基板８１他側
にはｐ+ 型のアノード領域８３を備え、カソード領域８
２とアノード領域８３の間はｎ- 型のベース領域８５で
ある。そして、カソード領域８２にはカソード電極８７
が、アノード領域８３にはアノード電極８８が、ゲート
領域８４にはゲート電極８９が、それぞれ、コンタクト
するように設けられている。
【０００３】この静電誘導半導体装置８０は、ゲート電
極８９へ印加する電圧信号でカソード前面のポテンシャ
ル障壁を変化させオン・オフ（導通・遮断）させるよう
になっている。しかしながら、この静電誘導半導体装置
８０は、ターンオフ時間が長い、ターンオフ時のゲート
駆動電力が大きいという欠点がある。ターンオフ時に
は、ベース領域８５内に残留するホールがゲート領域８
４に入り込み消滅するのであるが、消滅に至るまでの時
間が長く、ホール流入に伴いゲート電流が流れるが、こ
の電流量が意外と大きいのである。それに、カソード電
極８７のカソード領域に対するコンタクト抵抗の低減化
とコンタクトの信頼性を高めるには、絶縁膜の最小化お
よび電極領域の最大化が要求されるが、電極間の間隙が
極めて狭くなるため高精度の微細加工技術が要求され、
製造は困難である。
極８９へ印加する電圧信号でカソード前面のポテンシャ
ル障壁を変化させオン・オフ（導通・遮断）させるよう
になっている。しかしながら、この静電誘導半導体装置
８０は、ターンオフ時間が長い、ターンオフ時のゲート
駆動電力が大きいという欠点がある。ターンオフ時に
は、ベース領域８５内に残留するホールがゲート領域８
４に入り込み消滅するのであるが、消滅に至るまでの時
間が長く、ホール流入に伴いゲート電流が流れるが、こ
の電流量が意外と大きいのである。それに、カソード電
極８７のカソード領域に対するコンタクト抵抗の低減化
とコンタクトの信頼性を高めるには、絶縁膜の最小化お
よび電極領域の最大化が要求されるが、電極間の間隙が
極めて狭くなるため高精度の微細加工技術が要求され、
製造は困難である。
【０００４】これに対し、図４の静電誘導半導体装置９
０は、ターンオフ時間が比較的短く、しかも、ターンオ
フ時のゲート駆動電力が比較的少ないという利点があ
る。静電誘導半導体装置９０では、ｎ型の半導体基板９
１一側の表面部分にｐ+ 型（第１導電型）のカソード領
域９２とｐ+ 型のゲート領域９４とｎ+ 型（第２導電
型）のソース領域９６とをソース領域９６がカソード領
域９２とゲート領域９４の間に挟まれる形で備えてい
る。一方、半導体基板９１他側にはｐ+ 型のアノード領
域９３を備え、カソード領域９２とアノード領域９３の
間はｎ- 型のベース領域９５である。そして、アノード
領域９３にはアノード電極９８が、ゲート領域９４には
ゲート電極９９がそれぞれコンタクトするように設けら
れ、カソード領域９２とソース領域９６には両方にコン
タクトするようにカソード電極９７が設けられている。
０は、ターンオフ時間が比較的短く、しかも、ターンオ
フ時のゲート駆動電力が比較的少ないという利点があ
る。静電誘導半導体装置９０では、ｎ型の半導体基板９
１一側の表面部分にｐ+ 型（第１導電型）のカソード領
域９２とｐ+ 型のゲート領域９４とｎ+ 型（第２導電
型）のソース領域９６とをソース領域９６がカソード領
域９２とゲート領域９４の間に挟まれる形で備えてい
る。一方、半導体基板９１他側にはｐ+ 型のアノード領
域９３を備え、カソード領域９２とアノード領域９３の
間はｎ- 型のベース領域９５である。そして、アノード
領域９３にはアノード電極９８が、ゲート領域９４には
ゲート電極９９がそれぞれコンタクトするように設けら
れ、カソード領域９２とソース領域９６には両方にコン
タクトするようにカソード電極９７が設けられている。
【０００５】静電誘導半導体装置９０は、先の図３に示
す表面ゲート型静電誘導半導体装置において、一側のゲ
ート領域とカソード電極が短絡した短絡ゲート型構造と
みることもできるであろう。静電誘導半導体装置９０
も、ゲート電極９９へ印加する電圧信号でカソード前面
のポテンシャル障壁を変化させオン・オフ（導通・遮
断）させるようになっている。ゲート領域９４の静電誘
導作用でソース領域前面のポテンシャル障壁を変化させ
てソース領域９６からの電子（キャリア）注入をコント
ロールし、この注入電子をベース電流として動作する主
電流経路を構成する縦型ｐｎｐトランジスタ、すなわち
カソード領域（ｐ）９２、ベース領域（ｎ）９５および
アノード領域（ｐ）９３からなる縦型ｐｎｐトランジス
タをオン・オフしてスイッチング動作させるのである。
そして、ターンオフ時にベース領域９５内に残留するホ
ールはカソード領域９２にも流れるため、蓄積ホールの
消滅が比較的早くてターンオフ時間が短く、カソード領
域９２に流れるホールがある分、ゲート領域９４に入る
ホールが減ってターンオフ時のゲート駆動電力が比較的
少なくなる。
す表面ゲート型静電誘導半導体装置において、一側のゲ
ート領域とカソード電極が短絡した短絡ゲート型構造と
みることもできるであろう。静電誘導半導体装置９０
も、ゲート電極９９へ印加する電圧信号でカソード前面
のポテンシャル障壁を変化させオン・オフ（導通・遮
断）させるようになっている。ゲート領域９４の静電誘
導作用でソース領域前面のポテンシャル障壁を変化させ
てソース領域９６からの電子（キャリア）注入をコント
ロールし、この注入電子をベース電流として動作する主
電流経路を構成する縦型ｐｎｐトランジスタ、すなわち
カソード領域（ｐ）９２、ベース領域（ｎ）９５および
アノード領域（ｐ）９３からなる縦型ｐｎｐトランジス
タをオン・オフしてスイッチング動作させるのである。
そして、ターンオフ時にベース領域９５内に残留するホ
ールはカソード領域９２にも流れるため、蓄積ホールの
消滅が比較的早くてターンオフ時間が短く、カソード領
域９２に流れるホールがある分、ゲート領域９４に入る
ホールが減ってターンオフ時のゲート駆動電力が比較的
少なくなる。
【０００６】また、アノード・カソード間電流は、カソ
ード領域９２およびソース領域９６の両方を流れるた
め、電流容量の点でも有利であるし、ターンオン時に
は、横型ｐｎｐトランジスタ、すなわち、ゲート領域
（ｐ）９４、ベース領域（ｎ）９５およびカソード領域
（ｐ）９２からなる横型ｐｎｐトランジスタが導通し効
率良くホール注入が行えるため、低オン電圧化の点でも
有利である。
ード領域９２およびソース領域９６の両方を流れるた
め、電流容量の点でも有利であるし、ターンオン時に
は、横型ｐｎｐトランジスタ、すなわち、ゲート領域
（ｐ）９４、ベース領域（ｎ）９５およびカソード領域
（ｐ）９２からなる横型ｐｎｐトランジスタが導通し効
率良くホール注入が行えるため、低オン電圧化の点でも
有利である。
【０００７】それに、静電誘導半導体装置９０は、カソ
ード電極９７はソース領域９６にまで進出していて、十
分な電極面積があるためにカソード電極９７のコンタク
ト抵抗の低減化とコンタクトの信頼性の向上を、高精度
の微細加工技術を要することなく、実現できるという利
点もある。
ード電極９７はソース領域９６にまで進出していて、十
分な電極面積があるためにカソード電極９７のコンタク
ト抵抗の低減化とコンタクトの信頼性の向上を、高精度
の微細加工技術を要することなく、実現できるという利
点もある。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
静電誘導半導体装置９０の実用性を高めるために、ター
ンオフ時間の短縮化、ゲート駆動電力の低減化、オン特
性の改善、および、主電流の容量増大化が、さらに求め
られている。勿論、その際、カソード電極９７のコンタ
クト抵抗の低減化とコンタクトの信頼性の向上が高精度
の微細加工技術を要することなく、実現できることも必
要である。
静電誘導半導体装置９０の実用性を高めるために、ター
ンオフ時間の短縮化、ゲート駆動電力の低減化、オン特
性の改善、および、主電流の容量増大化が、さらに求め
られている。勿論、その際、カソード電極９７のコンタ
クト抵抗の低減化とコンタクトの信頼性の向上が高精度
の微細加工技術を要することなく、実現できることも必
要である。
【０００９】これらの要求を満たす一つの方策として、
静電誘導半導体装置９０において、カソード領域９２の
パターンを大きくし表面積を増やすとともに不純物拡散
領域の深さを深くする方法がある。カソード領域９２と
カソード電極９７との接触面積が増えるため、主電流容
量が増大すると同時にオフ動作時の残留ホールの引き抜
き性が改善されターンオフ時間が短くなり、しかも、ゲ
ート駆動電力も少なくなる。また、カソード領域９２が
深くなることでオン動作時のゲート領域からの注入キャ
リアが到達し易くなりオン電圧の低減化が図れるし、ア
ノード領域９３からのキャアリも到達し易くなり、オン
特性が改善されることになる。
静電誘導半導体装置９０において、カソード領域９２の
パターンを大きくし表面積を増やすとともに不純物拡散
領域の深さを深くする方法がある。カソード領域９２と
カソード電極９７との接触面積が増えるため、主電流容
量が増大すると同時にオフ動作時の残留ホールの引き抜
き性が改善されターンオフ時間が短くなり、しかも、ゲ
ート駆動電力も少なくなる。また、カソード領域９２が
深くなることでオン動作時のゲート領域からの注入キャ
リアが到達し易くなりオン電圧の低減化が図れるし、ア
ノード領域９３からのキャアリも到達し易くなり、オン
特性が改善されることになる。
【００１０】しかしながら、カソード領域９２のパター
ンを大きすることはチップ面積の増大を伴い、不純物拡
散領域を深くすることは拡散プロセスの困難性および横
方向拡散に伴うチップ面積の増大を伴うため、適切な対
応策とは言えない。この発明は、上記事情に鑑み、チッ
プ面積の増大や製造工程の困難性を招来することなく、
ターンオフ時間の短縮化、ゲート駆動電力の低減化、オ
ン特性の改善、および、主電流の容量増大が一挙に図れ
る実用性の高い静電誘導半導体装置を提供することを課
題とする。
ンを大きすることはチップ面積の増大を伴い、不純物拡
散領域を深くすることは拡散プロセスの困難性および横
方向拡散に伴うチップ面積の増大を伴うため、適切な対
応策とは言えない。この発明は、上記事情に鑑み、チッ
プ面積の増大や製造工程の困難性を招来することなく、
ターンオフ時間の短縮化、ゲート駆動電力の低減化、オ
ン特性の改善、および、主電流の容量増大が一挙に図れ
る実用性の高い静電誘導半導体装置を提供することを課
題とする。
【００１１】
【課題を解決するための手段】前記課題を解決するた
め、この発明の静電誘導半導体装置では、半導体基板一
側の表面部分に、第１導電型のカソード領域と第１導電
型のゲート領域と第２導電型のソース領域とをソース領
域がカソード領域とゲート領域の間に挟まれる形で備
え、半導体基板他側に、第１導電型のアノード領域を備
え、前記カソード領域とアノード領域の間は第２導電型
のベース領域となり、前記カソード領域とソース領域の
両方にコンタクトするカソード電極が設けられている構
成において、前記カソード領域は、前記半導体基板の表
面部分に溝が形成され、この溝の内周面に不純物が導入
されて形成されたものとなっている。
め、この発明の静電誘導半導体装置では、半導体基板一
側の表面部分に、第１導電型のカソード領域と第１導電
型のゲート領域と第２導電型のソース領域とをソース領
域がカソード領域とゲート領域の間に挟まれる形で備
え、半導体基板他側に、第１導電型のアノード領域を備
え、前記カソード領域とアノード領域の間は第２導電型
のベース領域となり、前記カソード領域とソース領域の
両方にコンタクトするカソード電極が設けられている構
成において、前記カソード領域は、前記半導体基板の表
面部分に溝が形成され、この溝の内周面に不純物が導入
されて形成されたものとなっている。
【００１２】この発明における前記半導体基板の表面部
分の溝は、幅（の寸法）よりも深さ（の寸法）が大きい
ものが適切である。チップ面積が狭くても深い位置まで
ゲート領域を形成できるからである。この発明の静電誘
導半導体装置は、サイリスタモードのスイッチング駆動
形態の素子が普通であるが、単なるスイッチング駆動で
なくアノード・カソード間を流れる電流を連続的に変化
させるトランジスタモードでの駆動形態の素子であって
もよい。
分の溝は、幅（の寸法）よりも深さ（の寸法）が大きい
ものが適切である。チップ面積が狭くても深い位置まで
ゲート領域を形成できるからである。この発明の静電誘
導半導体装置は、サイリスタモードのスイッチング駆動
形態の素子が普通であるが、単なるスイッチング駆動で
なくアノード・カソード間を流れる電流を連続的に変化
させるトランジスタモードでの駆動形態の素子であって
もよい。
【００１３】なお、第１導電型がｐ型である場合は第２
導電型はｎ型であり、逆に、第１導電型がｎ型である場
合は第２導電型はｐ型であることは言うまでもない。
導電型はｎ型であり、逆に、第１導電型がｎ型である場
合は第２導電型はｐ型であることは言うまでもない。
【００１４】
【作用】この発明の静電誘導半導体装置では、チップ面
積の増大を伴うことなくカソード領域の表面積を増加さ
せられる。溝の内面全面がカソード領域の表面であるた
め、側面部分の面積だけ表面積が増えることになる そ
して、カソード領域の表面積が増えるため、カソード電
極とのコンタクト面積が大きくなり、その分、主電流容
量が増大すると同時にオフ動作時の残留ホールの引き抜
き性が改善されターンオフ時間が短くなり、しかも、ゲ
ート駆動電力も少なくなる。
積の増大を伴うことなくカソード領域の表面積を増加さ
せられる。溝の内面全面がカソード領域の表面であるた
め、側面部分の面積だけ表面積が増えることになる そ
して、カソード領域の表面積が増えるため、カソード電
極とのコンタクト面積が大きくなり、その分、主電流容
量が増大すると同時にオフ動作時の残留ホールの引き抜
き性が改善されターンオフ時間が短くなり、しかも、ゲ
ート駆動電力も少なくなる。
【００１５】また、この発明の静電誘導半導体装置で
は、拡散プロセスの困難性および横方向拡散に伴うチッ
プ面積の増大を伴なわずに、カソード領域を深い位置ま
で到達させられる。これは溝の深さ分は拡散処理が省略
できるため、長時間の拡散処理が必要ないからである。
また、この発明の静電誘導半導体装置では、カソード領
域の接合面積（カソード領域とベース領域の境界面積）
も広い。いってみれば、溝の内面全面という広い拡散窓
から不純物を導入する形であるため、完成した不純物拡
散領域の接合面積が広くなるのである。
は、拡散プロセスの困難性および横方向拡散に伴うチッ
プ面積の増大を伴なわずに、カソード領域を深い位置ま
で到達させられる。これは溝の深さ分は拡散処理が省略
できるため、長時間の拡散処理が必要ないからである。
また、この発明の静電誘導半導体装置では、カソード領
域の接合面積（カソード領域とベース領域の境界面積）
も広い。いってみれば、溝の内面全面という広い拡散窓
から不純物を導入する形であるため、完成した不純物拡
散領域の接合面積が広くなるのである。
【００１６】このように、カソード領域が深くまで達し
接合面積も広い場合、オン動作時のゲート領域からの注
入キャリアが到達効率が向上しオン電圧の低減化が図れ
ると同時に、アノード領域からのキャリアも到達効率も
向上し、オン特性が改善される。そして、カソード電極
がカソード領域とソース領域の両方にコンタクトする構
造であるため、カソード領域とソース領域の間の狭い間
隙ではアルミニウム層を除去せずに残し、ゲート領域と
ソース領域の間の間隙のアルミニウム層を除去するだけ
でよいので、特に高度な微細加工技術の適用を要しな
い。この場合、加えて、光学読み取り装置を使う場合の
焦点変動という不都合が解消され、縮小露光投影装置を
有効に活用して、適切なレジスト処理を行い、支障なく
パターン加工ができるようになる。
接合面積も広い場合、オン動作時のゲート領域からの注
入キャリアが到達効率が向上しオン電圧の低減化が図れ
ると同時に、アノード領域からのキャリアも到達効率も
向上し、オン特性が改善される。そして、カソード電極
がカソード領域とソース領域の両方にコンタクトする構
造であるため、カソード領域とソース領域の間の狭い間
隙ではアルミニウム層を除去せずに残し、ゲート領域と
ソース領域の間の間隙のアルミニウム層を除去するだけ
でよいので、特に高度な微細加工技術の適用を要しな
い。この場合、加えて、光学読み取り装置を使う場合の
焦点変動という不都合が解消され、縮小露光投影装置を
有効に活用して、適切なレジスト処理を行い、支障なく
パターン加工ができるようになる。
【００１７】さらに、ゲート領域のサイズ調整による電
気的特性のコントロールとは別途独立に、溝の深さ調節
による電気的特性のコントロールが可能であることもこ
の発明の静電誘導半導体装置の有用性を高めている。
気的特性のコントロールとは別途独立に、溝の深さ調節
による電気的特性のコントロールが可能であることもこ
の発明の静電誘導半導体装置の有用性を高めている。
【００１８】
【実施例】以下、この発明の実施例を図面を参照しなが
ら詳しく説明する。図１は、実施例にかかる静電誘導半
導体装置の要部構成をあらわす。実施例の静電誘導半導
体装置は、ｎ型の半導体基板１一側の表面部分に、ｐ+
型（第１導電型）のカソード領域２とｐ+ 型のゲート領
域４とｎ+ 型（第２導電型）のソース領域６とを備え
る。これらの領域２，４，６は、ソース領域６がカソー
ド領域２とゲート領域４の間に挟まれる形で形成されて
いる。一方、半導体基板１他側にはｐ+ 型のアノード領
域３を備え、カソード領域２とアノード領域３の間はｎ
- 型のベース領域５となっている。アノード領域５はｎ
型シリコンウエハの裏面側からｐ型不純物を拡散させる
か、ｐ型シリコン層の上にｎ型シリコン層を積層するこ
とで形成される。ベース領域５での不純物濃度は１０13
cm-3〜１０14cm-3程度であり、他のｎ型やｐ型の不純物
高濃度領域での不純物濃度は１０19cm-3〜１０20cm-3程
度である。ベース領域５の厚みは、耐圧、オン電圧とい
った電気特性と製造時の加工性等を勘案して決定される
が、１０００Ｖ級の耐圧の場合で約１００μｍ程度であ
る。静電誘導半導体装置を上からみると、例えば、短冊
状のカソード領域が枠状のゲート領域で囲まれ、その間
にソース領域があるという状態になっている。勿論、短
冊状のゲート領域が枠状のカソード領域で囲まれ、その
間にソース領域があるという状態であってもよい。
ら詳しく説明する。図１は、実施例にかかる静電誘導半
導体装置の要部構成をあらわす。実施例の静電誘導半導
体装置は、ｎ型の半導体基板１一側の表面部分に、ｐ+
型（第１導電型）のカソード領域２とｐ+ 型のゲート領
域４とｎ+ 型（第２導電型）のソース領域６とを備え
る。これらの領域２，４，６は、ソース領域６がカソー
ド領域２とゲート領域４の間に挟まれる形で形成されて
いる。一方、半導体基板１他側にはｐ+ 型のアノード領
域３を備え、カソード領域２とアノード領域３の間はｎ
- 型のベース領域５となっている。アノード領域５はｎ
型シリコンウエハの裏面側からｐ型不純物を拡散させる
か、ｐ型シリコン層の上にｎ型シリコン層を積層するこ
とで形成される。ベース領域５での不純物濃度は１０13
cm-3〜１０14cm-3程度であり、他のｎ型やｐ型の不純物
高濃度領域での不純物濃度は１０19cm-3〜１０20cm-3程
度である。ベース領域５の厚みは、耐圧、オン電圧とい
った電気特性と製造時の加工性等を勘案して決定される
が、１０００Ｖ級の耐圧の場合で約１００μｍ程度であ
る。静電誘導半導体装置を上からみると、例えば、短冊
状のカソード領域が枠状のゲート領域で囲まれ、その間
にソース領域があるという状態になっている。勿論、短
冊状のゲート領域が枠状のカソード領域で囲まれ、その
間にソース領域があるという状態であってもよい。
【００１９】さらに、この静電誘導半導体装置では、ア
ノード領域３にコンタクトするアノード電極８とゲート
領域４にコンタクトするゲート電極９とをそれぞれ備え
るとともに、カソード領域２およびソース領域６の両方
にコンタクトするカソード電極７を備える。各電極７〜
９は、例えば、アルミニウムからなる。そして、カソー
ド領域２は、前記半導体基板１の表面部分に溝１０が形
成され、この溝１０の内周面に不純物が導入されて形成
されたものであり、カソード電極７は溝１０の内面でカ
ソード領域１０にコンタクトしており、様々な利点のあ
ることは前述の通りである。なお、溝１０の深さは約１
０μｍ程度である。
ノード領域３にコンタクトするアノード電極８とゲート
領域４にコンタクトするゲート電極９とをそれぞれ備え
るとともに、カソード領域２およびソース領域６の両方
にコンタクトするカソード電極７を備える。各電極７〜
９は、例えば、アルミニウムからなる。そして、カソー
ド領域２は、前記半導体基板１の表面部分に溝１０が形
成され、この溝１０の内周面に不純物が導入されて形成
されたものであり、カソード電極７は溝１０の内面でカ
ソード領域１０にコンタクトしており、様々な利点のあ
ることは前述の通りである。なお、溝１０の深さは約１
０μｍ程度である。
【００２０】カソード電極７はカソード領域２とソース
領域６の両方にコンタクトする構造であるため、カソー
ド領域２とソース領域６の間の狭い間隙ではアルミニウ
ム層を除去せずに残し、ゲート領域４とソース領域６の
間の間隙のアルミニウム層を除去するだけでよいので、
特に高度な微細加工技術の適用を要しない。図２にみる
ように、カソード電極１７がソース領域６にコンタクト
しておらず、別個にソース領域６にコンタクトするソー
ス電極１８が設けられ、両電極１７，１８が装置外部で
電気的に接続されるというような構成だと、高度な微細
加工技術の適用を要するし、縮小露光投影装置の適用が
困難で適切なレジスト処理がし難くなるという不都合が
ある。
領域６の両方にコンタクトする構造であるため、カソー
ド領域２とソース領域６の間の狭い間隙ではアルミニウ
ム層を除去せずに残し、ゲート領域４とソース領域６の
間の間隙のアルミニウム層を除去するだけでよいので、
特に高度な微細加工技術の適用を要しない。図２にみる
ように、カソード電極１７がソース領域６にコンタクト
しておらず、別個にソース領域６にコンタクトするソー
ス電極１８が設けられ、両電極１７，１８が装置外部で
電気的に接続されるというような構成だと、高度な微細
加工技術の適用を要するし、縮小露光投影装置の適用が
困難で適切なレジスト処理がし難くなるという不都合が
ある。
【００２１】この発明は、上記実施例に限らない。例え
ば、図１において、ｐとｎが逆となったものが他の実施
例として挙げられる。
ば、図１において、ｐとｎが逆となったものが他の実施
例として挙げられる。
【００２２】
【発明の効果】以上に述べたように、この発明の静電誘
導半導体装置では、チップ面積の増大を伴わずにカソー
ド領域の表面積を増加させられるため、主電流容量の増
大、ターンオフ時間の短縮およびゲート駆動電力の低減
が図れ、拡散プロセスの困難性および横方向拡散に伴う
チップ面積の増大を伴なわずにカソード領域を深い位置
まで到達させられるため、オン特性の改善が図れるだけ
でなく、製造工程で特に高度な微細加工技術の適用を要
せず、さらに、溝の深さを調節することで容易に電気的
特性のコントロールも可能であるから、非常に実用性が
高く有用である。
導半導体装置では、チップ面積の増大を伴わずにカソー
ド領域の表面積を増加させられるため、主電流容量の増
大、ターンオフ時間の短縮およびゲート駆動電力の低減
が図れ、拡散プロセスの困難性および横方向拡散に伴う
チップ面積の増大を伴なわずにカソード領域を深い位置
まで到達させられるため、オン特性の改善が図れるだけ
でなく、製造工程で特に高度な微細加工技術の適用を要
せず、さらに、溝の深さを調節することで容易に電気的
特性のコントロールも可能であるから、非常に実用性が
高く有用である。
【図１】実施例の静電誘導半導体装置の要部構成をあら
わす断面図である。
わす断面図である。
【図２】参考例の静電誘導半導体装置の要部構成をあら
わす断面図である。
わす断面図である。
【図３】従来の静電誘導半導体装置の要部構成をあらわ
す断面図である。
す断面図である。
【図４】従来の他の静電誘導半導体装置の要部構成をあ
らわす断面図である。
らわす断面図である。
１ 半導体基板 ２ カソード領域 ３ アノード領域 ４ ゲート領域 ５ ベース領域 ６ ソース領域 ７ カソード電極 １０ 溝
Claims (1)
- 【請求項１】 半導体基板一側の表面部分に、第１導電
型のカソード領域と第１導電型のゲート領域と第２導電
型のソース領域とをソース領域がカソード領域とゲート
領域の間に挟まれる形で備え、半導体基板他側に、第１
導電型のアノード領域を備え、前記カソード領域とアノ
ード領域の間は第２導電型のベース領域となり、前記カ
ソード領域とソース領域の両方にコンタクトするカソー
ド電極が設けられている静電誘導半導体装置において、
前記カソード領域は、前記半導体基板の表面部分に溝が
形成され、この溝の内周面に不純物が導入されて形成さ
れたものであることを特徴とする静電誘導半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23434591A JPH0575143A (ja) | 1991-09-13 | 1991-09-13 | 静電誘導半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23434591A JPH0575143A (ja) | 1991-09-13 | 1991-09-13 | 静電誘導半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575143A true JPH0575143A (ja) | 1993-03-26 |
Family
ID=16969542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23434591A Pending JPH0575143A (ja) | 1991-09-13 | 1991-09-13 | 静電誘導半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294716A (ja) * | 2006-04-26 | 2007-11-08 | Hitachi Ltd | 半導体装置 |
| EP3005419A4 (en) * | 2013-06-06 | 2017-03-15 | United Silicon Carbide Inc. | Trench shield connected jfet |
-
1991
- 1991-09-13 JP JP23434591A patent/JPH0575143A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294716A (ja) * | 2006-04-26 | 2007-11-08 | Hitachi Ltd | 半導体装置 |
| EP3005419A4 (en) * | 2013-06-06 | 2017-03-15 | United Silicon Carbide Inc. | Trench shield connected jfet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175277B1 (ko) | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JPH0582775A (ja) | Ｍｉｓｆｅｔ制御型サイリスタを有する半導体装置 | |
| US5844273A (en) | Vertical semiconductor device and method of manufacturing the same | |
| CN100438071C (zh) | 具有自对准结构的垂直栅半导体器件 | |
| JP2864629B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP2946750B2 (ja) | 半導体装置 | |
| JPS62122272A (ja) | 半導体装置 | |
| JPH0575143A (ja) | 静電誘導半導体装置 | |
| JP3073056B2 (ja) | 静電誘導半導体装置 | |
| JPH05114737A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP2793925B2 (ja) | 制御ゲート付きサイリスタ | |
| KR100463028B1 (ko) | 베이스 저항제어 사이리스터 | |
| JP2562854B2 (ja) | 制御ゲート付きｐｎｐｎサイリスタ | |
| JP2501236B2 (ja) | タ―ンオフゲ―ト付きサイリスタ | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JP3392496B2 (ja) | 電力用半導体装置 | |
| JPH06252385A (ja) | 静電誘導サイリスタ | |
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JP2772215B2 (ja) | 静電誘導半導体装置 | |
| JP4006852B2 (ja) | 横型ｍｏｓサイリスタ | |
| JP3271501B2 (ja) | Ｍｏｓ型ｇｔｏサイリスタおよびその駆動方法 | |
| JP3115716B2 (ja) | 半導体装置 |