JPH0575182B2 - - Google Patents
Info
- Publication number
- JPH0575182B2 JPH0575182B2 JP62192860A JP19286087A JPH0575182B2 JP H0575182 B2 JPH0575182 B2 JP H0575182B2 JP 62192860 A JP62192860 A JP 62192860A JP 19286087 A JP19286087 A JP 19286087A JP H0575182 B2 JPH0575182 B2 JP H0575182B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- wiring
- wiring board
- chip
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Non-Insulated Conductors (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチチツプパツケージに関し、特
に大型コンピユータや高周波通信装置などの高速
な信号処理を要求される電子機器に使用するのに
適するLSIパツケージ等のマルチチツプパツケー
ジに関する。
に大型コンピユータや高周波通信装置などの高速
な信号処理を要求される電子機器に使用するのに
適するLSIパツケージ等のマルチチツプパツケー
ジに関する。
従来この種のマルチチツプパツケージは、装置
の処理能力の高速化を達成するため、LSIチツプ
の処理能力の高速化、およびLSIチツプ間相互の
配線距離の短縮のためのLSIチツプの実装密度の
増大と、それに伴う配線の高密度化にたいする努
力がなされて来た。
の処理能力の高速化を達成するため、LSIチツプ
の処理能力の高速化、およびLSIチツプ間相互の
配線距離の短縮のためのLSIチツプの実装密度の
増大と、それに伴う配線の高密度化にたいする努
力がなされて来た。
一方、LSIチツプ、とくに論理処理用LSIの処
理能力の高速化のために、論理回路形式にECL
（エミツタ・カツプルド・ロジツク）もしくは、
CML（カレント・モード・ロジツク）を用いるこ
とが広く行なわれている。これらのECLあるい
はCMLという回路形式は電源に２種以上の電圧
を必要とするので、LSI搭載用配線基板には、接
地配線を含め、少なくとも３種の電源供給配線を
形成するとともに、これらの配線を外部の電源供
給配線と接続していた。
理能力の高速化のために、論理回路形式にECL
（エミツタ・カツプルド・ロジツク）もしくは、
CML（カレント・モード・ロジツク）を用いるこ
とが広く行なわれている。これらのECLあるい
はCMLという回路形式は電源に２種以上の電圧
を必要とするので、LSI搭載用配線基板には、接
地配線を含め、少なくとも３種の電源供給配線を
形成するとともに、これらの配線を外部の電源供
給配線と接続していた。
上述した従来のマルチチツプパツケージはLSI
が必要とする電圧が5V以下と低い上に実装密度
も高くなつているので、これらの電源供給配線お
よび接地配線、更にはそれらの配線に接続する外
部接続用端子は極めて大電流を流すことのできる
ものとしなければならず、配線基板に占めるこれ
ら配線と端子の割合が増大し、信号配線領域を圧
迫すると共に信号配線の外部接続端子の配置領域
をも圧迫するという欠点があつた。さらに消費電
力の高いこれらのチツプを高密度に実装している
ことから、冷却は液冷方式にするのが普通であ
り、冷却液からの低温をチツプに伝えるための熱
伝導路が必要なのでこれらの熱伝導路が電源供給
配線や信号配線の外部接続端子の配置領域を圧迫
するという第２の欠点もあつた。
が必要とする電圧が5V以下と低い上に実装密度
も高くなつているので、これらの電源供給配線お
よび接地配線、更にはそれらの配線に接続する外
部接続用端子は極めて大電流を流すことのできる
ものとしなければならず、配線基板に占めるこれ
ら配線と端子の割合が増大し、信号配線領域を圧
迫すると共に信号配線の外部接続端子の配置領域
をも圧迫するという欠点があつた。さらに消費電
力の高いこれらのチツプを高密度に実装している
ことから、冷却は液冷方式にするのが普通であ
り、冷却液からの低温をチツプに伝えるための熱
伝導路が必要なのでこれらの熱伝導路が電源供給
配線や信号配線の外部接続端子の配置領域を圧迫
するという第２の欠点もあつた。
本発明のマルチチツプパツケージは配線基板に
搭載されたLSIチツプに低温を伝えるための冷却
管路を複数の互いに電気的に独立した系統に分
け、それぞれの系統が異なる電圧の電源供給配線
として複数の電圧値の電源を配線基板内に供給す
ることを特徴としている。
搭載されたLSIチツプに低温を伝えるための冷却
管路を複数の互いに電気的に独立した系統に分
け、それぞれの系統が異なる電圧の電源供給配線
として複数の電圧値の電源を配線基板内に供給す
ることを特徴としている。
次に本発明の実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は、本発明の第１の実施例を示す。第１
図において、本発明の第１の実施例はセラミツク
配線板１０に搭載れたLSIチツプ２０等に低温を
伝えるための冷却管路を有している。セラミツク
配線板１０には信号配線の入出力ピン１１と電極
１２および給電用電極１３とが設けられている。
このセラミツク配線板１０に搭載されたLSIチツ
プ２０はそのリード２１が電極１２に接着されて
いる。またLSIチツプ２０は低温に保たれている
冷却液３１が循環している冷却液配管３０，３
３，３４に近接していることで常に低温に保たれ
るようになつている。そして冷却液配管３０，３
３，３４は熱伝導効率の良い銅でできていて、そ
れぞれが電気的に独立した系統になつており冷却
液配管３０，３３，３４はそれぞれ接地電位、−
3.3ボルトの電源電位、−0.3ボルトのリフアレン
ス電位に対応する電源配線をも兼ねている。冷却
液配管が電気の良導体である銅でできていること
により、これを電源配線として用いている。それ
ぞれの冷却液配管３０，３３，３４とセラミツク
配線板１０上の給電用電極１３との間には銅箔３
２が半田付けされていてこの銅箔を介して、各電
源電位はセラミツク配線板１０に伝えられる。
図において、本発明の第１の実施例はセラミツク
配線板１０に搭載れたLSIチツプ２０等に低温を
伝えるための冷却管路を有している。セラミツク
配線板１０には信号配線の入出力ピン１１と電極
１２および給電用電極１３とが設けられている。
このセラミツク配線板１０に搭載されたLSIチツ
プ２０はそのリード２１が電極１２に接着されて
いる。またLSIチツプ２０は低温に保たれている
冷却液３１が循環している冷却液配管３０，３
３，３４に近接していることで常に低温に保たれ
るようになつている。そして冷却液配管３０，３
３，３４は熱伝導効率の良い銅でできていて、そ
れぞれが電気的に独立した系統になつており冷却
液配管３０，３３，３４はそれぞれ接地電位、−
3.3ボルトの電源電位、−0.3ボルトのリフアレン
ス電位に対応する電源配線をも兼ねている。冷却
液配管が電気の良導体である銅でできていること
により、これを電源配線として用いている。それ
ぞれの冷却液配管３０，３３，３４とセラミツク
配線板１０上の給電用電極１３との間には銅箔３
２が半田付けされていてこの銅箔を介して、各電
源電位はセラミツク配線板１０に伝えられる。
第２図は、本発明の第２の実施例を示す。第２
図において、第２の実施例のプリント配線板４０
にはこれに実装されたLSIチツプキヤリア５０を
介して、冷却液配管６０，６２，６３，６４によ
つて４種の電源電圧が供給されている。冷却液配
管６０，６３，６４，６５は銅でできており、こ
れらの配管の低温は一端がLSIチツプ５５に接着
され、他の一端冷却液配管に接している、銅と鉄
から成るスタツド５７を介してLSIチツプに伝え
られる。
図において、第２の実施例のプリント配線板４０
にはこれに実装されたLSIチツプキヤリア５０を
介して、冷却液配管６０，６２，６３，６４によ
つて４種の電源電圧が供給されている。冷却液配
管６０，６３，６４，６５は銅でできており、こ
れらの配管の低温は一端がLSIチツプ５５に接着
され、他の一端冷却液配管に接している、銅と鉄
から成るスタツド５７を介してLSIチツプに伝え
られる。
LSIチツプ５５のリード５６はチツプキヤリア
５０に設けられた電極５１に装着されており、こ
の電極はさらに信号配線スルーホール５３を経て
プリント配線板４０内の配線に接続されている。
５０に設けられた電極５１に装着されており、こ
の電極はさらに信号配線スルーホール５３を経て
プリント配線板４０内の配線に接続されている。
冷却液配管６０，６２，６３，６４はそれぞ
れ、接地電位、−3.3ボルトの電源電位、−0.3ボル
トのリフアレンス電位、−２ボルトの抵抗終端電
位の電源配線を兼ねており、これらの配線より供
給される電圧は、銅でできているチツプキヤリア
ケース５７を介してチツプキヤリア５０上に設け
られた電極５８に伝えられ、さらにチツプキヤリ
ア５０に設けられた電源スルーホール５３を経
て、プリント配線板４０に伝えられる。チツプキ
ヤリア５０とプリント配線板４０との電気的接続
はチツプキヤリアに設けられたバンプ５９とプリ
ント配線板４０に設けられた電極４１との半田付
けによつて行なわれる。従つて、チツプキヤリア
を介して、一旦プリント配線板に供給された各電
源電圧は、これらのバンプを経てそれぞれのチツ
プキヤリアに再び分配される。
れ、接地電位、−3.3ボルトの電源電位、−0.3ボル
トのリフアレンス電位、−２ボルトの抵抗終端電
位の電源配線を兼ねており、これらの配線より供
給される電圧は、銅でできているチツプキヤリア
ケース５７を介してチツプキヤリア５０上に設け
られた電極５８に伝えられ、さらにチツプキヤリ
ア５０に設けられた電源スルーホール５３を経
て、プリント配線板４０に伝えられる。チツプキ
ヤリア５０とプリント配線板４０との電気的接続
はチツプキヤリアに設けられたバンプ５９とプリ
ント配線板４０に設けられた電極４１との半田付
けによつて行なわれる。従つて、チツプキヤリア
を介して、一旦プリント配線板に供給された各電
源電圧は、これらのバンプを経てそれぞれのチツ
プキヤリアに再び分配される。
以上説明したように、本発明は、LSIチツプの
冷却液配管に電源配線としての役割を持たせるこ
とにより、配線基板内に本来電源配線を設置すべ
き領域を無くすることができるので、従来電源供
給のために必要としていた領域をLSIチツプの実
装や信号配線その他の配線領域に振り向けること
により、実装密度の増大が図れるという効果があ
る。
冷却液配管に電源配線としての役割を持たせるこ
とにより、配線基板内に本来電源配線を設置すべ
き領域を無くすることができるので、従来電源供
給のために必要としていた領域をLSIチツプの実
装や信号配線その他の配線領域に振り向けること
により、実装密度の増大が図れるという効果があ
る。
第１図は、本発明の第１の実施例を示す縦断面
図、第２図は、本発明の第２の実施例を示す縦断
面図である。 １０……セラミツク配線板、１１……入出力ピ
ン、１２，１３，４１，５１，５８……電極、２
０，５５……LSIチツプ、２１，５６……LSIリ
ード、３０，３３，３４，６０，６２，６３，６
４……冷却液配管、３１，６１……冷却液、３２
……銅箔、４０……プリント配線板、５０……チ
ツプキヤリア、５２，５３……スルーホール配
線、５４……チツプキヤリアケース、５７……熱
伝導スタツド、５９……バンプ。
図、第２図は、本発明の第２の実施例を示す縦断
面図である。 １０……セラミツク配線板、１１……入出力ピ
ン、１２，１３，４１，５１，５８……電極、２
０，５５……LSIチツプ、２１，５６……LSIリ
ード、３０，３３，３４，６０，６２，６３，６
４……冷却液配管、３１，６１……冷却液、３２
……銅箔、４０……プリント配線板、５０……チ
ツプキヤリア、５２，５３……スルーホール配
線、５４……チツプキヤリアケース、５７……熱
伝導スタツド、５９……バンプ。
Claims (1)
- １ 配線基板と、この配線基板に搭載されている
複数のLSIチツプキヤリアもしくはLSIチツプと、
これらのLSIチツプの発熱による温度上昇を抑え
るために個々のLSIチツプキヤリアもしくはLSI
チツプに接し、或いは近接して配置された冷却液
配管を有するマルチチツプパツケージにおいて、
これらの冷却液配管を独立した複数の配管系統に
わけ、それぞれの冷却液配管を導電材で構成し
て、前記それぞれの冷却液配管系統が、異なる電
圧の電源配線系統を兼ねて配線基板に複数の電源
電圧を供給するようにしたことを特徴とするマル
チチツプパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62192860A JPS6437046A (en) | 1987-07-31 | 1987-07-31 | Multi-chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62192860A JPS6437046A (en) | 1987-07-31 | 1987-07-31 | Multi-chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6437046A JPS6437046A (en) | 1989-02-07 |
| JPH0575182B2 true JPH0575182B2 (ja) | 1993-10-20 |
Family
ID=16298175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62192860A Granted JPS6437046A (en) | 1987-07-31 | 1987-07-31 | Multi-chip package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6437046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118811A (zh) * | 2015-07-27 | 2015-12-02 | 电子科技大学 | 一种采用均热板及微通道对多热源器件散热的均温装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174856A (ja) * | 2011-02-21 | 2012-09-10 | Hitachi Cable Ltd | ヒートシンク及びその製造方法 |
-
1987
- 1987-07-31 JP JP62192860A patent/JPS6437046A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118811A (zh) * | 2015-07-27 | 2015-12-02 | 电子科技大学 | 一种采用均热板及微通道对多热源器件散热的均温装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6437046A (en) | 1989-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707684B1 (en) | Method and apparatus for direct connection between two integrated circuits via a connector | |
| CN1139116C (zh) | 集成电路封装及具有该封装的计算机系统 | |
| EP0298211B1 (en) | Ceramic card assembly having enhanced power distribution and cooling | |
| US4956694A (en) | Integrated circuit chip stacking | |
| US6580611B1 (en) | Dual-sided heat removal system | |
| US5038194A (en) | Semiconductor device | |
| US5130768A (en) | Compact, high-density packaging apparatus for high performance semiconductor devices | |
| JPH033290A (ja) | 電子回路アセンブリ用サーマルシヤント及びその製造方法 | |
| JPH02180056A (ja) | 多機能接地面 | |
| EP0268260B1 (en) | Flexible film chip carrier with decoupling capacitors | |
| US6979891B2 (en) | Integrated circuit packaging architecture | |
| US7161251B2 (en) | Partially populated ball grid design to accommodate landing pads close to the die | |
| KR102578797B1 (ko) | 반도체 패키지 | |
| US7438558B1 (en) | Three-dimensional stackable die configuration for an electronic circuit board | |
| JPH0575182B2 (ja) | ||
| JPS5954247A (ja) | 電子部品 | |
| JPH0519316B2 (ja) | ||
| JPH04290258A (ja) | マルチチップモジュール | |
| JPH10214928A (ja) | プリント配線板 | |
| US6747352B1 (en) | Integrated circuit having multiple power/ground connections to a single external terminal | |
| WO1997013275A1 (en) | Electronic package with enhanced pad design | |
| US20250006585A1 (en) | Semiconductor packages with multiple types of conductive components | |
| JP2970206B2 (ja) | 半導体装置 | |
| JP2892687B2 (ja) | 半導体素子用パツケージ | |
| JP2906677B2 (ja) | 集積回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |