JPH0575237B2 - - Google Patents
Info
- Publication number
- JPH0575237B2 JPH0575237B2 JP60238540A JP23854085A JPH0575237B2 JP H0575237 B2 JPH0575237 B2 JP H0575237B2 JP 60238540 A JP60238540 A JP 60238540A JP 23854085 A JP23854085 A JP 23854085A JP H0575237 B2 JPH0575237 B2 JP H0575237B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- value
- counter
- chrominance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
〔発明の背景〕
この発明はクロミナンス過負荷状態の緩和に用
いるクロミナンス信号振幅制御装置に関する。
いるクロミナンス信号振幅制御装置に関する。
通常の放送映像信号のクロミナンス成分は、同
期用カラーバースト基準信号とこれに続く色画像
情報を順序正しく含み、カラーバーストの振幅と
この振幅と画像情報の振幅との比は一般に規約に
よつて定められている。受信信号のカラーバース
ト(および画像情報)の大きさが放送機器や伝送
媒体等の不良のため所要のレベルから偏倚するこ
とが時にあるが、この偏倚を補償してクロミナン
ス信号の公称レベルを回復するため、通常の受像
機には自動クロミナンス制御(ACC)回路が備
えられている。このACC回路はバースト振幅の
無用の変化を検知して制御情報を発生し、これを
用いてバースト信号振幅を所要レベルに維持する
ようにクロミナンス信号利得を制御する。
期用カラーバースト基準信号とこれに続く色画像
情報を順序正しく含み、カラーバーストの振幅と
この振幅と画像情報の振幅との比は一般に規約に
よつて定められている。受信信号のカラーバース
ト(および画像情報)の大きさが放送機器や伝送
媒体等の不良のため所要のレベルから偏倚するこ
とが時にあるが、この偏倚を補償してクロミナン
ス信号の公称レベルを回復するため、通常の受像
機には自動クロミナンス制御(ACC)回路が備
えられている。このACC回路はバースト振幅の
無用の変化を検知して制御情報を発生し、これを
用いてバースト信号振幅を所要レベルに維持する
ようにクロミナンス信号利得を制御する。
適当なACC回路があつても、ある種の不良条
件によりカラー受像機のクロミナンス信号チヤン
ネルに信号の強過ぎを生じ、このためカラー映像
管のオーバードライブを起して例えば米国特許第
3740462号明細書記載のような画像の解像度を低
下することのあるブルーミング効果を誘起するこ
とがある。上記米国特許ではこの過負荷の問題
を、受像機のACC系にクロミナンス過負荷低減
装置を追加して処理している。即ちその方式で
は、ACC処理後クロミナンスチヤンネルの信号
を追加の利得制御増幅器に印加し、その増幅器の
制御をその増幅器出力が適当な所定閾値を超えた
ときに生ずるピーク検波器の濾波出力によつて決
定する。
件によりカラー受像機のクロミナンス信号チヤン
ネルに信号の強過ぎを生じ、このためカラー映像
管のオーバードライブを起して例えば米国特許第
3740462号明細書記載のような画像の解像度を低
下することのあるブルーミング効果を誘起するこ
とがある。上記米国特許ではこの過負荷の問題
を、受像機のACC系にクロミナンス過負荷低減
装置を追加して処理している。即ちその方式で
は、ACC処理後クロミナンスチヤンネルの信号
を追加の利得制御増幅器に印加し、その増幅器の
制御をその増幅器出力が適当な所定閾値を超えた
ときに生ずるピーク検波器の濾波出力によつて決
定する。
この発明はクロミナンス過負荷状態の緩和に用
いるクロミナンス信号振幅制御装置の1つの形式
で、映像信号処理にデジタル技法を用いるカラー
テレビジヨン受像機に便利なものに関する。
いるクロミナンス信号振幅制御装置の1つの形式
で、映像信号処理にデジタル技法を用いるカラー
テレビジヨン受像機に便利なものに関する。
この発明による制御装置は、クロミナンス信号
の大きさを検知する手段と、そのクロミナンス信
号の大きさが基準値を超える度にパルスを発生す
る比較器と、所定時間中に生じたそのパルスの数
を算定し、所定時間内のその計数値が所定数を超
えたとき過負荷信号を発生する手段とを含んでい
る。また、所定周波数の基準信号と過負荷信号発
生手段の出力に応じて過負荷信号のないとき所定
間隔でパルスを発生する手段と、第1および第2
の入力端子と利得/減衰信号を生ずる出力端子を
有する利得/減衰決定素子を含み、その第1の入
力端子に印加されたパルスはその利得/減衰信号
の値を増大するが、第2の入力端子に印加された
パルスはその利得/減衰信号の値を減少するよう
になつている。さらに上記過負荷信号を上記入力
端子の一方に供給すると共に、所定間隔で発生さ
れるパルスをその入力端子の他方に供給する手段
があり、過負荷信号が連続してないとき上記利
得/減衰決定素子が所定の利得/減衰信号値の方
に増分変化するようになつている。
の大きさを検知する手段と、そのクロミナンス信
号の大きさが基準値を超える度にパルスを発生す
る比較器と、所定時間中に生じたそのパルスの数
を算定し、所定時間内のその計数値が所定数を超
えたとき過負荷信号を発生する手段とを含んでい
る。また、所定周波数の基準信号と過負荷信号発
生手段の出力に応じて過負荷信号のないとき所定
間隔でパルスを発生する手段と、第1および第2
の入力端子と利得/減衰信号を生ずる出力端子を
有する利得/減衰決定素子を含み、その第1の入
力端子に印加されたパルスはその利得/減衰信号
の値を増大するが、第2の入力端子に印加された
パルスはその利得/減衰信号の値を減少するよう
になつている。さらに上記過負荷信号を上記入力
端子の一方に供給すると共に、所定間隔で発生さ
れるパルスをその入力端子の他方に供給する手段
があり、過負荷信号が連続してないとき上記利
得/減衰決定素子が所定の利得/減衰信号値の方
に増分変化するようになつている。
この発明の随意特徴によれば、上記所定の利
得/減衰信号値を受信カラーバーストの大きさの
平均値に感じるようにすることもできる。
得/減衰信号値を受信カラーバーストの大きさの
平均値に感じるようにすることもできる。
図において、各回路素子を結ぶ太い矢印は多線
導体を、細い矢印は単線導体を示し、入力クロミ
ナンス信号はデジタルパルスコード変調(PCM)
フオーマツトのものであると仮定する。この
PCMクロミナンスサンプルは並列ビツト2進コ
ードワードで生ずる。
導体を、細い矢印は単線導体を示し、入力クロミ
ナンス信号はデジタルパルスコード変調(PCM)
フオーマツトのものであると仮定する。この
PCMクロミナンスサンプルは並列ビツト2進コ
ードワードで生ずる。
例えばデジタル帯域通過濾波器(図示せず)か
らのPCMクロミナンスサンプルが母線10を介
して強度検知器12に印加される。
らのPCMクロミナンスサンプルが母線10を介
して強度検知器12に印加される。
強度検知器12は変調クロミナンス信号の大き
さを表わす出力サンプルを発生し、これを比較器
14に印加する。比較器14はそのサンプルを基
準値発生器18から供給される基準値と比較し、
基準値より大きければ出力パルスを発生する。
さを表わす出力サンプルを発生し、これを比較器
14に印加する。比較器14はそのサンプルを基
準値発生器18から供給される基準値と比較し、
基準値より大きければ出力パルスを発生する。
比較器14の出力は第1および第2の計数回路
21,29に印加される。この第1の計数回路2
1はクロミナンスサンプル期間を所定数計数する
ことによりタイミング期間を発生し、計数回路2
9は各タイミング期間中に生ずるクロミナンス過
負荷の数を計数するようになつている。
21,29に印加される。この第1の計数回路2
1はクロミナンスサンプル期間を所定数計数する
ことによりタイミング期間を発生し、計数回路2
9は各タイミング期間中に生ずるクロミナンス過
負荷の数を計数するようになつている。
計数回路29の生成する各タイミング期間内の
クロミナンス過負荷回数N。は比較器36に印加
される。比較器36はこの数NOを所定の基準数
NRと比較してその基準数NRより大きいとき出力
パルスを発生する。
クロミナンス過負荷回数N。は比較器36に印加
される。比較器36はこの数NOを所定の基準数
NRと比較してその基準数NRより大きいとき出力
パルスを発生する。
比較器36の出力パルスは可逆計数器52の順
計数入力端子UPに印加される。可逆計数器52
は例えば1dBを増分(1単位)として0dB〜6dB
の減衰係数を示す0〜6の計数を行うようになつ
ており、比較器36からの各パルスは計数値をそ
の計数値の最大値に達するまで1つずつ進める。
計数入力端子UPに印加される。可逆計数器52
は例えば1dBを増分(1単位)として0dB〜6dB
の減衰係数を示す0〜6の計数を行うようになつ
ており、比較器36からの各パルスは計数値をそ
の計数値の最大値に達するまで1つずつ進める。
第3の計数値49は例えば水平同期パルスFH
と比較器36の出力パルスに応じて周期性パルス
を発生し、これを可逆計数器52の逆計数クロツ
ク入力端子DNに印加する。この計数回路49は
比較器36の各出力パルスによりリセツトされ
て、その最後のパルスの次の例えば1フイールド
期間中逆計数クロツクパルスが発生しないように
する。然る後回路49は比較器36からの次のパ
ルスで阻止されるまで所要の減衰時間に相応した
周波数で逆計数クロツクパルスを発生する。
と比較器36の出力パルスに応じて周期性パルス
を発生し、これを可逆計数器52の逆計数クロツ
ク入力端子DNに印加する。この計数回路49は
比較器36の各出力パルスによりリセツトされ
て、その最後のパルスの次の例えば1フイールド
期間中逆計数クロツクパルスが発生しないように
する。然る後回路49は比較器36からの次のパ
ルスで阻止されるまで所要の減衰時間に相応した
周波数で逆計数クロツクパルスを発生する。
計数回路49からの逆計数クロツクパルスは可
逆計数器52のそのときの計数値を1つずつ減
じ、その計数値が0に達すると、次の逆計数クロ
ツクパルスはそれ以上計数値に影響しない。
逆計数器52のそのときの計数値を1つずつ減
じ、その計数値が0に達すると、次の逆計数クロ
ツクパルスはそれ以上計数値に影響しない。
計数器52の計数値は回路54に印加されて適
当な減衰または利得信号に変換される。この回路
54は計数器52の出力に結合されたアドレス入
力部を有し、アドレス値を利得または減衰値に変
換するROMルツクアツプテーブルでよい。この
回路54からの減衰/利得信号は減衰器/増幅器
56に供給されてクロミナンス信号の振幅を制御
する。
当な減衰または利得信号に変換される。この回路
54は計数器52の出力に結合されたアドレス入
力部を有し、アドレス値を利得または減衰値に変
換するROMルツクアツプテーブルでよい。この
回路54からの減衰/利得信号は減衰器/増幅器
56に供給されてクロミナンス信号の振幅を制御
する。
図において順逆の各クロツク信号はそれぞれア
ンドゲート59,58を介して可逆計数器52に
供給される。アンドゲート59,58はその第2
の入力端子が復号器60に結合され、その復号器
60は計数器52の出力に結合され、その出力計
数値が6未満のときアンドゲート59に付勢信号
を供給する。計数値が6に達すると、アンドゲー
ト59が閉じてその計数値が6未満に減少するま
でそれ以上順計数クロツクパルスが計数器52に
供給されなくなる。同様に、復号器60はアンド
ゲート58を付勢して計数器52の計数値が0よ
り大きいときだけ逆計数クロツクパルスを通す。
このようにして復号器60とアンドゲート58,
59は計数器52が動作する値の範囲を設定す
る。(この実施例では計数器52の出力と復号器
60が直結されているとする。) 回路56が減衰器の場合は、計数値0〜6がそ
れぞれ減衰率0〜(−)6dBすなわち0〜1/2の
信号減衰を表わす。過負荷状態が検知されないと
き、比較器36はパルスを発生せず、計数回路4
9は計数器52の計数値を0まで逓減し、このた
め減衰器56はクロミナンス信号を不変のまま通
すようになる。逆に過負荷状態が検知されると、
その過負荷状態の相対頻度により可逆計数器52
の計数値が決まり、それによつて回路56に適す
る減衰率が決まる。
ンドゲート59,58を介して可逆計数器52に
供給される。アンドゲート59,58はその第2
の入力端子が復号器60に結合され、その復号器
60は計数器52の出力に結合され、その出力計
数値が6未満のときアンドゲート59に付勢信号
を供給する。計数値が6に達すると、アンドゲー
ト59が閉じてその計数値が6未満に減少するま
でそれ以上順計数クロツクパルスが計数器52に
供給されなくなる。同様に、復号器60はアンド
ゲート58を付勢して計数器52の計数値が0よ
り大きいときだけ逆計数クロツクパルスを通す。
このようにして復号器60とアンドゲート58,
59は計数器52が動作する値の範囲を設定す
る。(この実施例では計数器52の出力と復号器
60が直結されているとする。) 回路56が減衰器の場合は、計数値0〜6がそ
れぞれ減衰率0〜(−)6dBすなわち0〜1/2の
信号減衰を表わす。過負荷状態が検知されないと
き、比較器36はパルスを発生せず、計数回路4
9は計数器52の計数値を0まで逓減し、このた
め減衰器56はクロミナンス信号を不変のまま通
すようになる。逆に過負荷状態が検知されると、
その過負荷状態の相対頻度により可逆計数器52
の計数値が決まり、それによつて回路56に適す
る減衰率が決まる。
画像表示期間中に信号の減衰と利得を変更する
のは好ましくないことがある。有効画像期間中の
利得変化を防ぐには、減衰と利得の変化が垂直ま
たは水平ブランキング期間にしか起らない様に規
制すればよいが、これは垂直ブランキング信号
Fvまたは水平同期信号FHを回路54に付勢信号
として印加して利得を変化させるごとにより達せ
られる。
のは好ましくないことがある。有効画像期間中の
利得変化を防ぐには、減衰と利得の変化が垂直ま
たは水平ブランキング期間にしか起らない様に規
制すればよいが、これは垂直ブランキング信号
Fvまたは水平同期信号FHを回路54に付勢信号
として印加して利得を変化させるごとにより達せ
られる。
以上の説明ではACC回路がクロミナンス過負
荷検知器より先行すると仮定しているが、この場
合は基準値が例えば88IREに対応する一定値であ
る。しかし、ACC回路の前に過負荷検知をする
こともでき、この場合は基準発生器18からの基
準値がバースト振幅の関数とされる。
荷検知器より先行すると仮定しているが、この場
合は基準値が例えば88IREに対応する一定値であ
る。しかし、ACC回路の前に過負荷検知をする
こともでき、この場合は基準発生器18からの基
準値がバースト振幅の関数とされる。
一般にバースト信号の振幅はクロミナンス信号
の公称最大振幅を表わす。バーストが公称値の1/
2であれば、クロミナンス信号の最大所要振幅も
これに対応してその公称値の1/2となり、バース
トが公称値の2倍であれば、クロミナンス信号の
最大所要振幅もそうなる。発生器18の生成する
基準値は過負荷状態に対する最大クロミナンス信
号レベルの変化に適応するように変える必要があ
る。
の公称最大振幅を表わす。バーストが公称値の1/
2であれば、クロミナンス信号の最大所要振幅も
これに対応してその公称値の1/2となり、バース
トが公称値の2倍であれば、クロミナンス信号の
最大所要振幅もそうなる。発生器18の生成する
基準値は過負荷状態に対する最大クロミナンス信
号レベルの変化に適応するように変える必要があ
る。
バースト振幅依存基準値系にはバーストゲート
16、サンプル平均器17および基準発生器18
が含まれている。バースト信号の強度値はバース
トゲート16を介してサンプル平均器17に供給
される。バースト信号強度値はこの平均器17に
より所定の線数またはフイールド数について平均
される。(バーストゲートとサンプル平均回路は
映像信号処理の技術分野で公知のためここでは詳
述しない。) 基準発生器18はROMで構成することがで
き、バースト信号強度の平均値はそのROMのア
ドレス入力部に印加される。このROMはバース
ト強度を比較器14に印加される適当な基準値に
変換するようにプログラミングされている、例え
ば、ROMにプログラミングされた基準値はその
アドレス入力部に印加された値と直線関係を持つ
こともでき、20IREに対応するバースト強度値す
なわちアドレスコードワードに対し、88IREに対
応する基準値を生成する。またROMは10IREと
30IREに対応するバースト強度値に対してそれぞ
れ44IREと132IREの基準値を生成するようにプ
ログラミングされている。
16、サンプル平均器17および基準発生器18
が含まれている。バースト信号の強度値はバース
トゲート16を介してサンプル平均器17に供給
される。バースト信号強度値はこの平均器17に
より所定の線数またはフイールド数について平均
される。(バーストゲートとサンプル平均回路は
映像信号処理の技術分野で公知のためここでは詳
述しない。) 基準発生器18はROMで構成することがで
き、バースト信号強度の平均値はそのROMのア
ドレス入力部に印加される。このROMはバース
ト強度を比較器14に印加される適当な基準値に
変換するようにプログラミングされている、例え
ば、ROMにプログラミングされた基準値はその
アドレス入力部に印加された値と直線関係を持つ
こともでき、20IREに対応するバースト強度値す
なわちアドレスコードワードに対し、88IREに対
応する基準値を生成する。またROMは10IREと
30IREに対応するバースト強度値に対してそれぞ
れ44IREと132IREの基準値を生成するようにプ
ログラミングされている。
今ACC機能をクロミナンス過負荷方式に編入
することを考える。上述の方式では、可逆計数器
52とROM54は長時間にわたる過負荷状態不
存在期間中に、公称利得/減衰値を1(0dB)に
設定する。過負荷状態が長い時間存在しない期間
中に、この可逆計数器52とROM54が設定す
るこの利得/減衰値をバースト信号の値に基いて
調節すれば、ACCをこの過負荷方式で行なうこ
とができる。例えば、もしバーストの平均値が10
〜30IREの範囲にあり、かつ過負荷状態が長い時
間存在しない期間中可逆計数器52およびROM
54がそれに応じてそれぞれ2(+6dB)ないし
1/2(−6dB)の利得値を設定するようにプログ
ラミングされていれば、この範囲に亘つてACC
が作動する。
することを考える。上述の方式では、可逆計数器
52とROM54は長時間にわたる過負荷状態不
存在期間中に、公称利得/減衰値を1(0dB)に
設定する。過負荷状態が長い時間存在しない期間
中に、この可逆計数器52とROM54が設定す
るこの利得/減衰値をバースト信号の値に基いて
調節すれば、ACCをこの過負荷方式で行なうこ
とができる。例えば、もしバーストの平均値が10
〜30IREの範囲にあり、かつ過負荷状態が長い時
間存在しない期間中可逆計数器52およびROM
54がそれに応じてそれぞれ2(+6dB)ないし
1/2(−6dB)の利得値を設定するようにプログ
ラミングされていれば、この範囲に亘つてACC
が作動する。
ACCを行うためにバースト強度を適用し得る
方法は3つある。その第1はバースト強度平均値
に対応する計数値を可逆計数器52のプログラム
入力部Pに印加してその計数値が生成する計数値
の範囲を設定することである。図においてこのバ
ースト強度平均値はROM63にアドレスコード
ワードとして印加され、そのROM63は各強度
アドレスコードワードに必要な利得/減衰に対応
する計数値を出力するようにプログラミングされ
ている。ROM63からの計数値は可逆計数器5
2のP入力部に供給される。この値は計数器52
のプログラム/付勢入力端子P/Eに印加される垂
直ブランキングパルスFvに応じてその計数器に
入力され、さらにROM63からの計数値が加算
器61の一方の入力部に印加されて復号器60で
復号される値の範囲を変える。平均バースト強度
値10IRE、20IRE、30IREを考えると、これらの
バースト値に対して可逆計数器52と復号器60
はそれぞれ+6〜0dB、0〜−6dB、−6〜−
12dBの利得/減衰値に対応する各範囲−6〜0、
0〜6、−6〜−12に亘つて計数を行うように調
節される。
方法は3つある。その第1はバースト強度平均値
に対応する計数値を可逆計数器52のプログラム
入力部Pに印加してその計数値が生成する計数値
の範囲を設定することである。図においてこのバ
ースト強度平均値はROM63にアドレスコード
ワードとして印加され、そのROM63は各強度
アドレスコードワードに必要な利得/減衰に対応
する計数値を出力するようにプログラミングされ
ている。ROM63からの計数値は可逆計数器5
2のP入力部に供給される。この値は計数器52
のプログラム/付勢入力端子P/Eに印加される垂
直ブランキングパルスFvに応じてその計数器に
入力され、さらにROM63からの計数値が加算
器61の一方の入力部に印加されて復号器60で
復号される値の範囲を変える。平均バースト強度
値10IRE、20IRE、30IREを考えると、これらの
バースト値に対して可逆計数器52と復号器60
はそれぞれ+6〜0dB、0〜−6dB、−6〜−
12dBの利得/減衰値に対応する各範囲−6〜0、
0〜6、−6〜−12に亘つて計数を行うように調
節される。
第2の方法はバーストに関係する利得値に対応
する計数値を可逆計数器52からの計数値と連続
してROM54に印加する合成アドレスコードワ
ードとすることである。素子17からのバースト
強度平均値はROM62にアドレスコードワード
として印加され、そのROM62はそのときのバ
ースト強度平均値に必要な利得に対応する出力値
を発生するようにプログラミングされている。可
逆計数器52の計数値がdBの利得/減衰率に対
応すれば、ROM62の生成する利得値もまたdB
に対応する。このROM62からの値と計数器5
2からの計数値は組合され、それぞれアドレスコ
ードワードの最高位および最下位ビツトとして
ROM54に印加される。ROM54はこの合成
アドレスに応じて所要の利得/減衰率を生成す
る。
する計数値を可逆計数器52からの計数値と連続
してROM54に印加する合成アドレスコードワ
ードとすることである。素子17からのバースト
強度平均値はROM62にアドレスコードワード
として印加され、そのROM62はそのときのバ
ースト強度平均値に必要な利得に対応する出力値
を発生するようにプログラミングされている。可
逆計数器52の計数値がdBの利得/減衰率に対
応すれば、ROM62の生成する利得値もまたdB
に対応する。このROM62からの値と計数器5
2からの計数値は組合され、それぞれアドレスコ
ードワードの最高位および最下位ビツトとして
ROM54に印加される。ROM54はこの合成
アドレスに応じて所要の利得/減衰率を生成す
る。
第3の方法は以上2つの組合せである。可逆計
数器52を種々の計数値についてプログラミング
し、ROM54のアドレスコードワードをバース
ト強度に関係する値と共に増せばよい。この方法
ではその利得/減衰値を必要とする解像度に依つ
てよりハードウエア効率のよい方式を得供するこ
とができる。
数器52を種々の計数値についてプログラミング
し、ROM54のアドレスコードワードをバース
ト強度に関係する値と共に増せばよい。この方法
ではその利得/減衰値を必要とする解像度に依つ
てよりハードウエア効率のよい方式を得供するこ
とができる。
ACCをクロミナンス過負荷方式に導入すると
きは基準値発生器18からの基準値をバースト強
度の関数として発生する必要があることに注意さ
れたい。
きは基準値発生器18からの基準値をバースト強
度の関数として発生する必要があることに注意さ
れたい。
次に計数回路21,29,49を更に詳細に説
明する。計数回路21はラツチ22、アンドゲー
ト24および計数器26から成り、そのD型ラツ
チ22のクロツク入力端子に比較器14の出力端
子が結合されていて、比較器14からのパルスに
よりラツチ22はセツトされる。このラツチ22
のセツト出力即ちQ出力はアンドゲート24の一
方の入力端子に結合され、そのアンドゲート24
の第2の入力端子はクロミナンスサンプル周波数
と同期したクロツク信号源に結合されている。ま
たアンドゲート24は出力端子を計数器26のク
ロツク入力端子に結合され、ラツチ22が比較器
14からのパルスによつてセツトされると付勢さ
れてクロツクFSAMPLEをその計数器26に通す。
計数器26は例えば32個のFSAMPLEクロツクパル
スを計数すると、出力パルスを発してこれをラツ
チ22に供給し、それをリセツトする。ラツチ2
2のセツト出力端子即ちQ出力端子に生ずる信号
はFSAMPLEクロツク32周期の期間を画定する。ラ
ツチ22がセツトされると、比較器14からそれ
以上パルスが印加されても計数器26がこれをリ
セツトするまで計数器21に効果を与えない。
明する。計数回路21はラツチ22、アンドゲー
ト24および計数器26から成り、そのD型ラツ
チ22のクロツク入力端子に比較器14の出力端
子が結合されていて、比較器14からのパルスに
よりラツチ22はセツトされる。このラツチ22
のセツト出力即ちQ出力はアンドゲート24の一
方の入力端子に結合され、そのアンドゲート24
の第2の入力端子はクロミナンスサンプル周波数
と同期したクロツク信号源に結合されている。ま
たアンドゲート24は出力端子を計数器26のク
ロツク入力端子に結合され、ラツチ22が比較器
14からのパルスによつてセツトされると付勢さ
れてクロツクFSAMPLEをその計数器26に通す。
計数器26は例えば32個のFSAMPLEクロツクパル
スを計数すると、出力パルスを発してこれをラツ
チ22に供給し、それをリセツトする。ラツチ2
2のセツト出力端子即ちQ出力端子に生ずる信号
はFSAMPLEクロツク32周期の期間を画定する。ラ
ツチ22がセツトされると、比較器14からそれ
以上パルスが印加されても計数器26がこれをリ
セツトするまで計数器21に効果を与えない。
計数回路29はアンドゲート28、計数器32
およびラツチ34から成り、そのラツチ34には
計数回路21のラツチ22のQ出力が印加され
て、その回路21で生成されるタイミング期間の
終りに2進計数器32の内容を記憶するようにな
つている。ラツチ22のQ出力はまた各タイミン
グ期間の終りに2進計数器32に印加されてこれ
をリセツトすると共に、アンドゲート28の一方
の入力端子にも印加される。アンドゲート28は
ラツチ22からの論理高レベル入力により付勢さ
れて比較器14からのパルスをタイミング期間中
計数器32に通す。2進計数器32は計数回路2
1により設定された時間中比較器14からのパル
スを計数し、この計数値は後続の期間と計数値が
画定されるまでラツチ34に記憶される。比較器
14と計数回路29の間に挿入された遅延器20
はラツチ22をセツトするパルスが各期間の計数
に確実に含まれるようにするものである。
およびラツチ34から成り、そのラツチ34には
計数回路21のラツチ22のQ出力が印加され
て、その回路21で生成されるタイミング期間の
終りに2進計数器32の内容を記憶するようにな
つている。ラツチ22のQ出力はまた各タイミン
グ期間の終りに2進計数器32に印加されてこれ
をリセツトすると共に、アンドゲート28の一方
の入力端子にも印加される。アンドゲート28は
ラツチ22からの論理高レベル入力により付勢さ
れて比較器14からのパルスをタイミング期間中
計数器32に通す。2進計数器32は計数回路2
1により設定された時間中比較器14からのパル
スを計数し、この計数値は後続の期間と計数値が
画定されるまでラツチ34に記憶される。比較器
14と計数回路29の間に挿入された遅延器20
はラツチ22をセツトするパルスが各期間の計数
に確実に含まれるようにするものである。
計数回路49は2つの計数器42,48を含ん
でいる。計数器42は例えば256個のクロツクパ
ルスを計数して論理1出力を発生し、比較器36
から過負荷信号が印加される度に0にリセツトさ
れる。計数器42のクロツク入力にはゲート40
を介して例えば水平同期信号から取出さえたクロ
ツク信号FHが印加される。アンドゲート40は
その制御入力が計数器42の出力端子に結合さ
れ、その計数器42の出力が低レベルになるとそ
の計数器42にクロツク信号FHを供給する。従
つて計数器42はFHクロツクパルス256個の間リ
セツトされなければ、論理1出力を発生してゲー
ト40を閉じ、次にリセツトされるまでそれ以上
のFHクロツクパルスを受入れないようにする。
でいる。計数器42は例えば256個のクロツクパ
ルスを計数して論理1出力を発生し、比較器36
から過負荷信号が印加される度に0にリセツトさ
れる。計数器42のクロツク入力にはゲート40
を介して例えば水平同期信号から取出さえたクロ
ツク信号FHが印加される。アンドゲート40は
その制御入力が計数器42の出力端子に結合さ
れ、その計数器42の出力が低レベルになるとそ
の計数器42にクロツク信号FHを供給する。従
つて計数器42はFHクロツクパルス256個の間リ
セツトされなければ、論理1出力を発生してゲー
ト40を閉じ、次にリセツトされるまでそれ以上
のFHクロツクパルスを受入れないようにする。
計数器42の出力の正方向の論理遷移は回路4
6でパルスに変換され、オアゲート50を介して
アンドゲート58に印加される。タイミング回路
49は比較器36からの連続する過負荷信号の間
に少くとも256個のFHクロツクパルスが生じない
限り出力パルスを生じない。
6でパルスに変換され、オアゲート50を介して
アンドゲート58に印加される。タイミング回路
49は比較器36からの連続する過負荷信号の間
に少くとも256個のFHクロツクパルスが生じない
限り出力パルスを生じない。
計数器42の出力はまたアンドゲート44に印
加され、そのアンドゲート44の第2の入力端子
にはクロツクパルスFHが印加される。計数器4
2の出力が高レベルになつた後、アンドゲート4
8が付勢されてクロツクパルスFHを計数器48
のクロツク入力端子を通過させる。計数器48は
例えばFHクロツクパルス128個ごとに出力パルス
を発生し、これをオアゲート50を介してアンド
ゲート58に印加する。計数器48は計数器42
がリセツトされると除勢される。従つて計数回路
49は最後の過負荷信号から256FHクロツク周期
後に出力パルスを発生し、次の過負荷信号の生ず
るまでにクロツクパルス128個ごとに出力パルス
を生成する。
加され、そのアンドゲート44の第2の入力端子
にはクロツクパルスFHが印加される。計数器4
2の出力が高レベルになつた後、アンドゲート4
8が付勢されてクロツクパルスFHを計数器48
のクロツク入力端子を通過させる。計数器48は
例えばFHクロツクパルス128個ごとに出力パルス
を発生し、これをオアゲート50を介してアンド
ゲート58に印加する。計数器48は計数器42
がリセツトされると除勢される。従つて計数回路
49は最後の過負荷信号から256FHクロツク周期
後に出力パルスを発生し、次の過負荷信号の生ず
るまでにクロツクパルス128個ごとに出力パルス
を生成する。
図はこの発明を実施したクロミナンス信号振幅
制御装置を使用するカラーテレビジヨン受像機の
一部を示すブロツク回路図である。 10…クロミナンス信号供給手段、12……検
知器、14……比較器、18……基準値源、2
1,29,36……過負荷信号発生手段、49…
…パルス発生手段、52,54……制御手段、5
8……パルス供給手段、59……過負荷信号供給
手段。
制御装置を使用するカラーテレビジヨン受像機の
一部を示すブロツク回路図である。 10…クロミナンス信号供給手段、12……検
知器、14……比較器、18……基準値源、2
1,29,36……過負荷信号発生手段、49…
…パルス発生手段、52,54……制御手段、5
8……パルス供給手段、59……過負荷信号供給
手段。
Claims (1)
- 【特許請求の範囲】 1 クロミナンス信号を供給する手段と、 所定周波数の基準信号を供給する手段と、 上記クロミナンス信号に応じてその大きさを検
知する検知器と、 基準値の供給源と、 上記基準値と上記クロミナンス信号の大きさに
応じてその大きさが上記基準値を超える度にパル
スを発生する比較器と、 上記比較器に結合されて所定時間中に生ずる上
記パルスの数を算定し、所定時間内におけるその
数が所定の基準数を超えたとき過負荷信号を発生
する手段と、 上記基準信号の上記過負荷信号発生手段の出力
とに応じてその過負荷信号のないとき所定間隔で
パルスを発生する手段と、 第1および第2の入力端子と利得/減衰信号を
生ずる出力端子とを有し、その第1および第2の
入力端子に印加するパルスによつてその利得/減
衰信号の値をそれぞれ増大および減少させるよう
にした利得/減衰決定素子を含む制御手段と、 上記過負荷信号を上記第1および第2の入力端
子の一方に供給する手段と、 所定間隔で発生された上記パルスを上記第1お
よび第2の入力端子の他方に供給する手段とを含
み、 上記利得/減衰決定素子は、過負荷信号のない
とき所定の利得/減衰信号値に向つて増分変化す
るようになつているクロミナンス信号振幅制御装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US664332 | 1984-10-24 | ||
| US06/664,332 US4635102A (en) | 1984-10-24 | 1984-10-24 | Chroma signal amplitude control apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103389A JPS61103389A (ja) | 1986-05-21 |
| JPH0575237B2 true JPH0575237B2 (ja) | 1993-10-20 |
Family
ID=24665559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60238540A Granted JPS61103389A (ja) | 1984-10-24 | 1985-10-23 | クロミナンス信号振幅制御装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4635102A (ja) |
| JP (1) | JPS61103389A (ja) |
| KR (1) | KR930011972B1 (ja) |
| CN (1) | CN1003625B (ja) |
| AU (1) | AU591639B2 (ja) |
| CA (1) | CA1230673A (ja) |
| DE (1) | DE3537746C2 (ja) |
| FR (1) | FR2572236B1 (ja) |
| GB (1) | GB2166310B (ja) |
| HK (1) | HK90493A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703340A (en) * | 1986-05-02 | 1987-10-27 | Rca Corporation | Frequency division multiplexed analog to digital converter |
| US5063580A (en) * | 1990-05-07 | 1991-11-05 | Thomson Consumer Electronics, Inc. | Apparatus for conditioning a control signal |
| US6188788B1 (en) * | 1997-12-09 | 2001-02-13 | Texas Instruments Incorporated | Automatic color saturation control in video decoder using recursive algorithm |
| FR2778054B1 (fr) * | 1998-04-23 | 2000-07-07 | Sgs Thomson Microelectronics | Dispositif de regulation de l'amplitude du signal chrominance |
| US6177962B1 (en) | 1999-06-30 | 2001-01-23 | Thomson Licensing S.A. | Apparatus and method for preventing oversaturation of chrominance signals |
| US6947099B2 (en) * | 2000-12-21 | 2005-09-20 | Thomson Licensing | Automatic chroma control circuit with controlled saturation reduction |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3740462A (en) * | 1972-04-10 | 1973-06-19 | Rca Corp | Automatic chroma gain control system |
| US3764734A (en) * | 1972-06-07 | 1973-10-09 | Gte Sylvania Inc | Automatic peak color control |
| JPS5527755B2 (ja) * | 1973-03-20 | 1980-07-23 | ||
| US3943560A (en) * | 1974-05-10 | 1976-03-09 | General Electric Company | Picture level control with compatible automatic chroma control |
| US4106054A (en) * | 1977-01-19 | 1978-08-08 | Zenith Radio Corporation | Automatic chroma level system |
| US4106055A (en) * | 1977-07-05 | 1978-08-08 | Gte Sylvania Incorporated | Automatic color level control system with threshold tracking |
| US4183047A (en) * | 1977-12-08 | 1980-01-08 | General Electric Company | Chroma level stabilizer |
| JPS604637B2 (ja) * | 1980-06-02 | 1985-02-05 | 日本ビクター株式会社 | テレビジヨンカメラにおける自動白色調節回路 |
| JPS56128084A (en) * | 1980-03-12 | 1981-10-07 | Hitachi Ltd | Color signal gain control circuit |
| DE3123038A1 (de) * | 1981-06-10 | 1982-12-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur regelung des digitalen chrominanzssignales eines farbfernsehempfaengers |
| US4502078A (en) * | 1982-02-22 | 1985-02-26 | Rca Corporation | Digital television receivers |
| US4434439A (en) * | 1982-02-22 | 1984-02-28 | Rca Corporation | Digital television AGC arrangement |
| US4447826A (en) * | 1982-03-18 | 1984-05-08 | Rca Corporation | Digital television receiver automatic chroma control system |
| US4602276A (en) * | 1984-04-12 | 1986-07-22 | Rca Corporation | Digital signal level overload system |
-
1984
- 1984-10-24 US US06/664,332 patent/US4635102A/en not_active Expired - Fee Related
-
1985
- 1985-10-17 GB GB08525643A patent/GB2166310B/en not_active Expired
- 1985-10-17 AU AU48813/85A patent/AU591639B2/en not_active Ceased
- 1985-10-23 DE DE3537746A patent/DE3537746C2/de not_active Expired - Fee Related
- 1985-10-23 KR KR1019850007809A patent/KR930011972B1/ko not_active Expired - Fee Related
- 1985-10-23 FR FR8515750A patent/FR2572236B1/fr not_active Expired
- 1985-10-23 CA CA000493659A patent/CA1230673A/en not_active Expired
- 1985-10-23 JP JP60238540A patent/JPS61103389A/ja active Granted
- 1985-10-24 CN CN85108289.0A patent/CN1003625B/zh not_active Expired
-
1993
- 1993-09-02 HK HK904/93A patent/HK90493A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3537746C2 (de) | 1995-10-12 |
| FR2572236A1 (fr) | 1986-04-25 |
| KR860003740A (ko) | 1986-05-28 |
| CA1230673A (en) | 1987-12-22 |
| GB2166310B (en) | 1988-07-20 |
| GB8525643D0 (en) | 1985-11-20 |
| JPS61103389A (ja) | 1986-05-21 |
| GB2166310A (en) | 1986-04-30 |
| CN85108289A (zh) | 1986-08-27 |
| US4635102A (en) | 1987-01-06 |
| FR2572236B1 (fr) | 1988-10-28 |
| HK90493A (en) | 1993-09-10 |
| CN1003625B (zh) | 1989-03-15 |
| AU591639B2 (en) | 1989-12-14 |
| DE3537746A1 (de) | 1986-04-24 |
| KR930011972B1 (ko) | 1993-12-23 |
| AU4881385A (en) | 1986-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242704A (en) | Noise reduction system for color television signal | |
| US4064530A (en) | Noise reduction system for color television | |
| EP0361452B1 (en) | Digital automatic gain control apparatus and method | |
| US5559559A (en) | Transmitting a secondary signal with dynamic injection level control | |
| US4819098A (en) | Method and apparatus for clustering modifications made to a video signal to inhibit the making of acceptable videotape recordings | |
| US4827511A (en) | Automatic gain control circuit for controlling gain of video signal in television receiver | |
| JPH0812979B2 (ja) | 自動利得制御装置 | |
| EP0222508B1 (en) | Video level control | |
| US4333108A (en) | Apparatus and method for transmitting a pulse width modulated audio signal on a video signal | |
| US5661801A (en) | Method and apparatus for stabilizing and brightening prerecorded TV signals encoded with copy protection | |
| US4523223A (en) | Method and apparatus for controlling the digital chrominance signals of a color television receiver | |
| JPH0575237B2 (ja) | ||
| US4107739A (en) | System utilizing integration and motion evaluation for reducing noise in video signal | |
| CA1189960A (en) | Television signal amplitude detection circuit | |
| JP3202037B2 (ja) | しきい値デコーダ制御方法及びテレビジョン受信機 | |
| CA1169928A (en) | Electrical data pulse processing | |
| US3914536A (en) | Identifier for a pulse code modulated signal | |
| EP0914747B1 (en) | Black level detecting circuit of video signal | |
| CA1230674A (en) | Chrominance overload control system | |
| GB2110490A (en) | Adaptive analog-to-digital conversion method and system | |
| JP2991549B2 (ja) | 映像信号処理装置 | |
| JP4182262B2 (ja) | 許容できるビデオテープ記録の作成を禁止するためビデオ信号に修正を加える方法及び装置 | |
| EP0833524A2 (en) | Method and device for improving the picture reproduction quality in a wide-screen television receiver | |
| JPS6093891A (ja) | テレビジヨン文字多重デ−タ・スライス回路 | |
| JPS61102871A (ja) | 画像a/d変換回路 |