JPH0575354B2 - - Google Patents
Info
- Publication number
- JPH0575354B2 JPH0575354B2 JP7070087A JP7070087A JPH0575354B2 JP H0575354 B2 JPH0575354 B2 JP H0575354B2 JP 7070087 A JP7070087 A JP 7070087A JP 7070087 A JP7070087 A JP 7070087A JP H0575354 B2 JPH0575354 B2 JP H0575354B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse signal
- detection means
- output
- value detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000005259 measurement Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデユーテイ比測定装置に係り、特に、
高周波信号のデユーテイ比を測定する好適なデユ
ーテイ比測定装置に関する。
高周波信号のデユーテイ比を測定する好適なデユ
ーテイ比測定装置に関する。
パルス波形のデユーテイ比は周期に対するハイ
レベルの比として表わされ、デユーテイ比の測定
法としてはタイムメジヤーメント法が知られてい
る。
レベルの比として表わされ、デユーテイ比の測定
法としてはタイムメジヤーメント法が知られてい
る。
従来のタイムメジヤーメント法では、被測定パ
ルスとクロツクパルス信号との論理積をとり、被
測定パルス信号がハイレベルにあるときのクロツ
クパルス信号を計数し、この計数値からデユーテ
イ比を測定する方法であつたため、クロツクパル
ス信号として、たとえ1000MHzの信号を用いても
1nsの分解能しか得られず、高速パルス信号のデ
ユーテイ比を精度良く測定することができなかつ
た。即ち、1000MHzの周期は1nsであり、クロツ
クパルス信号の周期が1nsのときには1ns以下のパ
ルス信号に追従することはできない。又周期が
10nsで、デユーテイ比が0.5のパルス信号のデユ
ーテイ比を１％の精度で測定するためには、クロ
ツクパルス信号の周期として50pSのものが必要
であるが、このようなクロツクパルス信号を発生
させることは困難である。
ルスとクロツクパルス信号との論理積をとり、被
測定パルス信号がハイレベルにあるときのクロツ
クパルス信号を計数し、この計数値からデユーテ
イ比を測定する方法であつたため、クロツクパル
ス信号として、たとえ1000MHzの信号を用いても
1nsの分解能しか得られず、高速パルス信号のデ
ユーテイ比を精度良く測定することができなかつ
た。即ち、1000MHzの周期は1nsであり、クロツ
クパルス信号の周期が1nsのときには1ns以下のパ
ルス信号に追従することはできない。又周期が
10nsで、デユーテイ比が0.5のパルス信号のデユ
ーテイ比を１％の精度で測定するためには、クロ
ツクパルス信号の周期として50pSのものが必要
であるが、このようなクロツクパルス信号を発生
させることは困難である。
本発明の目的は、高速パルス信号にも応答して
デユーテイ比に応じた信号を発生させることがで
きるデユーテイ比測定装置を提供することにあ
る。
デユーテイ比に応じた信号を発生させることがで
きるデユーテイ比測定装置を提供することにあ
る。
前記目的を達成するために、本発明は被測定信
号の検出する最大値検出手段と、被測定信号の最
小値を検出する最小値検出手段と、被測定信号の
平均値を検出する平均値検出手段と、最大値検出
手段の出力と最小値検出手段の出力から被測定信
号の中間値を検出する中間値検出手段と、中間値
検出手段の出力と平均値検出手段の出力との偏差
を求め、該偏差に応じた信号を出力する偏差検出
手段と、を含むデユーテイ比測定装置を構成した
ものである。
号の検出する最大値検出手段と、被測定信号の最
小値を検出する最小値検出手段と、被測定信号の
平均値を検出する平均値検出手段と、最大値検出
手段の出力と最小値検出手段の出力から被測定信
号の中間値を検出する中間値検出手段と、中間値
検出手段の出力と平均値検出手段の出力との偏差
を求め、該偏差に応じた信号を出力する偏差検出
手段と、を含むデユーテイ比測定装置を構成した
ものである。
被測定信号の最大値と最小値を求め、これらの
値から被測定信号の中間値を算出する。さらに被
測定信号の平均値を検出し、中間値と平均値の偏
差を求め、該偏差に応じた信号を出力する。
値から被測定信号の中間値を算出する。さらに被
測定信号の平均値を検出し、中間値と平均値の偏
差を求め、該偏差に応じた信号を出力する。
以下、本発明の一実施例を第１図に基づいて説
明する。
明する。
第１図において、デユーテイ比測定装置は最大
値検出手段としての最大値ピークホールド回路１
０と、平均値検出手段としての平均値検出回路２
０と、最小値検出手段としての最小値ピークホー
ルド回路３０と、中間値検出手段としての中間値
検出手段４０と、偏差検出手段としての差動増幅
回路５０から構成されており、最大値ピークホー
ルド回路１０、平均値検出回路２０、最小値ピー
クホールド回路３０の各入力端子にはパルス信号
源１００から被測定信号としての高速パルス信号
が入力されるようになつている。
値検出手段としての最大値ピークホールド回路１
０と、平均値検出手段としての平均値検出回路２
０と、最小値検出手段としての最小値ピークホー
ルド回路３０と、中間値検出手段としての中間値
検出手段４０と、偏差検出手段としての差動増幅
回路５０から構成されており、最大値ピークホー
ルド回路１０、平均値検出回路２０、最小値ピー
クホールド回路３０の各入力端子にはパルス信号
源１００から被測定信号としての高速パルス信号
が入力されるようになつている。
最大値ピークホールド回路１０は、第２図に示
されるように、演算増幅器１１、ダイオード１
２，１３、コンデンサ１４、抵抗１５，１６から
構成されており、端子１７がパルス信号源１００
に接続され、端子１８が中間値検出回路４０に接
続され、端子１９がマイナス電源に接続されてい
る。端子１７に入力したパルス信号はコンデンサ
１４に充電され、パルス信号のピーク値が演算増
幅器１１を介して出力端子１８へ出力されるよう
になつている。即ち、第４図に示されるようなパ
ルス信号が端子１７に入力したとき、端子１８に
はパルス信号のピーク値VHの信号が端子１８か
ら出力されるようになつている。
されるように、演算増幅器１１、ダイオード１
２，１３、コンデンサ１４、抵抗１５，１６から
構成されており、端子１７がパルス信号源１００
に接続され、端子１８が中間値検出回路４０に接
続され、端子１９がマイナス電源に接続されてい
る。端子１７に入力したパルス信号はコンデンサ
１４に充電され、パルス信号のピーク値が演算増
幅器１１を介して出力端子１８へ出力されるよう
になつている。即ち、第４図に示されるようなパ
ルス信号が端子１７に入力したとき、端子１８に
はパルス信号のピーク値VHの信号が端子１８か
ら出力されるようになつている。
ここで、ダイオード１３は演算増幅器１１の帰
還回路を構成すると共に、ダイオード１２の順方
向電圧補償用として用いられている。さらに各ダ
イオード１２，１３は抵抗１５，１６を介して順
方向にバイアスされているため、各ダイオード１
２，１３の直流抵抗分を無視することができる。
又各ダイオード１２，１３は同一品種の高速ダイ
オードで構成されているため、高速パルス信号に
も応答することができる。即ちダイオード１２，
１３としては蓄積効果、端子間容量、順方向電圧
差の少ないものが用いられている。又、コンデン
サ１４は電圧ホールド用として用いられており、
抵抗１５とにより定まる時定数は被測定パルス信
号の周期に比較して十分大きく、例えば数100〜
数1000倍の設定がなされている。
還回路を構成すると共に、ダイオード１２の順方
向電圧補償用として用いられている。さらに各ダ
イオード１２，１３は抵抗１５，１６を介して順
方向にバイアスされているため、各ダイオード１
２，１３の直流抵抗分を無視することができる。
又各ダイオード１２，１３は同一品種の高速ダイ
オードで構成されているため、高速パルス信号に
も応答することができる。即ちダイオード１２，
１３としては蓄積効果、端子間容量、順方向電圧
差の少ないものが用いられている。又、コンデン
サ１４は電圧ホールド用として用いられており、
抵抗１５とにより定まる時定数は被測定パルス信
号の周期に比較して十分大きく、例えば数100〜
数1000倍の設定がなされている。
最小値ピークホールド回路３０は、第３図に示
されるように、演算増幅器３１、ダイオード３
２，３３、コンデンサ３４、抵抗３５，３６から
構成されており、端子３７がパルス信号源１００
に接続され、端子３８が中間値検出回路４０に接
続され、端子３９がプラス電源に接続されてい
る。最小値ピークホールド回路回路３０は、第４
図に示されるようなパルス信号が入力されたとき
パルス信号の最小値VLの信号を保持し、保持し
た信号を端子３８から出力するようになつてい
る。ダイオード３２，３３は抵抗３５，３６を介
して常時バイアスされており、ダイオード３２，
３３の直流抵抗分を無視することができる。
されるように、演算増幅器３１、ダイオード３
２，３３、コンデンサ３４、抵抗３５，３６から
構成されており、端子３７がパルス信号源１００
に接続され、端子３８が中間値検出回路４０に接
続され、端子３９がプラス電源に接続されてい
る。最小値ピークホールド回路回路３０は、第４
図に示されるようなパルス信号が入力されたとき
パルス信号の最小値VLの信号を保持し、保持し
た信号を端子３８から出力するようになつてい
る。ダイオード３２，３３は抵抗３５，３６を介
して常時バイアスされており、ダイオード３２，
３３の直流抵抗分を無視することができる。
中間値検出回路４０は、抵抗４１，４２、可変
抵抗４３から構成されており、可変抵抗４３の調
整によつて出力端子１８，３８間の電圧が電圧比
１／２となるように設定されている。このため可変
抵抗３３の出力は端子４６から最大値VHと最小
値VLの中間値VPの直流信号が出力される。即ち
中間値VPは次の(1)式によつて表される。
抵抗４３から構成されており、可変抵抗４３の調
整によつて出力端子１８，３８間の電圧が電圧比
１／２となるように設定されている。このため可変
抵抗３３の出力は端子４６から最大値VHと最小
値VLの中間値VPの直流信号が出力される。即ち
中間値VPは次の(1)式によつて表される。
VP＝VL＋１／２（VH−VL） …(1)
平均値検出回路２０は抵抗とコンデンサからな
るパルス信号の周期よりも十分長いCR時定数回
路から構成されており、パルス信号を平滑し、平
滑した信号を第４図に示される平均値の信号Ｖ(オ)
の信号を出力するようになつている。この平均値
Ｖ(オ)は次の第(2)式によつて表される。
るパルス信号の周期よりも十分長いCR時定数回
路から構成されており、パルス信号を平滑し、平
滑した信号を第４図に示される平均値の信号Ｖ(オ)
の信号を出力するようになつている。この平均値
Ｖ(オ)は次の第(2)式によつて表される。
Ｖ(オ)＝VL＋TH／TH＋TL（VH−VL） …(2)
ここに、
TH：パルス信号の50％振幅より大の期間。
TL：パルス信号の50％振幅より小の期間。
差動増幅回路５０は抵抗５１，５２，５３，５
４、演算増幅器５５から構成されており、端子４
５が平均値検出回路２０に接続され、端子４６が
中間値検出回路４０に接続されている。差動増幅
回路５０は中間値VPと平均値Ｖ(オ)の信号を取り
込み、これらの信号の偏差に応じた電圧を端子５
６から出力するようになつている。この電圧Ｖは
次の第(3)式によつて表される。
４、演算増幅器５５から構成されており、端子４
５が平均値検出回路２０に接続され、端子４６が
中間値検出回路４０に接続されている。差動増幅
回路５０は中間値VPと平均値Ｖ(オ)の信号を取り
込み、これらの信号の偏差に応じた電圧を端子５
６から出力するようになつている。この電圧Ｖは
次の第(3)式によつて表される。
VO＝ｋ（Ｖ(オ)−Ｖ(オ)P）＝Ｇ（TH／TH＋TL−１／
２） …(3) ここにｋ＝Ｇ（VH−VL）であり、Ｇは差動増幅
器５０増幅度を示す。
２） …(3) ここにｋ＝Ｇ（VH−VL）であり、Ｇは差動増幅
器５０増幅度を示す。
第(3)式においてTH／（TH＋TL）はパルス信号
のデユーテイ比を表しているから、出力電圧VO
はデユーテイ比0.5からの偏差を拡大して示すこ
とになる。即ち、被測定用のパルス信号のデユー
テイ比を0.5としたとき、出力電圧VOが0Vにな
つたとき、入力パルス信号のデユーテイ比が0.5
であることを測定することができる。
のデユーテイ比を表しているから、出力電圧VO
はデユーテイ比0.5からの偏差を拡大して示すこ
とになる。即ち、被測定用のパルス信号のデユー
テイ比を0.5としたとき、出力電圧VOが0Vにな
つたとき、入力パルス信号のデユーテイ比が0.5
であることを測定することができる。
ここに、パルス信号として32MHzのデユーテイ
比を測定したところ、第５図に示されるような測
定結果を得ることができた。この測定結果から、
本実施例による装置によれば32MHzのパルス信号
に対して約80mV／％のデユーテイ比利得が得ら
れた。この時の直流出力の安定度は約10mVであ
つたから、精度はデユーテイ比換算で0.12％、時
間換算で40pSとなる。
比を測定したところ、第５図に示されるような測
定結果を得ることができた。この測定結果から、
本実施例による装置によれば32MHzのパルス信号
に対して約80mV／％のデユーテイ比利得が得ら
れた。この時の直流出力の安定度は約10mVであ
つたから、精度はデユーテイ比換算で0.12％、時
間換算で40pSとなる。
このように、本実施例においては、被測定用パ
ルス信号をアナログ値に変換してパルス信号のデ
ユーテイ比を測定するようにしたため、高速パル
ス信号でもデユーテイ比を精度良く測定すること
ができる。しかも従来のようなクロツクパジエネ
レータは不要であると共にＧHz以上で作動する論
理回路も不要となる。
ルス信号をアナログ値に変換してパルス信号のデ
ユーテイ比を測定するようにしたため、高速パル
ス信号でもデユーテイ比を精度良く測定すること
ができる。しかも従来のようなクロツクパジエネ
レータは不要であると共にＧHz以上で作動する論
理回路も不要となる。
本発明によれば、高速パルス信号の信号成分を
平均値と中間値のアナログ信号に変換し、中間値
と平均値の偏差を基にデユーテイ比を測定するよ
うにしたため、高速パルスのデユーテイ比でも精
度良く測定することができ、測定装置の小型化及
び簡素化を図ることができる。
平均値と中間値のアナログ信号に変換し、中間値
と平均値の偏差を基にデユーテイ比を測定するよ
うにしたため、高速パルスのデユーテイ比でも精
度良く測定することができ、測定装置の小型化及
び簡素化を図ることができる。
第１図は本発明の一実施例を示す構成図、第２
図は最大値ピークホールド回路の回路図、第３図
は最小値ピークホールド回路の回路図、第４図は
第１図に示す各部の波形図、第５図はデユーテイ
比と出力電圧の関係を示す特性図である。 １０…最大値ピークホールド回路、２０…平均
値検出回路、３０…最小値ピークホールド回路、
４０…中間値検出回路、５０…差動増幅回路、１
００…パルス信号源。
図は最大値ピークホールド回路の回路図、第３図
は最小値ピークホールド回路の回路図、第４図は
第１図に示す各部の波形図、第５図はデユーテイ
比と出力電圧の関係を示す特性図である。 １０…最大値ピークホールド回路、２０…平均
値検出回路、３０…最小値ピークホールド回路、
４０…中間値検出回路、５０…差動増幅回路、１
００…パルス信号源。
Claims (1)
- １ 被測定信号の最大値を検出する最大値検出手
段と、被測定信号の最小値を検出する最小値検出
手段と、被測定信号の平均値を検出する平均値検
出手段と、最大値検出手段の出力と最小値検出手
段の出力から被測定信号の中間値を検出する中間
値検出手段と、中間値検出手段の出力と平均値検
出手段の出力との偏差を求め、該偏差に応じた信
号を出力する偏差検出手段と、を含むことを特徴
とするデユーテイ比測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070087A JPS63236975A (ja) | 1987-03-25 | 1987-03-25 | デユ−テイ比測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7070087A JPS63236975A (ja) | 1987-03-25 | 1987-03-25 | デユ−テイ比測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236975A JPS63236975A (ja) | 1988-10-03 |
| JPH0575354B2 true JPH0575354B2 (ja) | 1993-10-20 |
Family
ID=13439149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7070087A Granted JPS63236975A (ja) | 1987-03-25 | 1987-03-25 | デユ−テイ比測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63236975A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7260491B2 (en) * | 2005-10-27 | 2007-08-21 | International Business Machines Corporation | Duty cycle measurement apparatus and method |
-
1987
- 1987-03-25 JP JP7070087A patent/JPS63236975A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63236975A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0774178B1 (en) | Detection circuit with hysteresis proportional to the peak input voltage | |
| US4246497A (en) | Phase measuring circuit | |
| JPH0420238B2 (ja) | ||
| EP1963870B1 (en) | Current measurement circuit and method | |
| US4211971A (en) | Ratio meter for capacitive-type displacement converter | |
| JPH0575354B2 (ja) | ||
| US12166489B2 (en) | Discrete time analog circuit | |
| US3714570A (en) | Apparatus for measuring the effective value of electrical waveforms | |
| JPH1038930A (ja) | ピーク電圧検出回路 | |
| US3349251A (en) | Level sensor circuit | |
| US4268795A (en) | Pulsed voltage amplification device with drift correction | |
| JP2577800B2 (ja) | 自動車用直流電源の電流検出装置 | |
| US4327329A (en) | Electrical signal processing | |
| JPH05291899A (ja) | ヒステリシスコンパレータ回路 | |
| JP2680807B2 (ja) | ダイオード検波出力用増幅回路 | |
| JP3322726B2 (ja) | 静電容量検出回路 | |
| JP3260533B2 (ja) | 電流検出装置 | |
| JP3328462B2 (ja) | 湿度検出回路 | |
| JPH05333069A (ja) | 電気抵抗測定方法 | |
| JPS62183613A (ja) | 検波回路 | |
| JPH089618Y2 (ja) | サーミスタ温度変換回路 | |
| JPS6141453B2 (ja) | ||
| KR100335136B1 (ko) | 신호 변환 장치 | |
| JPS6076657A (ja) | 湿度検出装置 | |
| JPH03172774A (ja) | 波形測定装置 |