JPH0575499A - 少ないサンプリング周波数を有する制御ループからなるデータ受信器 - Google Patents

少ないサンプリング周波数を有する制御ループからなるデータ受信器

Info

Publication number
JPH0575499A
JPH0575499A JP4053734A JP5373492A JPH0575499A JP H0575499 A JPH0575499 A JP H0575499A JP 4053734 A JP4053734 A JP 4053734A JP 5373492 A JP5373492 A JP 5373492A JP H0575499 A JPH0575499 A JP H0575499A
Authority
JP
Japan
Prior art keywords
signal
input
error
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4053734A
Other languages
English (en)
Inventor
Johannes W M Bergmans
ウイルヘルム マリア バーグマン ヨハネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0575499A publication Critical patent/JPH0575499A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【目的】 入力信号の評価特性量及び入力信号の実特性
量間の最小の差へ収束が保証される適合装置からなるデ
ータ受信器を提供することを目的とする。 【構成】 イコライザ、エコーキャンセラ及びクロック
回復装置のような適合装置の複雑性を減少する為、カラ
ーはｎサンプル当たり（ｎは整数）単に一度決定され
る。かかる適合装置の入力信号がサイクロステイショナ
リ成分からなる場合、適合装置が所望の値に収束しない
ようになる。入力信号のｎの最大公約数及びサイクロス
テイショナリ期間ｍが１になるような方法でｎを選択す
ることで適合装置の収束が確実になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ受信器の入力に印
加された入力信号の特性量の少なくとも１つの尺度を評
価する適合装置からなり、適合装置は：−入力信号の特
性量の測定の評価におけるエラーを決定するエラー決定
手段と；−入力信号の特性量の尺度の評価を離散時点で
適合する適合手段とを含み；−データ受信器の入力はエ
ラー決定手段の第１の入力に結合され；−エラーを与え
る為、エラー決定手段のエラー出力は期間ｎＴでエラー
を周期的に送る適合手段の入力に結合され、ここでｎは
整数、Ｔは受信した記号間の間隔の有理分数
【０００２】
【数２】
【０００３】であり；−入力信号の特性量の測定を生じ
る出力信号を有する適合手段の少なくとも一つの出力は
エラー決定手段の第２の入力に結合され；−適合手段は
エラーを最小化する為離散時点でその出力信号を適合化
するデータ受信器に係る。
【０００４】
【従来の技術】このタイプの適合装置は欧州特許明細書
第００６５７９６号から公知である。信号が、伝送媒
体、例えば公共電話ネットワークの加入者線で送信され
るか、又は記録媒体、例えば磁気テープ又はディスクで
蓄積される時、所望の出力信号が存在する前に受信した
信号を処理するようこれらの信号が夫々受信又は再生さ
れる時一般的に必要である。
【０００５】必要な信号処理は例えば周波数特性のよう
な伝送又は記録媒体の特性、例えばスペクトル電力密度
のような信号自体の特性で、又は雑音又はクロストーク
のような妨害信号を生じる性質で通常決定される。媒
体、信号又は妨害信号の該性質が前もって既知であり、
時間と共に変化しない場合、所望の出力信号を得るのに
必要である信号処理は標準方法で実行される。
【０００６】しかし、通常、これらの性質は事前に既知
でないか時間と共に変化する。標準方法で必要な信号処
理を実行する装置の使用は一般的に所望の出力信号の最
適回復にならない。これを避けるため、信号処理を伝送
チャネルの性質、送信信号の性質又は干渉信号に適合す
ることができる適合装置が度々用いられる。
【０００７】そのような装置の例は適合イコライザ、適
合エコーキャンセラ及びクロック回復装置である。これ
らの装置は入力信号と入力信号の特性量の評価の両方か
らエラーを得るエラー決定ユニットからなり、そのエラ
ーは入力信号の実特性量に対する入力信号の評価特性量
のずれに対する尺度である。特性量は例えば入力信号中
にある符号間干渉、クロストーク、又はエコーでよい。
【０００８】入力信号の特性量がその入力信号にある干
渉信号（例えば、エコー又は符号間干渉）の性質に関す
る場合、この干渉信号は特性量の評価による制御可能な
信号処理ユニットの助けで、相殺されえ、これによりそ
の干渉信号が実質的にない出力信号が得られる。
【０００９】
【発明が解決しようとする課題】図１に示す従来技術の
受信器では、入力信号の評価さるべき特性量は問題の局
で送信される信号のエコーであり、この入力信号中に存
在する。このエコー信号は、ハイブリッド回路Ｂのクロ
ストーク及び遠端ハイブリッド回路の送信信号の反射で
作られる。このエコー信号は値がこのエコー信号のレプ
リカを得るのに必要である適合装置のフィルタＥのパラ
ナース値で表わされる。Ｃは伝送路を示し、この路に沿
った矢印は一方向送信及び受信路を夫々示す。
【００１０】図１に示す従来技術の状態によるエコーキ
ャンセラからなるデータ受信器において、エラー決定ユ
ニットは、エラーが回路Ｑの入力信号を基に決定される
ディジタルフィルタＥ、Ｄ／Ａ変換器Ｆ、フィルタＧ、
減算回路Ｈ、サンプルホールド回路Ｓ及び回路Ｑの選択
からなる。エラー
【００１１】
【数３】
【００１２】を基に、入力信号の特性量の評価はエラー
最小化の為適用される。公知のデータ受信器において、
この適用はＡ／Ｄ変換器Ｎ及びスイッチＰによりエラー
【００１３】
【数４】
【００１４】を基にフィルタＥのパラメータを適合する
適合手段Ｑで実行される。一般的にエラーは周期的に期
間Ｔで決定され、信号処理ユニットのパラメータの所望
の適合がなされる。従って、各Ｔ秒毎に、これらのパラ
メータの適合がなされる。従来技術の受信器は更に乗算
係数Ｍを有する乗算器λＭと、低域フィルタＤとからな
る。記号及び信号はａ（ｋ）及びｂ（ｋ）、及びｅ
（ｔ），ｒ（ｔ）及びｓ（ｔ）で夫々示される。クロッ
ク信号は１／Ｔｓで示される。
【００１５】そのような適合装置の複雑性を制限する
為、特性量の評価は前記の特許明細書から公知の受信器
の期間Ｔで周期的に用いられず、これは期間ｎＴで周期
的に決められるエラーを基に期間ｎＴでなされる。これ
は、入力信号の特性量が時間と共にゆっくり変化するこ
とだけを示すので、度々許容される。従来のデータ受信
器において、サンプルホールド回路Ｓは毎ｎＴ秒あたり
１回以下である差信号のサンプルを行なう。低伝送速度
で、ｎのこの値は例えば１０であるが、非常に高伝送速
度でｎは例えば１０００を上回る。
【００１６】実験は、入力信号の評価特性量と入力信号
の実特性量間の最小の差への収束が前記の如くいくつか
の適合装置では生じないことを示した。本発明の目的
は、入力信号の評価特性量と入力信号の実特性量間の最
小の差への収束が保証される前記による適合装置を提供
することである。
【００１７】
【課題を解決するための手段】この為に、本発明はデー
タ受信器がサイクロステイショナリ期間ｍＴを有するサ
イクロステイショナリデータ信号を生じるコードを復号
化する復号器からなり、ここでｍは整数であり、ｎ及び
ｍの最大公約数（ＧＣＤ）は１に等しいことを特徴とす
る。
【００１８】本発明は、最適収束が、入力信号がサイク
ロステイショナリ成分からなる時だけ生じないという認
識に基づいている。信号は、例えば平均値又は自己相関
関数のような統計的性質が周期的に時間に依存する場
合、サイクロステイショナリである。サイクロステイシ
ョナリ信号の重要な例は、順次一連のｐ入力信号がｑ出
力信号の順次一連に変換されるブロック符号器の出力信
号である。
【００１９】信号が期間ｍＴでサイクロステイショナリ
である場合、入力信号の特性量の評価はｎＴ秒当たり１
回以下とされ、サイクロステイショナリ信号のいくつか
の項だけがサンプルされるのではないことが可能であ
る。例えば、ｍが６に等しく、ｎが９に等しいとする。
サイクロステイショナリ信号は異なる統計性質を有する
６相（ランク番号０から５）を有する。所定の時点で、
サンプリング時点ｎＴはサイクロステイショナリ信号の
ランク番号０の相に対応するとする。サンプリング時点
（ｎ＋１）Ｔはランク番号の（０＋９）ｍｏｄ６＝３の
相に対応する。サンプリング時点（ｎ＋２）Ｔはランク
番号の（３＋９）ｍｏｄ６＝０の相に一致する。次のサ
ンプリング時点は相３等に一致する。
【００２０】サイクロステイショナリ信号の６つの相か
ら単に２つの相だけからの情報が適合処理で影響を有す
ると思われる。これは６及び９のＧＣＤで１の代わりに
３に等しいという事実による。従って、これらの２つの
相に対する最適適合があるが、適合は残る相に対して最
適から離れ、これによりエラーは大きいままである。本
発明による尺度が実行される場合、サイクロステイショ
ナリ信号の全ての相が適合処理で効果を有すると思われ
る。例えば、ｍが３に等しく、ｎが４に等しい（３及び
４の最大公約数が１に等しくなる）場合を考える。
【００２１】所定の時点で、サンプリング時点Ｔがサイ
クロステイショナリ信号の第１の相と一致するとする
と、サンプリング時点（ｎ＋１）Ｔは相（０＋４）ｍｏ
ｄ３＝１と一致する。サンプリング時点（ｎ＋２）Ｔは
次に相（１＋４）ｍｏｄ３＝２と一致する。サンプリン
グ時点（ｎ＋３）Ｔは次に相（２＋４）ｍｏｄ３＝０と
一致する。これから、サイクロステイショナリ信号の全
ての相が適合処理に効果を有すると思われる。
【００２２】本発明の第１の実施例は特性量が入力信号
にある符号間干渉からなることを特徴とする。ディジタ
ル信号が伝送媒体により送信されるか、記録媒体に蓄積
される時、送信さるべき又は記録さるべきディジタル信
号は夫々伝送又は記録媒体に夫々順次に印加されるアナ
ログパルスに変換される。
【００２３】一般的に、パルスは時間的に重ならない。
媒体が制限された帯域幅を有する場合、パルスは重なり
始め、多くの場合、特別な時点で受信される信号サンプ
ルが単一ディジタル記号に依存するのみならず時間的に
隣るディジタル記号にも依存する事実を導く。この効果
は符号間干渉と呼ばれる。符号間干渉の存在は多くの場
合増大ビットエラーレートを導く。
【００２４】増加が符号間干渉で生じる増大ビットエラ
ーレートを減少する可能性は媒体伝送関数の略逆である
伝達関数を有する等化フィルタを用いることである。こ
のフィルタ及び媒体を段階的に通すことで符号間干渉が
なくなるよう略平坦な伝達特性が得られる。符号間干渉
を減少する別な可能性は決定帰還符号間干渉キャンセラ
を用いることである。既に受信したデータ記号に関して
なされた決定を基に、相殺信号は新たに受信した信号サ
ンプルからキャンセラで減算され、相殺信号は、１つの
パルスから生じる符号間干渉を表わすインパルス応答を
有する等化フィルタになされた決定を供給することで得
られる。
【００２５】前の両方の場合において、評価さるべき入
力信号特性量（＝符号間干渉）は符号間干渉を相殺する
フィルタのパラメータで表わされる。受信した信号から
エラー及び等化フィルタの正しいパラメータの評価を得
る種々の方法が知られている。これらの既知の方法は、
例えばイーエイリー及びディジィメッサシュミットによ
る、クルワーアカデミック出版、１９９０年の「ディジ
タル通信」という題の本で説明されている。
【００２６】この適合が従来技術の適合装置の助けで実
行される場合、入力信号がサイクロステイショナリであ
る場合、限られた数より多くない数のサイクロステイシ
ョナリ信号の相が適合処理で効果を有する。この適用に
おいて、これは、等化フィルタの伝達関数が媒体の伝達
関数から大きく離れ続け、これにより相当な量の符号間
干渉が生じ続け、大きいエラー可能性を生ずる事実を生
じる。
【００２７】本発明の第２の実施例は、カラー決定手段
が送信さるべき進行を供給され、特性量が送信さるべき
信号のエラーからなることを特徴とする。全二重データ
伝送において、局のデータ受信器の入力信号が受信信号
に加えて関連する局で送信された信号のエコーを含むこ
とが度々ある。電話線を介する全二重伝送において、こ
のエコーは前記の如くハイブリッド回路のクロストーク
により生じる。
【００２８】このエコーは適合エコーキャンセラにより
公知の方法で相殺されうる。この為、送信さるべき記号
は、伝送線と、又送信さるべき記号を基にエコー信号の
評価を生じる適合フィルタの両方に印加される。エコー
信号のこの評価はエコーが実質的にない信号が得られる
ように受信信号から減算される。エコーキャンセラの重
要な値標準は一度エコーキャンセラが用いられたエコー
信号の残留値である。エコーキャンセラは係数がＬＭＳ
（最小二乗）アルゴリズムの助けで用いられるトランス
バーサル適合フィルタからなる。
【００２９】平均二乗残留信号に対して、略下式が成り
立つ：
【００３０】
【数５】
【００３１】式（１）において、μはＬＭＳアルゴリズ
ムの適合定数であり、Ｍはトランスバーサルフィルタの
遅延素子の数であり、σn 2 は例えば適合フィルタの入
力でのクロストークのような雑音又は別な雑音状干渉信
号の電力である。ＬＭＳアルゴリズム及びトランスバー
サルフィルタの構造はリー及びメッサーシュミットによ
る上記の本で説明されている。
【００３２】干渉信号が主にクロストークにより構成さ
れ、ライン信号が連続記号間の相関によりサイクルステ
イショナリである場合、干渉信号はサイクロステイショ
ナリになる。トランスバーサルフィルタの係数が従来技
術により用いられる場合、最大平均電力を有するこのサ
イクロステイショナリ妨害信号の相だけがサンプルさ
れ、これによりσn 2 が別な相がサンプルされる時より
大きくなる。これは可能なより大きい残留ε2 の値にな
る。
【００３３】適合が本発明によりなされる場合、干渉信
号の電力は残留信号の値がより小さくなるのでより小さ
い平均干渉信号電力によるサイクロステイショナリ周期
の数に関して平均化される。本発明の第３の実施例は、
特性量が誤り記号検出の最小確率があるサンプリング時
点の位置からなることを特徴とする。干渉信号の影響は
相の形、相の周波数ジッタ及び受信信号の周波数評価に
おいて明白である。平均二乗ジッタはこの干渉信号の電
力と比例する。エコー相殺に用いられる如く同様な理由
により、本発明が用いられる時、サイクロステイショナ
リ干渉信号が最大平均電力がある相でサンプルされる時
より相ジッタはより小さくなる。
【００３４】
【実施例】本発明を図面を参照して更に説明する。図２
の（ａ）はサイクロステイショナリ入力信号の記号間隔
を示す。この例では、入力信号は記号間隔の４倍（ｍ−
４）のサイクロステイショナリ期間を有する。図２の
（ａ）では、サイクロステイショナリ信号の４つの異な
る可能な相は０，１，２及び３で示される。
【００３５】図２の（ｂ）はエラーが適合手段に伝送さ
れる時点を示す。この例では、エラー伝送は各６番目記
号間隔（ｎ＝６）で生じる。図２の（ｂ）は、エラー伝
送は相０及び２で交互に生じることを示し、これにより
相１及び３でのエラーは入力信号の特性の評価に影響を
有さない。図２の（ｃ）は、エラーが適合手段に伝送さ
れる時点を示し、これらの時点は技術革新的概念に応じ
て選択される。この例では、エラー伝送は各５番目記号
間隔（ｎ＝５）で生じる。図２の（ｃ）は、エラー伝送
が相０，１，２及び３で交互に生じることを示し、これ
により全ての相のエラーは入力信号の特性量の推定に影
響を有する。
【００３６】図３に示す如きイコライザでは、再生ヘッ
ド１の出力は低域フィルタ２の入力に接続される。低域
フィルタ２の出力は適合自在の減衰器５の入力及び遅延
素子３の入力に接続される。遅延素子３の出力は遅延素
子４の入力及び加算回路７の正の入力に接続される。遅
延素子４の出力は減衰器６の入力に接続される。減衰器
５の出力は加算回路７の第１の負の入力に接続される。
減衰器６の出力は加算回路７の第２の負の入力に接続さ
れる。
【００３７】加算回路７の出力は決定回路８の入力及び
比較器９の正の入力に接続される。出力記号
【００３８】
【数６】
【００３９】は決定回路８の出力で得られる。決定回路
８の出力は又フリップフロップ１２の入力に接続され
る。比較器９の出力はフリップフロップ１０の入口に接
続される。出力信号ｅを送るフリップフロップ１０の出
力はマイクロプロセッサ１３の第１の入力に接続され
る。出力信号ｄを送るフリップフロップ１２の出力はマ
イクロプロセッサ１３の第２の入力に接続される。出力
信号ａを送るマイクロプロセッサ１３の第１の出力はデ
ィジタルアナログ変換器１１に接続される。ディジタル
アナログ変換器１１の出力は比較器９の負の入力に接続
される。出力信号α1 を送るマイクロプロセッサ１３の
第２の出力は減衰器５の制御入力及び減衰器６の制御入
力に接続される。
【００４０】クロック発振器１４の出力は、決定回路８
のクロック入力と、比較器９のクロック入力と、革新的
概念により選択された被除数ｎを有する分周器１５のク
ロック入力とに接続される。分周器１５の第１の出力は
フリップフロップ１０のクロック入力に接続される。分
周器１５の第２の出力はフリップフロップ１２のクロッ
ク入力及びマイクロプロセッサ１３の割込み入力に接続
される。
【００４１】図３に示す如き適合装置は６４Ｍビット／
秒の有効データ伝送速度を有するディジタルビデオレコ
ーダで用いられる。磁気媒体に記録さるべきＤＳのない
信号を得るために、記録さるべき信号はいわゆる「ミラ
ー矩形」チャネルコードによりレコーダの書込ヘッドに
供給される信号に変換される。この為に、入力ビットは
２つの出力ビットに変換され、これによりチャネルの伝
送速度は１２８Ｍビット／秒である。「ミラー矩形」コ
ードは、例えば、ジェーダブリュエムバーグマンによる
磁気のＩＥＥＥ会報、２６巻、５号、１９９０年９月の
「通常の半分の動作速度を有するミラー矩形符号化信号
用部分的応答受信器」という題の雑誌の記事で説明され
ている。
【００４２】テープに記録された信号が再生される時、
図３の回路に示す再生ヘッド１から生じる信号は前置等
化フィルタで濾波される。このフィルタは通常チャネル
状態下で生じる符号間干渉を減少する。このフィルタは
更に媒体の通常帯域幅外に位置する雑音を相殺する。エ
ラー決定手段は、この場合、遅延素子３及び４、減衰器
５及び６、加算回路７、Ｄ／Ａ変換器１１、比較器９、
フリップフロップ１０及び一部が信号ｅ及びｄを基にエ
ラーを計算するマイクロプロセッサ１３用の一部のプロ
グラムで構成される適合的トランスバーサル等化フィル
タで形成される。適合手段はこの目的の為適切にプログ
ラム化されるマイクロプロセッサ１３で構成される。
【００４３】前置等化フィルタ２の出力信号は適合的等
化フィルタに供給される。高伝送速度により、適合的等
化フィルタと同様の前置等化フィルタ２はアナログ回路
で構成される。理想的に、加算回路７の出力信号は符号
間干渉がなく、これにより決定回路８は受信された符号
の論理値について正しい決定を行うことができる。符号
【００４４】
【数７】
【００４５】は次に決定回路８の出力に得られる。この
符号は次の符号に関する決定がなされるまで得られる。
クロック発生器１４は正しい時点で受信した符号に関す
る決定を行うよう正しい周波数及び相を有するクロック
信号を発生する。同時に、比較器９は決定回路の入力信
号をＤ／Ａ変換器１１からの基準値と比較する。この基
準値は決定時点で決定回路の入力信号の平均振幅の評価
である。
【００４６】比較器９の出力信号は決定回路８の入力信
号の振幅及び基準電圧間の差の記号を表わし、この差は
残留符号干渉の尺度である。しかし、これは単に決定回
路の入力信号の正の値に対し成り立ち、これによりその
場合にだけ、比較器９の出力信号は適合的等化フィルタ
の性質に適合するよう用いられる。受信された符号が正
の値を示す時だけトランスバーサルフィルタの係数に適
合するフリップフロップ１０の出力信号を用いること
で、決定回路の入力信号の絶対値を決める必要はなく、
それは複雑性をなくすことを意味する。
【００４７】クロック信号は受信した信号から公知の方
法で導かれる。これは例えばリー及びメッサーシュミッ
トによる上記の文献で説明されている。比較器９の出力
信号と決定回路８の出力符号の両方をサンプリング時点
ｎＴでのみ適合手段に伝達するため、分周器１５は係数
ｎにより低い周波数を有するクロック信号をその入力信
号から得る。フリップフロップ１０及び１２の関連した
入力信号はこのクロック信号を基に蓄積される。フリッ
プフロップ１０は信号サイン〔ｅ（ｋ）〕を収容し、フ
リップフロップ１２は信号サイン〔ｄ（ｋ−１）〕を収
容し、ここで関数サイン（ｘ）は正の引数に対して＋１
に等しく、負の引数に対して−１に等しい。
【００４８】再生ヘッドの出力信号のサイクロステイシ
ョナリ期間が２に等しいので、ｎが奇数値を有するよう
選択される場合、革新的概念により要求が満足される。
そのために、奇数及び２のＧＣＤは１に等しい。本実施
例では、ｎは１０４７に等しい。クロック信号ｎ* Ｔは
新しいデータがフリップフロップ１０及び１１にあるこ
とを伝えるようマイクロプロセッサ１３に送られる。
【００４９】減衰器５及び６の減衰値はマイクロプロセ
ッサにより等しい値α1 に決定される。チャネルのイン
パルス応答が主パルスの回りに対称的に位置するという
ことは公知の事実であるので、これは有効である。α1
の値はこの実施例で８つの異なる値になる。図４に示す
フローチャートにおいて、番号付指示は下記の表に示す
意味を有する： 符号 文字 意味 ２０ ＳＴＡＲＴ 局部変数が再び呼び出される ２１ Ｈ：＝ｄ 変数Ｈは入力信号ｄに等しくされる ２２ Ｈ＝＋１ 変数Ｈが＋１に等しいかどうか確かめら れる ２３ ＳＵＭＥ：＝ＳＵＭＥ＋ｅ 入力信号ｅがＳＵＭＥに加算される ２４ Ｎ：＝Ｎ＋１ 変数Ｎは１つずつインクリメントされる ２５ Ｎ＝２５６ Ｎが２５６に等しいかどうか確かめられ る ２６ α：＝α＋μ・ＳＵＭＥ αの新しい値が計算される ２７ α1 ：＝Ｑ（α） αの値が量子化される ２８ ａ：＝ａ＋Θ・ｅ ａの新しい値が計算される ２９ Ｎ：＝０ 変数Ｎ及びＳＵＭＥが０に等しくされる ＳＵＭＥ：＝０ ３０ ＲＥＴＵＲＮ 中断ルーチンが止められ、全ての局部変 数が再び蓄積される 図４のフローチャートに示すプログラムは、新しい情報
がフリップフロップ１０及び１１で得られることを示す
ように、パルスが分周器からマイクロプロセッサの入力
Ｃに印加される場合に開始する。図４に示すプログラム
が中断ベースで実行されるとする。命令２０では、用い
られる全ての局部変数が再び実施される。命令２１で
は、入力信号ｄの値は、マイクロプロセッサで読出さ
れ、変数Ｈに割当てられる。
【００５０】命令２２では、Ｈが＋１に等しいかどうか
確かめられる。上記説明の如く、その場合でのみ、信号
ｅは決定回路８の入力信号の振幅及び基準電圧ａ’間の
差の記号を有する。Ｈが＋１に等しい場合、ｅは特性値
αでのエラーの尺度であり、命令２３では、この入力信
号ｅの値は変数ＳＵＭＥに加算される。命令２４では、
Ｎの値は１つずつインクリメントされる。命令２２で
は、Ｈが＋１に等しくなくなる場合、命令２４の終りに
移る。
【００５１】命令２５では、Ｎは２５６と比較される。
Ｎが２５６に等しい場合、変数ＳＵＭＥは記号値＋１を
有する受信した記号に属する信号ｅの２５６サンプルの
和を含む。エラー信号の和を決めることにより、この平
均信号の雑音及び他の干渉信号の影響が減少される。雑
音の影響を減少する目的の為の適合装置のエラー信号の
数の合算は、例えば、アールダブリュラッキーのベルシ
ステムテクニカルジャーナル、１９６６年２月の「ディ
ジタル通信システムの適合等化用技術」という題記事で
説明されている。
【００５２】Ｎが２５６に等しい場合、αの新しい値は
命令２６にて決定される。これはＬＭＳアルゴリズムか
ら得られるいわゆるサインアルゴリズムによりなされ
る。ＬＭＳアルゴリズムとサインアルゴリズムの両方は
ティエイシーエムクラッセン及びダブリュエフジェーマ
ックレンブラッカーの回路及びシステムのＩＥＥＥ会
報、ＣＡＳ−２８、６号、１９８１年、６月、５１０−
５１８頁の「適合ＦＩＲディジタルフィルタ用２つのア
ルゴリズムの収束の比較」という題の記事で説明されて
いる。
【００５３】命令２７では、αの値は８つの可能な値の
１つに量子化される。命令２８では、これは、基準信号
ａの値が適合される。これは，適合定数θと分散及びｅ
のシグナル関数の平均値の積に等しい分数をａの前の値
に加算することでなされる。その場合、ｅは、ａの値が
決定回路８の入力信号の振幅の方法に用いられるよう、
図３の決定回路８の入力信号が振幅とａの前の値の間の
差である。
【００５４】この適合の後、変数Ｎ及びＳＵＭＥの値
は、後の時点でｅの２５６の値の次の合算が再び決定さ
れうるよう命令２９にて再び０に等しくなされる。命令
２５では、Ｎの値が２５６に等しくない場合、命令３０
の開始が直接に続けられる。命令３０では、局部変数
は、中断ルーチンが後の時点で生じられる時用いられよ
う再び蓄積される。
【００５５】図５は「ミラー矩形」コードが用いられる
時、生じる種々の目状パターンを示す。図５の（ａ）は
符号間干渉、雑音又は他の干渉信号なしに理想的チャネ
ル用「ミラー矩形」コードに対する目状パターンを示
す。受信した記号の値に関する決定がなされる最適時点
は点線で示される。図５の（ｂ）は、チャネルが前置等
化に続くナイキスト周波数１／（２Ｔ）で８ｄＢ減衰を
示す図２に示す回路の助けで信号が再生される時、パタ
ーンが生じる「ミラー矩形」コード用シュミレートされ
た目状パターンを示す。係数ｎはこの場合１０４８に等
しかった。図５の（ｂ）は、目状パターンが完全に閉じ
られることを示し、それにより正しい記号検出は可能で
はない。所定の値のαｎに対して、サイクロステイショ
ナリ入力信号の半分の相だけが適合等化フィルタの適合
に影響を有するという事実の結果である。
【００５６】図５の（ｃ）はｎが更なる変わらない状態
下で１０４７に等しく選択される場合に生じる目状パタ
ーンを示す。図５の（ｃ）は目状パターンが良く開いて
いることを明白に示し、これによりこの場合、正しい記
号検出は事実可能である。図６は適合エコーキャンセラ
及び適合決定帰還符号間干渉キャンセラからなるデータ
受信器を示す。送信さるべきディジタル記号ａ（ｋ）は
送信フィルタ３９の入力、適合フィルタ４３の入力及び
ＬＭＳ回路４８の入力に印加される。送信フィルタ３９
の出力はハイブリッド回路５０の入力に接続される。
【００５７】ハイブリッド回路４０の結合入力／出力は
伝送線５０’に接続される。ハイブリッド回路４０の別
な出力は受信フィルタ４１に接続される。受信フィルタ
４１の出力はアナログディジタル変換器４２の入力に接
続される。アナログディジタル変換器４２の出力は第１
の減算回路４４の正の入力に接続される。適合フィルタ
４３の出力は第１の減算回路４４の負の入力に接続され
る。
【００５８】第１の減算回路４４の出力は第２の減算回
路４５の正の入力及び切換スイッチ４９の接点ａに接続
される。減算回路４５の出力は決定回路４６の入力、振
幅検出器４７の入力及び減算回路５１の負の入力に接続
される。決定回路４６の出力は乗算回路５０の第１の入
力、適合手段５２の第１の入力及び制御可能な帰還フィ
ルタ５３の入力に接続される。振幅検出器４７の出力は
乗算回路５０の第２の入力に接続される。乗算回路５０
の出力は減算回路５１の正の入力に接続される。減算回
路５１の出力はＬＭＳ回路５２の第２の入力及びスイッ
チ４９の接点ｂに接続される。ＬＭＳ回路５２の出力は
帰還フィルタ５３の制御入力に接続される。帰還フィル
タ５３の出力は減算回路４５の負の入力に接続される。
期間Ｔを有するクロック信号は決定回路４６及び帰還フ
ィルタ５３に印加される。期間ｎＴを有するクロック信
号はＬＭＳ回路４８、振幅検出器４７、乗算器５０及び
ＬＭＳ回路５２に印加される。
【００５９】図６に示す如き回路では、送信さるべき記
号はフィルタ３９及びハイブリッド回路４０を介して伝
送線５０’に供給される。フィルタ３９はデータ記号を
伝送線を介して伝送に適しているアナログ信号に変換す
る。伝送線から生じる信号は受信フィルタ４１によりＡ
／Ｄ変換器４２の入力に伝送される。ハイブリッド回路
４０は２つのワイヤ線に亘る全二重伝送を可能にするよ
う用いられる。受信フィルタはその目的の為、関連通過
帯域外に位置する干渉信号を除去しなければならない。
Ａ／Ｄ変換器４２は、更なるディジタル信号処理がなさ
れうるようその入力でのアナログ入力信号をディジタル
信号に変換する。
【００６０】ハイブリッド回路の漏れの為、送信フィル
タ出力信号のエコーは受信フィルタの入力にもある。こ
のエコーは遠隔端部から受信した信号よりさらにく強く
てよい。エコーに加えて、入力信号は望ましくない符号
間干渉も含む。符号間干渉と同様エコー信号を相殺する
為、本発明による２つの適合装置がある。スイッチ４９
が状態ａにある場合、適合エコー相殺装置のエラー決定
手段はフィルタ４３、減算回路４４及び信号ｅ（ｋ）及
びａ（ｋ）のエラーを計算するＬＭＳ回路の一部で形成
される。この適合装置の適合手段はＬＭＳ回路４８の残
りで形成される。エコー信号を除去する為、適合フィル
タ４３はエコー信号のレプリカを発生し、そのレプリカ
は、実質的にエコーのない出力信号が減算回路の出力に
得られるように減算回路４４の助けでＡ／Ｄ変換器４２
の出力信号から減算される。この出力信号は残留信号で
ある。エラーが決定され、フィルタ４３のパラメータは
スイッチ４９が状態ａである場合、残留信号及び送信さ
れた記号ｂを基に用いられる。フィルタ４３が１つ以上
の調整可能パラメータを有する場合に、残留信号及び送
信された記号ａを基により多くのエラーを計算すること
が必要である。スイッチ４９が状態ｂにある場合、信号
ｅ’は信号ｅの代わりに用いられる。信号ｅにある符号
間干渉を相殺する為、第２の適合装置が用いられる。エ
ラー決定手段は、決定回路４６、乗算回路５０、振幅検
出器４７、減算回路５１及び記号
【００６１】
【数８】
【００６２】及び信号ｅ’を基にエラーを決めるＬＭＳ
回路の一部からなる。この適合手段はＬＭＳ回路５２の
残りからなる。適合装置はこの場合には決定帰還イコラ
イザである。伝送チャネルのインパルス応答の評価であ
るインパルス応答を有する帰還フィルタ５３に受信した
記号を印加すると、全符号間干渉の評価を生じる。信号
ｅ（ｋ）からのこ推定を減算回路４５により減算する
と、符号間干渉が実質的にない信号が得られる。信号
ｅ’は決定回路４６の再構成データ信号と決定回路４６
の入力信号との差を計算することで決められる。この差
は減算回路５１で決定される。再生データ信号は決定回
路への入力信号の振幅を記号値で乗算することで決めら
れる。これは乗算回路５０によりなされる。決定回路４
６の入力信号の振幅は振幅検出器４７の助けで検出され
る。入力信号の振幅の検出は出版された欧州特許出願第
４１５７４５９８号で説明される方法で実現されてもよ
い。
【００６３】受信が開始される時、スイッチ４９は状態
ａにある。ＬＭＳ回路の残留信号は、隣るワイヤ対から
の信号のクロストークが、伝送が電話線にく亘ってなさ
れる時に最も重要である遠端から伝送された信号、エコ
ー信号の残留信号、符号間干渉及び干渉信号を含む。Ｌ
ＭＳ回路４８は期間ｎＴを有するクロック信号を供給さ
れ、ＬＭＳ回路がｎＴ秒当たり１度だけ信号ｅを得るよ
うにする為に供給される。乗算回路５０、振幅検出器４
７及びＬＭＳ回路５２はクロック信号を期間ｎＴで供給
され、ｎＴ秒当たり多くて１度信号ｅ’を計算し、ＬＭ
Ｓ回路にこの信号を用いるようにさせる。
【００６４】時間間隔の後、両適合フィルタは収束し、
スイッチ４９は状態ｂにされる。ＬＭＳ回路４８の入力
信号はエコー信号の残留信号、符号間干渉の残留及び更
なる干渉信号だけを含み、これによりこの信号は適合フ
ィルタ４３のパラメータに適合する信号ｅより更に適し
ている。エコーキャンセラの収束時間中及び後にエコー
相殺用異なる残留信号を選択することは、通信のＩＥＥ
Ｅ会報、ＣＯＭ−３０、９号、１９８２年９月の「適合
基準エコー相殺」という題のディーディファルコナーに
よる記事から公知である。
【００６５】用いられるコードがサイクロステイショテ
リ期間ｍＴを有するサイクロステイショナリデータ信号
に導かれる場合、クロストーク信号は、同一コードが隣
るワイヤペアーに用いられるので同じサイクロステイシ
ョテリ期間ｍとサイクロステイショナリである。このサ
イクロステイショナリは、干渉信号の電力が入力信号が
サンプルされるクロック相に依存するようになるという
事実になる。エラーが各ｎＴ期間以下で伝送される場
合、数個以下又は更に１つ以下の値の干渉記号が適合手
段４８に伝送されることが可能である。干渉信号の電力
がこの相でたまたま最大になる場合、これは式（１）で
既に示した如くエコー信号の残留値を拡大する。
【００６６】しかし、ｎが非革新的概念により選択され
る場合、全ての相のサイクロステイショナリ干渉信号が
扱われることにより干渉信号の電力は決して最大値には
ならないが、常に全ての相に亘って平均化された値を用
いる。下記の表は、複数の公知の伝送コードに対するク
ロストーク信号電力の最大値に対するクロストーク信号
電力の平均値の割合を示す。
【００６７】これらの値はシミュレーションにより決定
され、用いられるチャネルモデル及びクロストークモデ
ルはＮＴ−層１仕様のネットワーク側での適用に対する
金属ループで使用するＡＮＳＩ標準Ｔ１．６０１−１９
８８総合サービスディジタルネットワーク、基本アクセ
スインタフェースに説明されている。値はスイッチ４７
の状態ａ及び状態ｂの両方に対して与えられる。
【００６８】
【表１】
【００６９】２Ｂ２Ｔ及び２Ｂ２ＴＡコードはエレクト
ロニクスレターズ、２６巻、２４号、１９９０年１１月
の「２つの新三重ラインコード」という題の記事で説明
されている。ＰＳＴコード、ＭＳ４３コード、４Ｂ３Ｔ
コード及びＦＯＭＯＴコードは、オーストラリア、テレ
コミュニケーション リサーチ、１１巻、２号、１９７
７年の「ディジタルデータ伝送用ラインコード化」とい
う題の記事で説明されている。
【００７０】シュミレーション結果は、用いられるコー
ドに依って十分の数ｄＢｓから数ｄＢｓによるエコーキ
ャンセラの残留エラーの減少は本発明が用いられる時に
可能であることを示す。２に等しいサイクロステイショ
ナリ期間を有するコードに対して、革新的アイデアによ
りｎは奇数を有するよう選択さるべきである。３に等し
いサイクロステイショナリ期間を有するコードに対し
て、革新的アイデアにより、ｎは３で割れない値を有す
るよう選択さるべきである。
【００７１】図７では、図６の信号ｅ’は遅延Ｔを有す
る遅延素子６０に印加される。遅延素子６０の出力は乗
算回路６１の第１の入力に接続される。図６の受信した
記号
【００７２】
【数９】
【００７３】は乗算回路６１の第２の入力に印加され
る。乗算器６１の出力は低域フィルタ６２の入力に接続
される。低域フィルタ６２の出力は周波数制御発振器６
３の制御入力に接続される。期間Ｔを有する出力信号を
有する周波数制御発振器６３の出力は分周器６４の入力
に接続される。この分周器は期間ｎＴを有する出力信号
を有する。
【００７４】図７に示す回路において、フィルタ４１
（図６）は、信号記号に属する受信パルスにゼロクロス
を作り、そのゼロクロスはそのパルスに属する記号の値
に関する決定がなされる時点の前の時点Ｔに位置する。
このゼロクロスはいわゆる先行周期方法を実行すること
を可能にする。この方法は、積
【００７５】
【数１０】
【００７６】が理想的サンプリング時点に関してサンプ
リング時点ｋＴの差に対する値であるという事実にしぼ
る。先行周期方法はドイツ国公開特許出願第８８００４
９０号（ＰＨＥ８８００２）で更に論じられている。遅
延回路（６０）は信号ｅ’（ｋ−１）を発生する。この
信号を乗算回路６１の助けで記号値
【００７７】
【数１１】
【００７８】で乗算することで、サンプリング時点にｋ
Ｔのエラーが得られる。この乗算は革新的アイデアによ
りｎが選択される一方、ｎサンプリング時点当たり１回
以下で実行される。従って得られるエラーは、フィルタ
６２で平均化され、次にサンプリング時点に適合する周
波数制御発振器６３の制御入力に印加される。発振器６
３の出力信号の周波数及び位相は入力信号の特性量（最
適サンプリング周波数及び位相）の評価を形成する。
【００７９】例えばクロストークのようなサイクロステ
イショナリ期間ｍＴを有するサイクロステイショナリ干
渉信号に対して、平均二乗相ジッタがこの干渉信号の電
力に正比例することが成り立つ。ｎが最大電力を有する
サイクロステイショナリ干渉信号の位相でエラーのサン
プルが得られるような方法で選択される場合、クロック
信号の位相ジッタは不必要に大きい。革新的アイデアに
よりｎを選択することで、干渉信号の電力は全ての相の
平均値に常に等しい。２に等しいサイクロステイショナ
リ期間を有するコードに対して、革新時アイデアにより
奇数値はこの場合にもｎに対して選択さるべきである。
３に等しいサイクロステイショナリ期間を有するコード
に対して、革新的アイデアによりこの場合でも、３で割
ることができない値はｎにいして選択さるべきである。
多数の伝送コードに対して実現さるべき改良は下記の表
から読まれる。
【００８０】
【表２】
【図面の簡単な説明】
【図１】従来のエコーキャンセラからなるデータ受信器
を示す図である。
【図２】サイクロステイショナリ信号が技術の状態及び
本発明によりサンプルされる時に生じる離散時間信号を
示す図である。
【図３】等化フィルタのパラメータが本発明により用い
られる適合イコライザのブロック系統図である。
【図４】イコライザ係数を用いる図３に示す回路のマイ
クロプロセッサ用プログラムのフローチャートである。
【図５】等化フィルタのパラメータが従来及び本発明に
より用いられる時生じるアイパターンを示す図である。
【図６】適合フィルタの係数が本発明によりエコーキャ
ンセラで用いられる決定帰還イコライザからなるエコー
キャンセラを示す図である。
【図７】本発明による装置により図６に示す如く受信器
で用いられるべきクロック信号を発生する回路を示す図
である。
【符号の説明】
１ 再生ヘッド ２，６２ 低域フィルタ ３，４，６０ 遅延素子 ５，６ 減衰器 ７ 加算回路 ８，４６ 決定回路 ９ 比較器 １０，１２ フリップフロップ １１ ディジタルアナログ変換器 １３ マイクロプロセッサ １４ クロック発振器 １５ 分周器 ３９ 送信フィルタ ４０ ハイブリッド回路 ４１ 受信フィルタ ４２ アナログディジタル変換器 ４３ 適合フィルタ ４４，５１ 減算回路 ４７ 振幅検出器 ４９ 切換スイッチ ５０，６１ 乗算回路 ５２ ＬＭＳ回路 ５３ 帰還フィルタ ６３ 周波数制御発振器

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 データ受信器の入力に印加された入力信
    号の特性量の少なくとも１つの測定を評価する適合装置
    からなり、適合装置は：−入力信号の特性量の測定の評
    価におけるエラーを決定するエラー決定手段と；−入力
    信号の特性量の測定の評価を離散時点で適合する適合手
    段とを含み；−データ受信器の入力はエラー決定手段の
    第１の入力に結合され；−エラーを与える為、エラー決
    定手段のエラー出力は期間ｎＴでエラーを周期的に送る
    適合手段の入力に結合され、ここでｎは整数、Ｔは受信
    した記号間の間隔の有理分数 【数１】 であり；−入力信号の特性量の測定を生じる出力信号を
    有する適合手段の少なくとも一つの出力はエラー決定手
    段の第２の入力に結合され；−適合手段はエラーを最小
    化する為離散時点でその出力信号を適合化するデータ受
    信器であって、 サイクロステイショナリ期間ｍＴを有するサイクロステ
    イショナリデータ信号を生じるコードを復号化する復号
    器からなり、ここでｍは整数であり、ｎ及びｍの最大公
    約数は１に等しいことを特徴とするデータ受信器。
  2. 【請求項２】 特性量は入力信号にある符号間の干渉か
    らなることを特徴とする請求項１記載の適合装置。
  3. 【請求項３】 エラー決定手段は送信さるべき信号を供
    給され、特性量は送信さるべき信号のエコーからなるこ
    とを特徴とする請求項１又は２記載の適合装置。
  4. 【請求項４】 特性量は誤り記号検出の最小確率がある
    サンプリング時点の位置からなることを特徴とする請求
    項１，２又は３記載の適合装置。
JP4053734A 1991-03-15 1992-03-12 少ないサンプリング周波数を有する制御ループからなるデータ受信器 Pending JPH0575499A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91200562 1991-03-15
NL912005634 1991-03-15

Publications (1)

Publication Number Publication Date
JPH0575499A true JPH0575499A (ja) 1993-03-26

Family

ID=8207553

Family Applications (2)

Application Number Title Priority Date Filing Date
JP5330392A Expired - Lifetime JPH07114308B2 (ja) 1991-03-15 1992-03-12 オプトエレクトロニクス半導体装置及びその製造方法
JP4053734A Pending JPH0575499A (ja) 1991-03-15 1992-03-12 少ないサンプリング周波数を有する制御ループからなるデータ受信器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP5330392A Expired - Lifetime JPH07114308B2 (ja) 1991-03-15 1992-03-12 オプトエレクトロニクス半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5399885A (ja)
EP (1) EP0503729A3 (ja)
JP (2) JPH07114308B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674779A (en) * 1995-08-16 1997-10-07 Philips Electronics North America Corporation Method for fabricating a ridge-shaped laser in a channel
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
US6387721B1 (en) * 1998-09-25 2002-05-14 Mitsubishi Chemical Corporation Semiconductor light-emitting device and manufacturing method for the same
US6577658B1 (en) * 1999-09-20 2003-06-10 E20 Corporation, Inc. Method and apparatus for planar index guided vertical cavity surface emitting lasers
NL1015714C2 (nl) * 2000-07-14 2002-01-15 Dsm Nv Werkwijze voor het kristalliseren van enantiomeer verrijkt 2-acetylthio-3-fenylpropaanzuur.
JP4816990B2 (ja) * 2000-08-21 2011-11-16 ソニー株式会社 発光素子および半導体素子ならびにそれらの製造方法
JP4075442B2 (ja) * 2002-04-18 2008-04-16 沖電気工業株式会社 光半導体装置とその製造方法
US7033056B2 (en) * 2002-05-03 2006-04-25 Projectiondesign As Multi-lamp arrangement for optical systems
JP2003332676A (ja) * 2002-05-08 2003-11-21 Mitsubishi Electric Corp 半導体光装置
JP4084958B2 (ja) * 2002-05-24 2008-04-30 日本オプネクスト株式会社 半導体受光装置の製造方法
US20040000675A1 (en) * 2002-05-24 2004-01-01 Opnext Japan, Inc. Method for manufacturing avalanche photodiodes, avalanche photodiode, optical receiver module and optical receiving apparatus
DE602004028115D1 (de) * 2003-05-02 2010-08-26 Univ College Cork Nat Univ Ie Lichtemittierende mesastrukturen mit hohem höhe-zu-breite-verhältnis und quasi-parabolischen seitenwänden und ihre herstellung
WO2005011072A1 (en) * 2003-06-24 2005-02-03 Emcore Corporation Mechanical protection for semiconductor edge-emitting ridge waveguide lasers
US7272161B1 (en) * 2003-09-25 2007-09-18 Finisar Corporation Epitaxial layer for laser diode ridge protection
US7095768B2 (en) * 2004-02-17 2006-08-22 Jds Uniphase Corporation Index guided VCSEL and method of fabrication
JP4661061B2 (ja) * 2004-03-05 2011-03-30 ソニー株式会社 パルセーションレーザ素子
US8055444B2 (en) * 2006-04-04 2011-11-08 Yahoo! Inc. Content display and navigation interface
US7573074B2 (en) * 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
US7737455B2 (en) 2006-05-19 2010-06-15 Bridgelux, Inc. Electrode structures for LEDs with increased active area
KR100779091B1 (ko) * 2006-07-28 2007-11-27 한국전자통신연구원 변조된 두께의 게이트절연막을 포함하는 광소자
KR100825723B1 (ko) * 2006-07-28 2008-04-29 한국전자통신연구원 에지효과를 갖는 게이트절연막을 포함하는 광소자
WO2009023263A1 (en) * 2007-08-16 2009-02-19 The Trustees Of Columbia University In The City Of New Yor Direct bandgap substrate with silicon thin film circuitry
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
DE102012106687B4 (de) 2012-07-24 2019-01-24 Osram Opto Semiconductors Gmbh Steglaser
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) * 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
JP7753689B2 (ja) * 2021-06-14 2025-10-15 ウシオ電機株式会社 半導体レーザ装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3270235A (en) * 1961-12-21 1966-08-30 Rca Corp Multi-layer semiconductor electroluminescent output device
US3457633A (en) * 1962-12-31 1969-07-29 Ibm Method of making crystal shapes having optically related surfaces
US4110661A (en) * 1977-04-01 1978-08-29 Rockwell International Corporation Light emitting device for optical communications
US4385389A (en) * 1980-07-14 1983-05-24 Rca Corporation Phase-locked CDH-LOC injection laser array
US4356341A (en) * 1981-03-13 1982-10-26 Varian Associates, Inc. Cascade solar cell having conductive interconnects
JPS6390879A (ja) * 1986-10-06 1988-04-21 Nec Corp 半導体レ−ザの製造方法
EP0293185B1 (en) * 1987-05-26 1994-02-02 Kabushiki Kaisha Toshiba Semiconductor laser device and method for manufacturing the same
EP0643461B1 (en) * 1990-08-24 1997-10-29 Nec Corporation Method for fabricating an optical semiconductor device
JPH04343484A (ja) * 1991-05-21 1992-11-30 Eastman Kodak Japan Kk 発光ダイオードアレイ

Also Published As

Publication number Publication date
EP0503729A3 (en) 1992-12-02
JPH07114308B2 (ja) 1995-12-06
JPH04337689A (ja) 1992-11-25
EP0503729A2 (en) 1992-09-16
US5399885A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
JPH0575499A (ja) 少ないサンプリング周波数を有する制御ループからなるデータ受信器
US5414733A (en) Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop
US5031194A (en) Wideband digital equalizers for subscriber loops
JP3023616B2 (ja) スペクトル・ヌルを有するチャネルの適応式ノイズ予測パーシャル・レスポンス等化
US5157690A (en) Adaptive convergent decision feedback equalizer
US5793801A (en) Frequency domain signal reconstruction compensating for phase adjustments to a sampling signal
CA1295392C (en) Data transmission system comprising a decision feedback equalizer and usingpartial-response techniques
US5517527A (en) Adaptive equalizer for ISDN U-interface transceiver
US5920548A (en) Echo path delay estimation
CA1093698A (en) Arrangement for simultaneous two-way data transmission over two-wire circuits
CA2083749C (en) Maximum likelihood sequence estimation apparatus
US7006564B2 (en) Adaptive equalizer
US5761243A (en) Digital receiver with noise filter which also serves as a feedback filter providing intersymbol interference reduction
JPH07114403B2 (ja) データ伝送装置における同期維持方法
GB2219469A (en) A decision feedback equaliser and a method of operating a decision feedback equaliser
US20020093908A1 (en) Noise/interference suppression system
US5319585A (en) High resolution filtering using low resolution processors
Crespo et al. Pole-zero decision feedback equalization with a rapidly converging adaptive IIR algorithm
EP0631414B1 (en) Adaptive equalizer
KR100337097B1 (ko) 타이밍수단을포함하는전송시스템및수신기
JP2591764B2 (ja) アダプティブタイムディスクリートフィルタ
US4982428A (en) Arrangement for canceling interference in transmission systems
US4964118A (en) Apparatus and method for echo cancellation
US5909426A (en) Orthogonal LMS algorithms for fast line echo canceler training
US5311558A (en) Data receiver comprising a control loop with reduced sampling frequency