JPH0575892A - 信号識別回路 - Google Patents
信号識別回路Info
- Publication number
- JPH0575892A JPH0575892A JP3234971A JP23497191A JPH0575892A JP H0575892 A JPH0575892 A JP H0575892A JP 3234971 A JP3234971 A JP 3234971A JP 23497191 A JP23497191 A JP 23497191A JP H0575892 A JPH0575892 A JP H0575892A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- circuit
- frame
- bit stream
- error flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、どのようなビットストリームであ
ってもＮＴＳＣ方式とＭＵＳＥ方式との識別を可能とし
た信号識別回路を提供することを目的とする。 【構成】 信号識別回路は、フレーム同期処理回路１、
タイミング回路３、同期エラー状態カウンタ回路９から
なる。フレーム同期処理回路１は、入力されたビットス
トリームデータＢｓ中に有する同期コードを検出して同
期保護を行い、同期エラー状態のとき同期エラーフラグ
ＣＥＦを出力する。この同期エラーフラグＣＥＦは、同
期エラー状態カウンタ回路９で計数される。同期エラー
状態カウンタ回路９は、その計数値が所定値ｉに達成し
たときに、モード切換信号ｍｓを発生する。このモード
切換信号はタイミング回路３の同期フレーム検出比較周
期を別の周期に変更する。このモード切換信号ｍｓによ
り、ＮＴＳＣ方式とＭＵＳＥ方式との識別が可能とな
る。
ってもＮＴＳＣ方式とＭＵＳＥ方式との識別を可能とし
た信号識別回路を提供することを目的とする。 【構成】 信号識別回路は、フレーム同期処理回路１、
タイミング回路３、同期エラー状態カウンタ回路９から
なる。フレーム同期処理回路１は、入力されたビットス
トリームデータＢｓ中に有する同期コードを検出して同
期保護を行い、同期エラー状態のとき同期エラーフラグ
ＣＥＦを出力する。この同期エラーフラグＣＥＦは、同
期エラー状態カウンタ回路９で計数される。同期エラー
状態カウンタ回路９は、その計数値が所定値ｉに達成し
たときに、モード切換信号ｍｓを発生する。このモード
切換信号はタイミング回路３の同期フレーム検出比較周
期を別の周期に変更する。このモード切換信号ｍｓによ
り、ＮＴＳＣ方式とＭＵＳＥ方式との識別が可能とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、衛星放送受信システム
において用いられるＮＴＳＣ（ｎａｔｉｏｎａｌ ｔｅ
ｌｅｖｉｓｉｏｎ ｓｙｓｔｅｍ ｃｏｍｍｉｔｔｅ
ｅ）方式とＭＵＳＥ（ｍｕｌｔｉｐｌｅ ｓｕｂ−ｎｙ
ｑｕｉｓｔ ｓａｍｐｌｉｎｇ ｅｎｃｏｄｉｎｇ）方
式とを識別する信号識別回路に関し、特にＮＴＳＣ方式
とＭＵＳＥ方式のビットストリーム信号の処理により、
この二方式の自動識別を行うことを可能とした信号識別
回路に関するものである。
において用いられるＮＴＳＣ（ｎａｔｉｏｎａｌ ｔｅ
ｌｅｖｉｓｉｏｎ ｓｙｓｔｅｍ ｃｏｍｍｉｔｔｅ
ｅ）方式とＭＵＳＥ（ｍｕｌｔｉｐｌｅ ｓｕｂ−ｎｙ
ｑｕｉｓｔ ｓａｍｐｌｉｎｇ ｅｎｃｏｄｉｎｇ）方
式とを識別する信号識別回路に関し、特にＮＴＳＣ方式
とＭＵＳＥ方式のビットストリーム信号の処理により、
この二方式の自動識別を行うことを可能とした信号識別
回路に関するものである。
【０００２】
【従来の技術】従来、放送衛星を用いた衛星放送システ
ムおいては、ＰＣＭ音声データのビットストリームにお
けるフレーム構成は、周知のとおり、ＮＴＳＣ方式とＭ
ＵＳＥ方式との２種類が用いられている。ＮＴＳＣ方式
のビットストリームのフレーム構成は２０４８〔ビッ
ト〕であり、またＭＵＳＥ方式のビットストリームのフ
レーム構成は１３５０〔ビット〕である。このようなビ
ットストリームを単一の受信機で受信する場合には、現
在受信しているビットストリームがＮＴＳＣ方式かＭＵ
ＳＥ方式かを識別し、この識別に基づいてＰＣＭ音声デ
ータ等の処理をする必要がある。
ムおいては、ＰＣＭ音声データのビットストリームにお
けるフレーム構成は、周知のとおり、ＮＴＳＣ方式とＭ
ＵＳＥ方式との２種類が用いられている。ＮＴＳＣ方式
のビットストリームのフレーム構成は２０４８〔ビッ
ト〕であり、またＭＵＳＥ方式のビットストリームのフ
レーム構成は１３５０〔ビット〕である。このようなビ
ットストリームを単一の受信機で受信する場合には、現
在受信しているビットストリームがＮＴＳＣ方式かＭＵ
ＳＥ方式かを識別し、この識別に基づいてＰＣＭ音声デ
ータ等の処理をする必要がある。
【０００３】図６は、ＮＴＳＣ方式かＭＵＳＥ方式かを
識別する従来の信号識別回路の構成を示すブロック図で
ある。図６に示す信号識別回路は、ＮＴＳＣ方式かＭＵ
ＳＥ方式かを識別するものである。この信号識別回路に
おいて、ビットストリームＢｓはフレーム同期処理回路
１０１に入力される。フレーム同期処理回路１０１は、
ビットストリームＢｓから同期パターンを検出し、ある
程度の同期検出エラーが生じても同期が確立できる同期
保護を行い、データ列とタイミング回路１０３からの同
期検出同期信号Ｃｃとの同期をとる。
識別する従来の信号識別回路の構成を示すブロック図で
ある。図６に示す信号識別回路は、ＮＴＳＣ方式かＭＵ
ＳＥ方式かを識別するものである。この信号識別回路に
おいて、ビットストリームＢｓはフレーム同期処理回路
１０１に入力される。フレーム同期処理回路１０１は、
ビットストリームＢｓから同期パターンを検出し、ある
程度の同期検出エラーが生じても同期が確立できる同期
保護を行い、データ列とタイミング回路１０３からの同
期検出同期信号Ｃｃとの同期をとる。
【０００４】次に、現在、受信しているビットストリー
ムＢｓのフレーム構成ビット数がＮＴＳＣ方式の２０４
８〔ビット〕の場合、入力クロックＣＬは２．０４８
〔ＭHz〕であり、この入力クロックＣＬはタイミング回
路１０３とＰＬＬ回路１０５に入力される。このとき、
ＰＬＬ回路１０５は２．０４８〔ＭHz〕にロックの設定
がされているなら、ＰＬＬ回路１０５からはロック外れ
であるＰＬＬエラーフラグＥＦが出力されない。
ムＢｓのフレーム構成ビット数がＮＴＳＣ方式の２０４
８〔ビット〕の場合、入力クロックＣＬは２．０４８
〔ＭHz〕であり、この入力クロックＣＬはタイミング回
路１０３とＰＬＬ回路１０５に入力される。このとき、
ＰＬＬ回路１０５は２．０４８〔ＭHz〕にロックの設定
がされているなら、ＰＬＬ回路１０５からはロック外れ
であるＰＬＬエラーフラグＥＦが出力されない。
【０００５】一方、受信しているビットストリームＢｓ
のフレーム構成ビット数がＭＵＳＥ方式である１３５０
〔ビット〕に変化した場合、入力クロックＣＬも１．３
５〔ＭHz〕に変化する。すると、今まで、２．０４８
〔ＭHz〕の入力クロックＣＬにロックするように設定さ
れていたＰＬＬ回路１０５は１．３５０〔ＭHz〕の入力
クロックＣＬにロックできなくなり、ＰＬＬ回路１０５
からＰＬＬエラーフラグＥＦを出力する。これにより、
フレーム同期処理回路１０１からの出力データＤＴを処
理するデータ処理回路１０７は、ＰＬＬ回路１０５から
与えられるクロックが異常となって、データの処理が不
能になる。
のフレーム構成ビット数がＭＵＳＥ方式である１３５０
〔ビット〕に変化した場合、入力クロックＣＬも１．３
５〔ＭHz〕に変化する。すると、今まで、２．０４８
〔ＭHz〕の入力クロックＣＬにロックするように設定さ
れていたＰＬＬ回路１０５は１．３５０〔ＭHz〕の入力
クロックＣＬにロックできなくなり、ＰＬＬ回路１０５
からＰＬＬエラーフラグＥＦを出力する。これにより、
フレーム同期処理回路１０１からの出力データＤＴを処
理するデータ処理回路１０７は、ＰＬＬ回路１０５から
与えられるクロックが異常となって、データの処理が不
能になる。
【０００６】そこで、ＰＬＬエラーフラグＥＦによりＰ
ＬＬ回路１０５のクロックのロック設定を他方に変更す
ると、ＰＬＬ回路１０５は、１．３５０〔ＭHz〕の入力
クロックＣＬにロックされことになる。これにより、デ
ータ処理回路１０７は、データ処理を正常に行うことに
なる。なお、同期エラー状態カウンタ１０９は、フレー
ム同期処理回路１０１からの同期エラーフラグＣＥＦを
カウントする。
ＬＬ回路１０５のクロックのロック設定を他方に変更す
ると、ＰＬＬ回路１０５は、１．３５０〔ＭHz〕の入力
クロックＣＬにロックされことになる。これにより、デ
ータ処理回路１０７は、データ処理を正常に行うことに
なる。なお、同期エラー状態カウンタ１０９は、フレー
ム同期処理回路１０１からの同期エラーフラグＣＥＦを
カウントする。
【０００７】上記信号識別回路の場合、ＮＴＳＣ方式及
びＭＵＳＥ方式のデータレートが異なっている場合に
は、ＰＬＬ回路１０５からＰＬＬエラーフラグＥＦが出
力されるものの、データレートが同じフレーム構成のビ
ットストリームの場合にはＰＬＬ回路１０５からＰＬＬ
エラーフラグＥＦが出力されないため、両方式の識別が
不可能となり、データ処理回路１０７のデータ処理が異
常となる。
びＭＵＳＥ方式のデータレートが異なっている場合に
は、ＰＬＬ回路１０５からＰＬＬエラーフラグＥＦが出
力されるものの、データレートが同じフレーム構成のビ
ットストリームの場合にはＰＬＬ回路１０５からＰＬＬ
エラーフラグＥＦが出力されないため、両方式の識別が
不可能となり、データ処理回路１０７のデータ処理が異
常となる。
【０００８】
【発明が解決しようとする課題】上述した従来の信号識
別回路にあっては、ビットストリームのデータレートが
同じ場合には、フレーム構成が変化しても、入力される
入力クロックが同じためＰＬＬ回路の同期ロック外れは
生じることがなく、ＰＬＬエラーフラグが立つことがな
い。そのため、このようにビットストリームのデータレ
ートが同じ場合には、ＮＴＳＣ方式とＭＵＳＥ方式との
自動識別が不可能となる場合が生じる。
別回路にあっては、ビットストリームのデータレートが
同じ場合には、フレーム構成が変化しても、入力される
入力クロックが同じためＰＬＬ回路の同期ロック外れは
生じることがなく、ＰＬＬエラーフラグが立つことがな
い。そのため、このようにビットストリームのデータレ
ートが同じ場合には、ＮＴＳＣ方式とＭＵＳＥ方式との
自動識別が不可能となる場合が生じる。
【０００９】そこで、本発明の目的は、どのようなビッ
トストリームであってもＮＴＳＣ方式とＭＵＳＥ方式と
の識別を可能とした信号識別回路を提供することにあ
る。
トストリームであってもＮＴＳＣ方式とＭＵＳＥ方式と
の識別を可能とした信号識別回路を提供することにあ
る。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明による信号識別回路は、入力さ
れるビットストリームデータ中の同期パターンから同期
状態を検出して、同期エラー状態のときには同期エラー
フラグを出力する同期処理手段と、この同期処理手段か
ら出力される同期エラーフラグを計数し、その計数値が
所定値に達したときに、モード切換信号を出力するカウ
ンタ手段と、このカウンタ手段から出力されたモード切
換信号が入力されたときには前記同期処理手段における
同期パターンの検出周期を変更する検出周期変更手段と
を有することを要旨とする。
に、請求項１記載の発明による信号識別回路は、入力さ
れるビットストリームデータ中の同期パターンから同期
状態を検出して、同期エラー状態のときには同期エラー
フラグを出力する同期処理手段と、この同期処理手段か
ら出力される同期エラーフラグを計数し、その計数値が
所定値に達したときに、モード切換信号を出力するカウ
ンタ手段と、このカウンタ手段から出力されたモード切
換信号が入力されたときには前記同期処理手段における
同期パターンの検出周期を変更する検出周期変更手段と
を有することを要旨とする。
【００１１】また、請求項２記載の発明による信号識別
回路は、入力されるビットストリームデータ中の同期パ
ターンから同期状態を検出して、同期エラー状態のとき
には同期エラーフラグを出力する同期処理手段と、この
同期処理手段から出力される同期エラーフラグを計数
し、その計数値が所定値に達したときに、モード切換信
号を出力するカウンタ手段と、このカウンタ手段から出
力されたモード切換信号が入力されたときには前記同期
処理手段における同期パターンを変更する同期パターン
変更手段とを有することを特徴とする。
回路は、入力されるビットストリームデータ中の同期パ
ターンから同期状態を検出して、同期エラー状態のとき
には同期エラーフラグを出力する同期処理手段と、この
同期処理手段から出力される同期エラーフラグを計数
し、その計数値が所定値に達したときに、モード切換信
号を出力するカウンタ手段と、このカウンタ手段から出
力されたモード切換信号が入力されたときには前記同期
処理手段における同期パターンを変更する同期パターン
変更手段とを有することを特徴とする。
【００１２】
【作用】上述した請求項１記載の発明では、入力される
ビットストリームデータの同期検出周期に基づいて同期
検出処理を行い、同期エラーが検出されたときに同期エ
ラーフラグをたて、この同期エラーフラグを計数し、そ
の計数値が所定数値に達したならば、同期処理手段にお
ける同期パターンの検出周期を変更することにより同期
を計り信号識別を行っている。
ビットストリームデータの同期検出周期に基づいて同期
検出処理を行い、同期エラーが検出されたときに同期エ
ラーフラグをたて、この同期エラーフラグを計数し、そ
の計数値が所定数値に達したならば、同期処理手段にお
ける同期パターンの検出周期を変更することにより同期
を計り信号識別を行っている。
【００１３】また、請求項２記載の発明では、入力され
るビットストリームデータの同期検出周期に基づいて同
期検出処理を行い、同期エラーが検出されたときに同期
エラーフラグをたて、この同期エラーフラグを計数し、
その計数値が所定数値に達したならば、同期処理手段に
おける同期パターンを変更することにより同期を計り信
号識別を行っている。
るビットストリームデータの同期検出周期に基づいて同
期検出処理を行い、同期エラーが検出されたときに同期
エラーフラグをたて、この同期エラーフラグを計数し、
その計数値が所定数値に達したならば、同期処理手段に
おける同期パターンを変更することにより同期を計り信
号識別を行っている。
【００１４】
【実施例】以下、本発明について図面を参照して実施例
を詳細に説明する。図１は本発明に係る信号識別回路の
第１実施例を示すブロック図である。
を詳細に説明する。図１は本発明に係る信号識別回路の
第１実施例を示すブロック図である。
【００１５】図１に示す信号識別回路において、ＰＣＭ
音声データのビットストリームデータＢｓは端子Ｔｉか
ら同期処理手段としてのフレーム同期処理回路１に供給
される。フレーム同期処理回路１は、入力されたビット
ストリームデータＢｓから同期パターンとしての同期コ
ードを検出するとともに同期保護を行う。
音声データのビットストリームデータＢｓは端子Ｔｉか
ら同期処理手段としてのフレーム同期処理回路１に供給
される。フレーム同期処理回路１は、入力されたビット
ストリームデータＢｓから同期パターンとしての同期コ
ードを検出するとともに同期保護を行う。
【００１６】ここで、このフレーム同期処理回路１にお
いて実行される同期保護について、図２の状態遷移図を
用いて説明する。フレーム同期処理回路１は、同期検出
に伴う同期エラーフラグＣＥＦにより状態遷移が行われ
る。まず、フレーム同期処理回路１は、初期状態を
“０”とすると、最初に同期が検出されれば、“１”の
状態に移る（Ｓ１）。さらに、フレーム同期処理回路１
は、続いて正常に同期検出されれば、“７”の状態に移
り（Ｓ２）、以後、正常に同期検出が行われれば“７”
の状態を保つことになる（Ｓ３）。ここで、フレーム同
期処理回路１は、同期検出が正しく行われなければ、
“７”の状態から“６”，“５”，“４”，…というよ
うに順次下位状態に移行していく（Ｓ４，Ｓ５，…，Ｓ
１０）。なお、順次下位状態に移行する過程で（Ｓ４，
Ｓ５，…，Ｓ１０）、同期がとれれば再び状態“７”に
移行する（Ｓ１１，Ｓ１２，…，Ｓ１５）。また、
“０”において同期がまったくとれないときには、
“０”を保つことになる（Ｓ１６）。
いて実行される同期保護について、図２の状態遷移図を
用いて説明する。フレーム同期処理回路１は、同期検出
に伴う同期エラーフラグＣＥＦにより状態遷移が行われ
る。まず、フレーム同期処理回路１は、初期状態を
“０”とすると、最初に同期が検出されれば、“１”の
状態に移る（Ｓ１）。さらに、フレーム同期処理回路１
は、続いて正常に同期検出されれば、“７”の状態に移
り（Ｓ２）、以後、正常に同期検出が行われれば“７”
の状態を保つことになる（Ｓ３）。ここで、フレーム同
期処理回路１は、同期検出が正しく行われなければ、
“７”の状態から“６”，“５”，“４”，…というよ
うに順次下位状態に移行していく（Ｓ４，Ｓ５，…，Ｓ
１０）。なお、順次下位状態に移行する過程で（Ｓ４，
Ｓ５，…，Ｓ１０）、同期がとれれば再び状態“７”に
移行する（Ｓ１１，Ｓ１２，…，Ｓ１５）。また、
“０”において同期がまったくとれないときには、
“０”を保つことになる（Ｓ１６）。
【００１７】ここで、状態“０”、“１”を非同期状態
（Ａｎｇ）とし、“２”〜“７”を同期状態（Ａｏｋ）
すると、フレーム同期処理回路１は、“０”，“１”の
ときに同期エラーフラグＣＥＦを出力する。このフレー
ム同期処理回路１は、同期状態において、データ列ＤＴ
とタイミング信号とを同期させるために、同期検出信号
ＴＣをフレーム同期周期で出力するとともに、この同期
検出信号ＴＣを検出周期変更手段としてのタイミング回
路３に、データ列ＤＴをデータ処理回路７に、同期エラ
ーフラグＣＥＦをカウンタ手段としての同期エラー状態
カウンタ回路９にそれぞれ供給する。
（Ａｎｇ）とし、“２”〜“７”を同期状態（Ａｏｋ）
すると、フレーム同期処理回路１は、“０”，“１”の
ときに同期エラーフラグＣＥＦを出力する。このフレー
ム同期処理回路１は、同期状態において、データ列ＤＴ
とタイミング信号とを同期させるために、同期検出信号
ＴＣをフレーム同期周期で出力するとともに、この同期
検出信号ＴＣを検出周期変更手段としてのタイミング回
路３に、データ列ＤＴをデータ処理回路７に、同期エラ
ーフラグＣＥＦをカウンタ手段としての同期エラー状態
カウンタ回路９にそれぞれ供給する。
【００１８】データ処理回路７は、入力されたデータ列
ＤＴから音声データＳａを形成して出力端子Ｔoaから出
力する。同期エラー状態カウンタ回路９は、タイミング
回路３からのクロックＣｋを基にフレーム同期処理回路
１からの同期エラーフラグＣＥＦを計数し、当該計数値
が一定値に達した際に、今のフレーム構成ビット数の処
理を変更するモード切換信号ｍｓを出力端子Ｔomから出
力するとともに、そのモード切換信号ｍｓをタイミング
回路３に供給する。タイミング回路３は、前記モード切
換信号ｍｓに基づいて同期検出用同期信号Ｃｃを形成す
る。なお、タイミング回路３、データ処理回路７には、
外部から基準クロックＣＬが入力されている。
ＤＴから音声データＳａを形成して出力端子Ｔoaから出
力する。同期エラー状態カウンタ回路９は、タイミング
回路３からのクロックＣｋを基にフレーム同期処理回路
１からの同期エラーフラグＣＥＦを計数し、当該計数値
が一定値に達した際に、今のフレーム構成ビット数の処
理を変更するモード切換信号ｍｓを出力端子Ｔomから出
力するとともに、そのモード切換信号ｍｓをタイミング
回路３に供給する。タイミング回路３は、前記モード切
換信号ｍｓに基づいて同期検出用同期信号Ｃｃを形成す
る。なお、タイミング回路３、データ処理回路７には、
外部から基準クロックＣＬが入力されている。
【００１９】このように構成された実施例の作用を図１
を基に、図３のタイミングチャート及び図４のビット構
成説明図を参照して説明する。図３（ａ）は図４（ａ）
のビットストリームデータ４０１の同期コードＣｘの周
期を、図３（ｂ）は図４（ｂ）ビットストリームデータ
４０３の同期コードＣｙの周期を、図３（ｃ）は同期検
出パルスを、図３（ｄ）は同期エラーフラグＣＥＦを、
図３（ｅ）は同期エラー状態カウンタ回路９の計数値
を、図３（ｆ）はモード切換信号ｍｓを、それぞれ示し
ている。なお、図４（ａ）のＤｘはビットストリームデ
ータ４０１のｍ〔ビット〕のデータを、図４（ｂ）のＤ
ｙはビットストリームデータ４０３のｎ〔ビット〕のデ
ータをそれぞれ示しており、ｍ＜ｎの関係がある。
を基に、図３のタイミングチャート及び図４のビット構
成説明図を参照して説明する。図３（ａ）は図４（ａ）
のビットストリームデータ４０１の同期コードＣｘの周
期を、図３（ｂ）は図４（ｂ）ビットストリームデータ
４０３の同期コードＣｙの周期を、図３（ｃ）は同期検
出パルスを、図３（ｄ）は同期エラーフラグＣＥＦを、
図３（ｅ）は同期エラー状態カウンタ回路９の計数値
を、図３（ｆ）はモード切換信号ｍｓを、それぞれ示し
ている。なお、図４（ａ）のＤｘはビットストリームデ
ータ４０１のｍ〔ビット〕のデータを、図４（ｂ）のＤ
ｙはビットストリームデータ４０３のｎ〔ビット〕のデ
ータをそれぞれ示しており、ｍ＜ｎの関係がある。
【００２０】いま、上記構成の信号識別回路が、図４
（ｂ）に示すような、フレーム構成ビット数がｎ〔ビッ
ト〕のビットストリームデータＢｓを受信するようなモ
ード設定になっているとする。ここで、図４（ａ）に示
すフレーム構成ビット数がｍ〔ビット〕のビットストリ
ームデータ４０１が入力端子Ｔｉからフレーム同期処理
回路１に入力される。フレーム同期処理回路１は、フレ
ーム構成ビット数がｎ〔ビット〕を処理するモード設定
であり、かつ入力されるビットストリームデータ４０１
の同期コードＣｘの周期がｍクロックであるため（図３
（ａ）参照）、同期検出することができず、ｎクロック
の周期で同期エラーフラグＣＥＦを同期エラー状態カウ
ンタ回路９に与える（図３の時刻ｔi 〜ｔi-1 、ここ
で、ｉは同期エラー状態カウンタ回路９の所定値に相当
する）。この同期エラー状態カウンタ回路９は、その同
期エラーフラグＣＥＦを計数し（図３の時刻ｔi 〜ｔi-
1 ）、その計数値が所定値ｉ（ここでは、ｉ＝“６”）
に達したときに、論理「１」から論理「０」に変化する
モード切換信号ｍｓを出力する（図３の時刻ｔi ）。こ
のモード切換信号ｍｓは、出力端子Ｔomから外部に出力
されるとともに、タイミング回路３に供給される。する
と、タイミング回路３は、ｍクロックに同期可能な同期
検出用同期信号Ｃｃをフレーム同期処理回路１に与えて
フレーム構成ビット数がｍ〔ビット〕のビットストリー
ムデータ４０１を処理するモードに変更してやる。これ
により、フレーム同期処理回路１は、ビットストリーム
データ４０１の同期コードＣｘの周期がｍクロックの状
態で同期検出され、同期検出信号ＴＣが得られるために
（時刻ｔi+1 〜）、再び状態遷移が“７”に移行し、同
期エラーフラグＣＥＦが出力されなくなる。
（ｂ）に示すような、フレーム構成ビット数がｎ〔ビッ
ト〕のビットストリームデータＢｓを受信するようなモ
ード設定になっているとする。ここで、図４（ａ）に示
すフレーム構成ビット数がｍ〔ビット〕のビットストリ
ームデータ４０１が入力端子Ｔｉからフレーム同期処理
回路１に入力される。フレーム同期処理回路１は、フレ
ーム構成ビット数がｎ〔ビット〕を処理するモード設定
であり、かつ入力されるビットストリームデータ４０１
の同期コードＣｘの周期がｍクロックであるため（図３
（ａ）参照）、同期検出することができず、ｎクロック
の周期で同期エラーフラグＣＥＦを同期エラー状態カウ
ンタ回路９に与える（図３の時刻ｔi 〜ｔi-1 、ここ
で、ｉは同期エラー状態カウンタ回路９の所定値に相当
する）。この同期エラー状態カウンタ回路９は、その同
期エラーフラグＣＥＦを計数し（図３の時刻ｔi 〜ｔi-
1 ）、その計数値が所定値ｉ（ここでは、ｉ＝“６”）
に達したときに、論理「１」から論理「０」に変化する
モード切換信号ｍｓを出力する（図３の時刻ｔi ）。こ
のモード切換信号ｍｓは、出力端子Ｔomから外部に出力
されるとともに、タイミング回路３に供給される。する
と、タイミング回路３は、ｍクロックに同期可能な同期
検出用同期信号Ｃｃをフレーム同期処理回路１に与えて
フレーム構成ビット数がｍ〔ビット〕のビットストリー
ムデータ４０１を処理するモードに変更してやる。これ
により、フレーム同期処理回路１は、ビットストリーム
データ４０１の同期コードＣｘの周期がｍクロックの状
態で同期検出され、同期検出信号ＴＣが得られるために
（時刻ｔi+1 〜）、再び状態遷移が“７”に移行し、同
期エラーフラグＣＥＦが出力されなくなる。
【００２１】さらに、上述したようフレーム構成ビット
数がｍ〔ビット〕のビットストリームデータデータ４０
１をフレーム同期処理回路１が処理をしているときに、
再びフレーム構成ビット数がｎ〔ビット〕のビットスト
リームデータ４０３に変化しても、上述の動作と同様に
同期エラーフラグＣＥＦが発生し、これを同期エラー状
態カウンタ回路９で計数し、その計数値が所定値ｉに達
したときに、ビットストリームデータ４０３の処理を可
能にするモード切換信号ｍｓが出力される。これによ
り、フレーム同期処理回路１は、再び、フレーム構成ビ
ット数がｎ〔ビット〕のビットストリームデータ４０３
の処理を行うことになる。
数がｍ〔ビット〕のビットストリームデータデータ４０
１をフレーム同期処理回路１が処理をしているときに、
再びフレーム構成ビット数がｎ〔ビット〕のビットスト
リームデータ４０３に変化しても、上述の動作と同様に
同期エラーフラグＣＥＦが発生し、これを同期エラー状
態カウンタ回路９で計数し、その計数値が所定値ｉに達
したときに、ビットストリームデータ４０３の処理を可
能にするモード切換信号ｍｓが出力される。これによ
り、フレーム同期処理回路１は、再び、フレーム構成ビ
ット数がｎ〔ビット〕のビットストリームデータ４０３
の処理を行うことになる。
【００２２】上述した実施例は、ビットレートが同じ場
合でもフレーム構成ビット数が異なればビットストリー
ムデータのみで信号識別を行うことができる構成例であ
る。
合でもフレーム構成ビット数が異なればビットストリー
ムデータのみで信号識別を行うことができる構成例であ
る。
【００２３】図５は、本発明の第２の実施例を示すブロ
ック図である。この第２の実施例は、フレーム同期パタ
ーンが異なる場合に二つの方式を識別できるものであ
る。
ック図である。この第２の実施例は、フレーム同期パタ
ーンが異なる場合に二つの方式を識別できるものであ
る。
【００２４】図５に示す第２の実施例は、第１の実施例
のフレーム同期処理回路１を変更したものである。この
第２の実施例によるフレーム同期処理回路１ａは、フレ
ーム同期パターンでＮＴＳＣ方式かＭＵＳＥ方式かの自
動識別を実行する。このフレーム同期処理回路１ａは、
入力端子Ｔi から入力されてビットストリームデータＢ
ｓを保持し、かつｋビットのデータ列ＤＴを出力できる
シフトレジスタ１１と、シフトレジスタ１１からのデー
タを入力される同期パターンと比較する同期パターン比
較回路１３と、この同期パターン比較回路１３に同期パ
ターンを与える同期パターン回路１５と、前記同期パタ
ーン比較回路１３から出力される一致パルスＩＰを取り
込み同期保護するとともに、不一致のときには同期エラ
ーフラグＣＥＦを出力する同期保護回路１７とから構成
されている。なお、第２の実施例において、他の構成は
第１の実施例と同一であるので説明を省略する。なお、
シフトレジスタ１１と、同期パターン比較回路１３及び
同期パターン回路１５は同期パターン変更手段を構成す
るものである。
のフレーム同期処理回路１を変更したものである。この
第２の実施例によるフレーム同期処理回路１ａは、フレ
ーム同期パターンでＮＴＳＣ方式かＭＵＳＥ方式かの自
動識別を実行する。このフレーム同期処理回路１ａは、
入力端子Ｔi から入力されてビットストリームデータＢ
ｓを保持し、かつｋビットのデータ列ＤＴを出力できる
シフトレジスタ１１と、シフトレジスタ１１からのデー
タを入力される同期パターンと比較する同期パターン比
較回路１３と、この同期パターン比較回路１３に同期パ
ターンを与える同期パターン回路１５と、前記同期パタ
ーン比較回路１３から出力される一致パルスＩＰを取り
込み同期保護するとともに、不一致のときには同期エラ
ーフラグＣＥＦを出力する同期保護回路１７とから構成
されている。なお、第２の実施例において、他の構成は
第１の実施例と同一であるので説明を省略する。なお、
シフトレジスタ１１と、同期パターン比較回路１３及び
同期パターン回路１５は同期パターン変更手段を構成す
るものである。
【００２５】いま、仮にＮＴＳＣ方式のビットストリー
ムデータＢｓに対応する処理を行うように信号識別回路
が変更されているものとする。このとき、例えば同期パ
ターン回路１５からは、ＮＴＳＣ方式のビットストリー
ムデータＢｓに対応するａパターンが同期パターン比較
回路１３に供給されている。
ムデータＢｓに対応する処理を行うように信号識別回路
が変更されているものとする。このとき、例えば同期パ
ターン回路１５からは、ＮＴＳＣ方式のビットストリー
ムデータＢｓに対応するａパターンが同期パターン比較
回路１３に供給されている。
【００２６】このときに、ＭＵＳＥ方式のビットストリ
ームデータＢｓが入力端子Ｔi からシフトレジスタ１１
に入力された場合、シフトレジスタ１１は、そのビット
ストリームデータＢｓを保持する。この保持されたビッ
トストリームデータＢｓは、同期パターン回路１５から
のａパターンと同期パターン比較回路１３にて比較が行
われるが、一致しないので、同期保護回路１７は同期エ
ラーフラグＣＥＦを出力する。これにより、同期エラー
状態カウンタ回路９は、同期エラーフラグＣＥＦを計数
する。
ームデータＢｓが入力端子Ｔi からシフトレジスタ１１
に入力された場合、シフトレジスタ１１は、そのビット
ストリームデータＢｓを保持する。この保持されたビッ
トストリームデータＢｓは、同期パターン回路１５から
のａパターンと同期パターン比較回路１３にて比較が行
われるが、一致しないので、同期保護回路１７は同期エ
ラーフラグＣＥＦを出力する。これにより、同期エラー
状態カウンタ回路９は、同期エラーフラグＣＥＦを計数
する。
【００２７】また、同期エラー状態カウンタ回路９にお
いて、同期エラーフラグＣＥＦが所定値に達すると、モ
ード切換信号ｍｓを出力する。このモード切換信号ｍｓ
は、同期パターン切換信号として同期パターン回路１５
に入力される。同期パターン回路１５は、ＭＵＳＥ方式
のビットストリームデータＢｓに対応するｂパターンを
出力する。これにより、同期パターン比較回路１３から
は、一致パルスＩＰが出力されるので、同期保護回路１
７は上記第１の実施例と同様に同期保護を行い、通常の
処理が行われる。
いて、同期エラーフラグＣＥＦが所定値に達すると、モ
ード切換信号ｍｓを出力する。このモード切換信号ｍｓ
は、同期パターン切換信号として同期パターン回路１５
に入力される。同期パターン回路１５は、ＭＵＳＥ方式
のビットストリームデータＢｓに対応するｂパターンを
出力する。これにより、同期パターン比較回路１３から
は、一致パルスＩＰが出力されるので、同期保護回路１
７は上記第１の実施例と同様に同期保護を行い、通常の
処理が行われる。
【００２８】また、ＮＴＳＣ方式のビットストリームデ
ータＢｓが入力端子Ｔi から入力されたとすると、上述
と同様に処理して識別が可能になる。
ータＢｓが入力端子Ｔi から入力されたとすると、上述
と同様に処理して識別が可能になる。
【００２９】上記第２の実施例によれば、フレーム同期
パターンが異なる場合に二つの方式を識別し対応するこ
とができることになる。
パターンが異なる場合に二つの方式を識別し対応するこ
とができることになる。
【００３０】なお、上記において第１の実施例と第２の
実施例とをそれぞれ別個に記載したが、実際の識別に際
しては、第１の実施例における同期パターンの検出周期
の変更と第２の実施例における同期パターンの変更とを
行うことで、より確実にフレーム構成を識別し、対応す
ることができるのはいうまでもない。
実施例とをそれぞれ別個に記載したが、実際の識別に際
しては、第１の実施例における同期パターンの検出周期
の変更と第２の実施例における同期パターンの変更とを
行うことで、より確実にフレーム構成を識別し、対応す
ることができるのはいうまでもない。
【００３１】
【発明の効果】以上に説明したように、請求項１記載の
発明によれば、同期エラーフラグを基に識別可能にした
ので、ビットレートが同じでも、フレーム構成ビット数
が異なっている場合でもフレーム構成を確実に識別する
ことができ、また請求項２記載の発明によれば、フレー
ム中の同期パターンが異なるフレーム構成をもつビット
ストリームデータの場合でも同様にフレーム構成を確実
に識別することができる物である。
発明によれば、同期エラーフラグを基に識別可能にした
ので、ビットレートが同じでも、フレーム構成ビット数
が異なっている場合でもフレーム構成を確実に識別する
ことができ、また請求項２記載の発明によれば、フレー
ム中の同期パターンが異なるフレーム構成をもつビット
ストリームデータの場合でも同様にフレーム構成を確実
に識別することができる物である。
【図１】本発明に係る第１の実施例を示すブロック図で
ある。
ある。
【図２】本発明の第１の実施例の同期状態遷移を説明す
るための図である。
るための図である。
【図３】本発明の第１の実施例の同期エラーフラグによ
るモード切換信号を説明するためのタイミングチャート
である。
るモード切換信号を説明するためのタイミングチャート
である。
【図４】本発明の第１の実施例で処理するフレーム構成
の説明図である。
の説明図である。
【図５】本発明の第２の実施例を示す一部のブロック図
である。
である。
【図６】従来装置の構成を示すブロック図である。
１ フレーム同期処理回路 ３ タイミング回路 ７ データ処理回路 ９ 同期エラー状態カウンタ回路 １１ シフトレジスタ １３ 同期パターン比較回路 １５ 同期パターン回路 １７ 同期保護回路
Claims (2)
- 【請求項１】 入力されるビットストリームデータ中の
同期パターンから同期状態を検出して、同期エラー状態
のときには同期エラーフラグを出力する同期処理手段
と、 この同期処理手段から出力される同期エラーフラグを計
数し、その計数値が所定値に達したときに、モード切換
信号を出力するカウンタ手段と、 このカウンタ手段から出力されたモード切換信号が入力
されたときには前記同期処理手段における同期パターン
の検出周期を変更する検出周期変更手段とを有すること
を特徴とする信号認識手段。 - 【請求項２】 入力されるビットストリームデータ中の
同期パターンから同期状態を検出して、同期エラー状態
のときには同期エラーフラグを出力する同期処理手段
と、 この同期処理手段から出力される同期エラーフラグを計
数し、その計数値が所定値に達したときに、モード切換
信号を出力するカウンタ手段と、 このカウンタ手段から出力されたモード切換信号が入力
されたときには前記同期処理手段における同期パターン
を変更する同期パターン変更手段とを有することを特徴
とする信号識別手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234971A JPH0575892A (ja) | 1991-09-13 | 1991-09-13 | 信号識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234971A JPH0575892A (ja) | 1991-09-13 | 1991-09-13 | 信号識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575892A true JPH0575892A (ja) | 1993-03-26 |
Family
ID=16979124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234971A Pending JPH0575892A (ja) | 1991-09-13 | 1991-09-13 | 信号識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575892A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170058B2 (en) | 2003-02-12 | 2007-01-30 | Sharp Corporation | Device for assisting a person in rescue operations under hazardous situations |
| US7356699B2 (en) | 2000-10-18 | 2008-04-08 | Nec Corporation | Electronic watermark detection device and electronic watermark detection method |
-
1991
- 1991-09-13 JP JP3234971A patent/JPH0575892A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7356699B2 (en) | 2000-10-18 | 2008-04-08 | Nec Corporation | Electronic watermark detection device and electronic watermark detection method |
| US7170058B2 (en) | 2003-02-12 | 2007-01-30 | Sharp Corporation | Device for assisting a person in rescue operations under hazardous situations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0735709B1 (en) | Synchronizing circuit for use in a digital audio signal compressing/expanding system | |
| CA1076216A (en) | Digital bit stream synchronizer | |
| JPH10200518A (ja) | 同期信号検出方式 | |
| JPH0575892A (ja) | 信号識別回路 | |
| EP0599290B1 (en) | Synchronizing signal extracting apparatus | |
| KR100410789B1 (ko) | 동기재생회로 | |
| US6784943B1 (en) | Auxiliary digital data extractor in a television | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JP2556125B2 (ja) | データ復調装置 | |
| JPH08149118A (ja) | 同期信号検出装置 | |
| US20060002500A1 (en) | Method and apparatus for recovering a clock signal | |
| JP3543378B2 (ja) | デコーダ装置 | |
| JP3110394B2 (ja) | Ｆｍ多重デコーダ | |
| JPH02285881A (ja) | 映像信号受信回路 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JP2990094B2 (ja) | フレーム同期回路 | |
| JP2000041202A (ja) | テレビジョン方式判別回路 | |
| JPH04348631A (ja) | 同期検出保護装置 | |
| JPS5816661B2 (ja) | デ−タ受信装置 | |
| JPH03108918A (ja) | デジタル伝送回路のフレーム同期検出方式 | |
| JPH05167573A (ja) | 同期はずれ検出装置 | |
| JPH0313024A (ja) | Ｐｃｍ放送受信機のフレーム同期装置 | |
| JPS63151237A (ja) | フレ−ム同期保護回路 |