JPH0575929A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成により感度可変機能を持たせつ
つ、入射光量の検出を可能にした固体撮像素子を提供す
る。 【構成】 撮像素子有効画素範囲における二次元配列さ
れた複数個の画素セルの信号を時系列的に出力させると
ともに、上記信号出力機能における走査動作とは時間的
に独立に上記撮像素子有効画素範囲より小さな範囲にさ
れた実質的な有効表示画面の画素セルの信号電荷を掃き
出させるようにし、この有効表示画面の外に信号掃き出
しが行われない画素セルを設けてそれを光センタとして
使用する。 【効果】 感度可変機能を持たせつつ、固体撮像素子の
内部に光センサを構成することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、固体撮像素子に関す
るもので、例えば、画素セルの信号電荷を任意のタイミ
ングで掃き出させる機能を持つものに利用して有効な技
術に関するものである。

【０００２】

【従来の技術】感度可変機能を付加した固体撮像素子が
公知である。この感度可変機能を持つ固体撮像素子で
は、任意のタイミングで画素セルの信号電荷を掃き出さ
せることにより、画素セルの信号蓄積時間を制御して感
度制御を行うようにするものである。このような感度可
変機能を持つ固体撮像素子の例として、例えば特開昭６
３−３７７８１号公報に記載されているＭＯＳ形固体撮
像素子がある。

【０００３】

【発明が解決しようとする課題】固体撮像素子を用いて
ビデオ用カメラを構成したとき、蛍光灯のように明るさ
が周期的に変化する光源での撮影のときにフリッカが生
じてしまう。このフリッカを防止するために、感度可変
機能を持つ固体撮像素子を用いたビデオ用カメラでは光
センサにて光源の変化を検出し、その検出信号により感
度可変機能による電子シャッタースピードを設定するこ
とによりフリッカの発生を防止するこができる。しか
し、この場合には、カメラ本体の外部に光センサを設け
る必要があり、小型軽量化が進められているビデオ用カ
メラでは実装スペースや回路部品の点で問題となる。本
願発明者は、固体撮像素子そのものが一種の光センサで
あることに着目して、感度可変機能を持たせつつ、入射
光量の検出機能を付加することを考えた。この発明の目
的は、簡単な構成により感度可変機能を持たせつつ、入
射光量の検出を可能にした固体撮像素子を提供すること
にある。この発明の前記ならびにそのほかの目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、撮像素子有効画素範囲にお
ける二次元配列された複数個の画素セルの信号を時系列
的に出力させるとともに、上記信号出力機能における走
査動作とは時間的に独立に上記撮像素子有効画素範囲よ
り小さな範囲にされた実質的な有効表示画面の画素セル
の信号電荷を掃き出させるようにし、この有効表示画面
の外に信号掃き出しが行われない画素セルを設けてそれ
を光センサとして使用する。

【０００５】

【作用】上記した手段によれば、感度可変機能を持たせ
つつ、固体撮像素子の内部に光センサを構成することが
できる。

【０００６】

【実施例】図１には、この発明に係る固体撮像素子にお
ける一実施例の撮像画面の構成図が示されている。撮像
素子有効画素範囲には、画素セルとその信号を読み出す
経路や感度可変のための信号掃き出し経路が構成され
る。例えば、後述するようなＣＣＤ（電荷移送素子）形
固体撮像素子では、画素セルを構成するホトダイオード
と信号電荷の転送を行う垂直ＣＣＤから構成され、ＭＯ
Ｓ形固体撮像素子では画素セルのその信号読み出しを行
うスイッチＭＯＳＦＥＴやそれを制御する走査線や信号
線から構成される。

【０００７】上記撮像素子有効画素範囲の中に、例えば
テレビジョン受像機等の画面に表示されるテレビ画面範
囲、言い換えるならば、実質的な有効表示画面が構成さ
れる。この有効表示画面の外の撮像素子有効画素範囲の
下側の斜線を付した部分には、電子シャッタ非動作範囲
を設けられる。すなわち、この電子シャッタ非動作範囲
の画素セルには、信号の読み出しは行われるが信号の掃
き出しは行われないようにされる。なお、この発明には
直接関係無いが、上記撮像素子有効画素範囲の外にも画
素セルが構成され、この画素には光の遮蔽膜が設けられ
て、その画素セルからはオプチカルブラックを示す基準
電位が出力される。

【０００８】図２には、この発明が適用されたＣＣＤ形
固体撮像素子の一実施例の概略ブロック図が示されてい
る。ホトダイオードの右側には信号読み出しを行う垂直
ＣＣＤ（同図ではＶＣＣＤと略す）が設けられる。そし
て、感度可変機能を付加するために、特に制限されない
が、ホトダイオードの左側には信号掃き出し経路が設け
られる。ＣＣＤ形固体撮像素子では、ホトダイオードの
信号電荷は、一斉に対応する垂直ＣＣＤに読み出され
る。この信号電荷が垂直ＣＣＤによって、１水平画素分
の信号がパラレルに水平ＣＣＤ（同図ではＨＣＣＤと略
す）に伝えられる。そして、この水平ＣＣＤを通して１
Ｈ分の信号電荷がアンプＡＭＰを通して電圧信号に変換
されてシリアルに出力される。このような信号読み出し
を行っている任意のタイミングで、画素セルの信号電荷
を信号掃き出し経路には掃き出させることによって、蓄
積時間の制御による感度可変が行われる。

【０００９】この実施例では、上記のように二次元配列
されるホトダイオードのうち、同図では最下段に並べら
れたホトダイードは、垂直ＣＣＤには信号電荷が伝えら
れて読み出しが行われるが、信号掃き出し経路が設けら
れない。すなわち、これらのホトダイオードの信号電荷
は、感度可変制御に無関係に常に一定の信号蓄積時間に
よる信号電荷を出力する。なお、この実施例のＣＣＤで
は、最初に読み出される信号が実質的な有効表示画面で
あるテレビ画面範囲の外にある光センサ出力となる。そ
れ故、図１との対応では上下関係が逆になっている。

【００１０】図３には、この発明が適用されるＴＳＬ
（Ｔransversal Ｓignal Ｌine)方式のＭＯＳ形固体撮
像素子の一実施例の要部回路図が示されている。同図の
各回路素子は、公知の半導体集積回路の製造技術によっ
て、特に制限されないが、単結晶シリンコンのような１
個の半導体基板上において形成される。同図の主要なブ
ロックは、実際の半導体集積回路装置における幾何学的
な配置に合わせて描かれている。

【００１１】画素アレイＰＤは、４行、２列分が代表と
して例示的に示されている。但し、図面が複雑化されて
しまうのを防ぐために、上記４行分のうち、２行分の画
素セルに対してのみ回路記号が付加されている。１つの
画素セルは、ホトダイオードＤ１と垂直走査線ＶＬ１に
そのゲートが結合されたスイッチＭＯＳＦＥＴＱ１と、
水平走査線ＨＬ１にそのゲートが結合されたスイッチＭ
ＯＳＦＥＴＱ２の直列回路から構成される。上記ホトダ
イオードＤ１及びスイッチＭＯＳＦＥＴＱ１，Ｑ２から
なる画素セルと同じ行（水平方向）に配置される他の同
様な画素セル（Ｄ２，Ｑ３，Ｑ４）等の出力ノードは、
同図において横方向に延長される水平信号線ＨＳ１に結
合される。他の行についても上記同様な画素セルが同様
に結合される。例示的に示されている水平走査線ＨＬ１
は、同図において縦方向に延長され、同じ列に配置され
る画素セルのスイッチＭＯＳＦＥＴＱ２，Ｑ６等のゲー
トに共通に結合される。他の列に配置される画素セルも
上記同様に対応する水平走査線ＨＬ２等に結合される。

【００１２】この実施例では、固体撮像素子に対して感
度可変機能を付加するため、言い換えるならば、ホトダ
イオードに対する実質的な蓄積時間を可変にするため、
上記画素アレイを構成する水平信号線ＨＳ１ないしＨＳ
４等の両端に、それぞれスイッチＭＯＳＦＥＴＱ８、Ｑ
９及びＱ２６、Ｑ２８が設けられる。右端側に配置され
る上記スイッチＭＯＳＦＥＴＱ８、Ｑ９は、上記水平信
号線ＨＳ１，ＨＳ２をそれぞれ縦方向に延長される出力
線ＶＳに結合させる。この出力線ＶＳは、端子Ｓに結合
され、この端子Ｓを介して外部に設けられるプリアンプ
の入力に読み出し信号が伝えられる。また、左端側に配
置される上記スイッチＭＯＳＦＥＴＱ２６、Ｑ２８は、
上記水平信号線ＨＳ１，ＨＳ２をそれぞれ縦方向に延長
されるダミー（リセット）出力線ＤＶＳに結合させる。
この出力線ＤＶＳは、特に制限されないが、端子ＲＶに
結合される。これによって必要なら上記ダミー出力線Ｄ
ＶＳの信号を外部端子ＲＶから送出できるようにしてい
る。

【００１３】この実施例では、特に制限されないが、上
記各行の水平信号線ＨＳ１ないしＨＳ４には、端子ＲＰ
から水平帰線期間において供給されるリセット信号によ
ってオン状態にされるスイッチＭＯＳＦＥＴＱ２７、Ｑ
２９等が設けられる。これらのＭＯＳＦＥＴＱ２７、Ｑ
２９等のオン状態によって、外部端子ＲＶから上記ダミ
ー出力線ＤＶＳを介して一定のバイアス電圧（図示せ
ず）が各水平信号線ＨＳ１ないしＨＳ４に与えられる。
上記のようなリセット用ＭＯＳＦＥＴＱ２７、Ｑ２９等
が設けられる理由は、次の通りである。上記水平信号線
ＨＳ１ないしＨＳ４に結合されるスイッチＭＯＳＦＥＴ
のドレイン等の半導体領域も感光性を持つことがあり、
このような寄生ホトダイオードにより形成される偽信号
（スメア，ブルーミング）が、非選択時にフローティン
グ状態にされる水平信号線に蓄積される。そこでこの実
施例では、上述のように水平帰線期間を利用して、全て
の水平信号線ＨＳ１ないしＨＳ４を上記所定のバイアス
電圧にリセットするものである。これにより、選択され
る水平信号線に関しては、常に上記偽信号をリセットし
た状態から画素信号を取り出すものであるため、出力さ
れる画像信号に含まれる偽信号を大幅に低減できる。上
記水平走査線ＨＬ１ないしＨＬ２等には、水平シフトレ
ジスタＨＳＲにより形成された水平走査信号が供給され
る。

【００１４】上記画素アレイＰＤにおける垂直選択動作
（水平走査動作）を行う走査回路は、次の各回路により
構成される。上記画素アレイＰＤの水平信号線ＨＳ１な
いしＨＳ４等の両端に、一対のスイッチＭＯＳＦＥＴＱ
８、Ｑ９等及びスイッチＭＯＳＦＥＴＱ２６、Ｑ２８等
が設けられることに対応して一対の走査回路が設けられ
る。

【００１５】この実施例では、産業用途にも適用可能と
するため、インタレースモードの他に選択的な２行同時
走査、ノンインタレースモードでの走査を可能にしてい
る。画素アレイＰＤの右側には、次のような走査回路が
設けられる。垂直シフトレジスタＶＳＲは、読み出し用
に用いられる出力信号ＳＶ１，ＳＶ２等を形成する。こ
れらの出力信号ＳＶ１，ＳＶ２等は、インタレースゲー
ト回路ＩＴＧ及び駆動回路ＶＤを介して上記垂直走査線
ＶＬ１ないしＶＬ４及びスイッチＭＯＳＦＥＴＱ８，Ｑ
９等のゲートに供給される。

【００１６】上記インタレースゲート回路ＩＴＧは、イ
ンタレースモードでの垂直選択動作（水平走査動作）を
行うため、第１（奇数）フィールドでは、垂直走査線Ｖ
Ｌ１ないしＶＬ４には、隣接する垂直走査線ＶＬ１、Ｖ
Ｌ２とＶＬ３の組み合わせで同時選択される。すなわ
ち、奇数フィールド信号ＦＡによって制御されるスイッ
チＭＯＳＦＥＴＱ１８により、垂直シフトレジスタＶＳ
Ｒの出力信号ＳＶ１は、水平信号線ＨＳ１を選択する垂
直走査線ＶＬ１に出力される。同様に、信号ＦＡによっ
て制御されるスイッチＭＯＳＦＥＴＱ２０とＱ２２によ
って、垂直シフトレジスタＶＳＲの出力信号ＳＶ２は、
水平信号線ＨＳ２とＨＳ３を同時選択するよう垂直走査
線ＶＬ２とＶＬ３に出力される。以下同様な順序の組み
合わせからなる一対の水平信号線の選択信号が形成され
る。

【００１７】第２（偶数）フィールドでは、垂直走査線
ＶＬ１ないしＶＬ４には、隣接する垂直走査線ＶＬ１と
ＶＬ２及びＶＬ３とＶＬ４の組み合わせで同時選択され
る。すなわち、偶数フィールド信号ＦＢによって制御さ
れるスイッチＭＯＳＦＥＴＱ１９とＱ２１により、垂直
シフトレジスタＶＳＲの出力信号ＳＶ１は、水平信号線
ＨＳ１とＨＳ２を選択する垂直走査線ＶＬ１とＶＬ２に
出力される。同様に、信号ＦＢによって制御されるスイ
ッチＭＯＳＦＥＴＱ２３とＱ２５によって、垂直シフト
レジスタＶＳＲの出力信号ＳＶ２は、水平信号線ＨＳ３
とＨＳ４を同時選択するよう垂直走査線ＶＬ３とＶＬ４
に出力される。以下同様な順序の組み合わせからなる一
対の水平信号線の選択信号が形成される。

【００１８】上記のようなインタレースゲート回路ＩＴ
Ｇと、次の駆動回路ＤＶとによって、以下に説明するよ
うな複数種類の水平走査動作が実現される。上記１つの
垂直走査線ＶＬ１に対応されたインタレースゲート回路
ＩＴＧからの出力信号は、スイッチＭＯＳＦＥＴＱ１４
とＱ１５のゲートに供給される。これらのスイッチＭＯ
ＳＦＥＴＱ１４とＱ１５の共通化されたドレイン電極
は、端子Ｖ３に結合される。上記スイッチＭＯＳＦＥＴ
Ｑ１４は、端子Ｖ３から供給される信号を上記垂直走査
線ＶＬ１に供給する。また、スイッチＭＯＳＦＥＴＱ１
５は、上記端子Ｖ３から供給される信号を水平信号線Ｈ
Ｓ１を出力線ＶＳに結合させるスイッチＭＯＳＦＥＴＱ
８のゲートに供給される。また、出力信号のハイレベル
がスイッチＭＯＳＦＥＴＱ１４、Ｑ１５によるしきい値
電圧分だけ低下してしまうのを防止するため、特に制限
されないが、ＭＯＳＦＥＴＱ１４のゲートと、ＭＯＳＦ
ＥＴＱ１５の出力側（ソース側）との間にキャパシタＣ
１が設けられる。これによって、インタレースゲート回
路ＩＴＧからの出力信号がハイレベルにされるとき、端
子Ｖ３の電位をロウレベルにしておいてキャパシタＣ１
にプリチャージを行う。この後、端子Ｖ３の電位をハイ
レベルにすると、キャパシタＣ１によるブートストラッ
プ作用によって上記ＭＯＳＦＥＴＱ１４及びＱ１５のゲ
ート電圧を昇圧させることができる。

【００１９】上記垂直走査線ＶＬ１に隣接する垂直走査
線ＶＬ２に対応されたインタレースゲート回路ＩＴＧか
らの出力信号は、スイッチＭＯＳＦＥＴＱ１６とＱ１７
のゲートに供給される。これらのスイッチＭＯＳＦＥＴ
Ｑ１６とＱ１７の共通化されたドレイン電極は、端子Ｖ
４に結合される。上記スイッチＭＯＳＦＥＴＱ１６は、
端子Ｖ４から供給される信号を上記垂直走査線ＶＬ２に
供給する。スイッチＭＯＳＦＥＴＱ１７は、上記端子Ｖ
４から供給される信号を水平信号線ＨＳ２を出力線ＶＳ
に結合させるスイッチＭＯＳＦＥＴＱ９のゲートに供給
される。出力信号のハイレベルがスイッチＭＯＳＦＥＴ
Ｑ１６、Ｑ１７によるしきい値電圧分だけ低下してしま
うのを防止するため、特に制限されないが、ＭＯＳＦＥ
ＴＱ１６のゲートとＭＯＳＦＥＴＱ１７の出力側（ソー
ス側）との間にキャパシタＣ２が設けられる。これによ
って、上記同様なタイミングで端子Ｖ４の電位を変化さ
せることによりキャパシタＣ２によるブートストラップ
作用によって上記ＭＯＳＦＥＴＱ１６及びＱ１６のゲー
ト電圧を昇圧させることができる。

【００２０】上記端子Ｖ３は、奇数番目の垂直走査線
（水平信号線）に対応した駆動用のスイッチＭＯＳＦＥ
Ｔに対して共通に設けられ、端子Ｖ４は偶数番目の垂直
走査線（水平信号線）に対して共通に設けられる。以上
のことから理解されるように、端子Ｖ３とＶ４に択一的
にタイミング信号を供給すること及び上記インタレース
ゲート回路ＩＴＧによる２行同時選択動作との組み合わ
せによって、インタレースモードによる読み出し動作が
可能になる。例えば、端子ＦＡがハイレベルにされる奇
数フィールドのとき、端子Ｖ４をロウレベルにしておい
て、端子Ｖ３に上記垂直シフトレジスタＶＳＲの動作と
同期したタイミング信号を供給することによって、垂直
走査線（水平信号線）をＶＬ１（ＨＳ１）、ＶＬ３（Ｈ
Ｓ３）の順に選択することができる。また、端子ＦＢが
ハイレベルにされる偶数フィールドのとき、端子Ｖ３を
ロウレベルにしておいて、端子Ｖ４に上記垂直シフトレ
ジスタＶＳＲの動作と同期したタイミング信号を供給す
ることによって、垂直走査線（水平信号線）をＶＬ２
（ＨＳ２）、ＶＬ４（ＨＳ４）の順に選択することがで
きる。

【００２１】上記端子Ｖ３とＶ４を同時に上記同様にハ
イレベルにすれば、上記インタレースゲート回路ＩＴＧ
からの出力信号に応じて、２行同時走査を行うことがで
きる。この場合、上記のように２つのフィールド信号Ｆ
ＡとＦＢによる２つの画面毎に出力される２つの行の組
み合わせが１行分上下にシフトされることにより、空間
的重心の上下シフト、言い換えるならば、等価的なイン
タレースモードが実現される。

【００２２】例えば端子ＦＢのみをハイレベルにして、
１つの垂直走査タイミングで水平シフトレジスタＨＳＲ
を２回動作させて、それに同期して端子Ｖ３とＶ４をハ
イレベルにさせることによって、ＶＬ１，ＶＬ２，ＶＬ
３，ＶＬ４の順のようにノンインタレースモードでの選
択動作を実現できる。この場合、より高画質とするため
に、水平シフトレジスタＨＳＲ及び垂直シフトレジスタ
ＶＳＲに供給されるクロックが２倍の周波数にされるこ
とが望ましい。すなわち、端子Ｈ１とＨ２及び端子Ｖ１
とＶ２から水平シフトレジスタＨＳＲ及び垂直シフトレ
ジスタＶＳＲに供給されるクロック信号の周波数を２倍
の高い周波数にすることによって、１秒間に６０枚の画
像をノンインタレース方式により読み出すことができ
る。なお、端子ＨＩＮ及びＶＩＮは、上記シフトレジス
タＨＳＲ，ＶＳＲによってそれぞれシフトされる入力信
号を供給する端子であり、入力信号が供給された時点か
らシフト動作が開始される。このため、上記インタレー
スゲート回路ＩＴＧ及び入力端子Ｖ３，Ｖ４に供給され
る入力信号の組み合わせによって、上記２行同時読み出
し、インタレース走査、ノンインタレース走査等を行う
場合には、出力信号の垂直方向の上下関係が逆転せぬよ
う、上記シフトレジスタＶＳＲの入力信号の供給の際
に、タイミング的な配慮が必要である。

【００２３】上記各垂直走査線ＶＬ１及びそれに対応し
たスイッチＭＯＳＦＥＴＱ８のゲートと回路の接地電位
点との間には、リセット用ＭＯＳＦＥＴＱ１０とＱ１１
が設けられる。これらのリセット用ＭＯＳＦＥＴＱ１０
とＱ１１は、他の垂直走査線及びスイッチＭＯＳＦＥＴ
に対応して設けられるリセット用ＭＯＳＦＥＴと共通に
端子Ｖ２から供給される信号を受けて、上記選択状態の
垂直走査線及びスイッチＭＯＳＦＥＴのゲート電位を高
速にロウレベルに引き抜くものである。

【００２４】この実施例では、前述のように感度可変機
能を付加するために、感度制御用の垂直シフトレジスタ
ＶＳＲＥ、インタレースゲート回路ＩＴＧＥ及び駆動回
路ＤＶＥが設けられる。これらの各回路は、上記読み出
し用の垂直走査を行う各回路と同様な構成にされるもの
であり、同図では各回路を１つのブラックボックスによ
り表している。これらの感度制御用の各回路は、特に制
限されないが、上記画素アレイＰＤに対して、左側に配
置される。端子Ｖ１ＥないしＶ４Ｅ及びＶＩＮＥ並びに
ＦＡＥ，ＡＢＥからそれぞれ上記読よ出し用の垂直走査
回路と同様なタイミング信号が供給される。この場合、
上記読み出し用の垂直シフトレジスタＶＳＲと上記感度
可変用の垂直シフトレジスタＶＳＲＥとを同期したタイ
ミングでのシフト動作を行わせるため、特に制限されな
いが、端子Ｖ１ＥとＶ１及びＶ２ＥとＶ２には、同じク
ロック信号が供給される。したがって、上記端子Ｖ１Ｅ
とＶ１及びＶ２ＥとＶ２とは、内部回路により共通化す
るものであってもよい。上記のように独自の端子Ｖ１Ｅ
及びＶ２Ｅを設けた理由は、この固体撮像装置を手動絞
りや従来の機械的絞り機能を持つテレビジョンカメラに
適用可能にするためのものである。このように感度可変
動作を行わない場合、上記端子Ｖ１Ｅ及びＶ２Ｅを回路
の接地電位のようなロウレベルにすること等によって、
上記垂直シフトレジスタＶＳＲＥの無駄な消費電力の発
生をおされるよう配慮されている。

【００２５】次に、上記の実施例の固体撮像素子におけ
る感度制御動作を説明する。説明を簡単にするために、
上記ノンインタレースモードによる垂直走査動作を例に
して、以下に説明する。例えば、感度制御用の垂直シフ
トレジスタＶＳＲＥ、インタレースゲート回路ＩＴＧＥ
及び駆動回路ＤＶＥによって、読み出し用の垂直シフト
レジスタＶＳＲ、インタレースゲート回路ＩＴＧ及び駆
動回路ＤＶによる第１行目（垂直走査線ＶＬ１、水平信
号線ＨＳ１）の読み出しに並行して、第４行目（垂直走
査線ＶＬ４、水平信号線ＨＳ４）の選択動作を行わせ
る。これによって、水平シフトレジスタＨＳＲにより形
成される水平走査線ＨＬ１，ＨＬ２等の選択動作に同期
して、出力信号線ＶＳには第１行目におけるホトダイオ
ードＤ１、Ｄ２等に蓄積された光信号が時系列的に読み
出される。この読み出し動作は、端子Ｓから負荷抵抗を
介した上記光信号に対応した電流の供給によって行わ
れ、読み出し動作と同時にプリチャージ（リセット）動
作が行われる。

【００２６】同様な動作が、第４行目におけるホトダイ
オードにおいても行われる。この場合、上記のような感
度可変用の垂直走査回路（ＶＳＲＥ，ＩＴＧＥ、ＤＶ
Ｅ）によって、第４行目の読み出し動作は、ダミー出力
線ＤＶＳに対して行われる。感度制御動作のみを行う場
合、端子ＲＶには端子Ｓと同じバイアス電圧が与えられ
ている。これによって、第４行目の各画素セルに既に蓄
積された光信号の掃き出し、言い換えるならば、リセッ
ト動作が行われる。したがって、上記垂直走査動作によ
って、読み出し用の垂直シフトレジスタＶＳＲ、インタ
レースゲート回路ＩＴＧ及び駆動回路ＤＶによる第４行
目（垂直走査線ＶＬ４、水平信号線ＨＳ４）の読み出し
動作は、上記第１行ないし第３行の読み出し動作の後に
行われるから、第４行目に配置される画素セルのホトダ
イオードの蓄積時間は、３行分の画素セルの読み出し時
間となる。

【００２７】上記に代えて、感度制御用の垂直シフトレ
ジスタＶＳＲＥ、インタレースゲート回路ＩＴＧＥ及び
駆動回路ＤＶＥによって、読み出し用の垂直シフトレジ
スタＶＳＲ、インタレースゲート回路ＩＴＧ及び駆動回
路ＤＶによる第１行目（垂直走査線ＶＬ１、水平信号線
ＨＳ１）の読み出しに並行して、第２行目（垂直走査線
ＶＬ２、水平信号線ＨＳ２）の選択動作を行わせる。こ
れによって、水平シフトレジスタＨＳＲにより形成され
る水平走査線ＨＬ１，ＨＬ２等の選択動作に同期して、
出力信号線ＶＳには第１行目におけるホトダイオードＤ
１、Ｄ２等に蓄積された光信号が時系列的に読み出され
る。この読み出し動作は、端子Ｓから負荷抵抗を介した
上記光信号に対応した電流の供給によって行われ、読み
出し動作と同時にプリチャージ（リセット）動作が行わ
れる。同様な動作が、第２行目におけるホトダイオード
Ｄ３、Ｄ４等においても行われる。これによって、上記
第１行目の読み出し動作と並行して第２行目の各画素セ
ルに既に蓄積された光信号の掃き出し動作が行われる。

【００２８】したがって、上記垂直走査動作によって、
読み出し用の垂直シフトレジスタＶＳＲ、インタレース
ゲート回路ＩＴＧ及び駆動回路ＤＶによる第２行目（垂
直走査線ＶＬ２、水平信号線ＨＳ２）の読み出し動作
は、上記第１行の読み出し動作の後に行われるから、第
２行目に配置される画素セルのホトダイオードの蓄積時
間は、１行分の画素セルの読み出し時間となる。これに
よって、上記の場合に比べて、ホトダイオードの実質的
な蓄積時間を１／３に減少させること、言い換えるなら
ば、感度を１／３に低くできる。

【００２９】このことを一般的に説明するならば、感度
制御用の走査回路がｍ番目の垂直走査線ＶＬｍの選択動
作を行うとき、読み出し用の走査回路がｎ番目の垂直走
査線ＶＬｎを行うときには、Ｘ（ｍ−ｎ）Ｈの時間差が
ある。ここで、Ｈは水平走査時間である。したがって、
先行する垂直走査動作によって垂直走査線ＶＬｍが走査
されるときその垂直走査線ＶＬｍの画素セルがリセット
されるから、そのリセット動作から上記読み出し用の走
査回路により垂直走査線ＶＬｍが再び選択されるまでの
時間（ＸＨ）が、ホトダイオードに対する蓄積時間とさ
れる。

【００３０】同図では、省略されいいるが、前記のよう
な実質的な有効表示画面から外れたホトダイオードに対
して、感度制御用の走査回路によっては走査が行われ
ず、ダミー出力線ＤＶＳに接続され、信号ＰＲによって
スイッチ制御されるスイッチＭＯＳＦＥＴ等が省略され
る。

【００３１】図４には、この発明に係る固体撮像素子を
用いたビデオ用カメラの一実施例の概略ブロック図が示
されている。固体撮像素子は、駆動回路により形成され
たタイミング信号により走査動作や感度可変動作が行わ
れる。固体撮像素子からの出力信号ＶＯは、信号処理回
路に伝えられ、ここでビデオ用信号ＶＤにされる。特に
制限されないが、信号処理回路によって増幅された出力
信号ＶＯに対応した信号ＶＯ’はフリッカ検出回路に入
力される。フリッカ検出回路は、駆動回路により出力さ
れたゲートパルスＧＰにより、固体撮像素子からの出力
信号ＶＯ’の中から上記電子シャッタ非動作範囲に対応
したホトダイオードの出力信号を抜き出して、その信号
レベルの変化を検出する。この信号レベルの変化の周期
により、駆動回路を制御して固体撮像素子の感度制御を
行って、言い換えるならば、電子シャッタースピードを
制御してフリッカの発生を防止する。例えば、５０Ｈｚ
の蛍光灯での撮影のときには、シャッタースピードを１
／１００秒に設定すればよい。

【００３２】上記の実施例から得られる作用効果は、下
記の通りである。 （１） 撮像素子有効画素範囲における二次元配列され
た複数個の画素セルの信号を時系列的に出力させるとと
もに、上記信号出力機能における走査動作とは時間的に
独立に上記撮像素子有効画素範囲より小さな範囲にされ
た実質的な有効表示画面の画素セルの信号電荷を掃き出
させるようにして有効表示画面の外に信号掃き出しが行
われない画素セルを設けてることによって、感度可変機
能を持たせつつ、固体撮像素子の内部に光センサを構成
することができるという効果が得られる。 （２） 上記（１）により、外部に光センサを設ける必
要がないからビデオ用カメラの小型軽量化を図りつつ、
デザインの自由度を大きくすることができるという効果
が得られる。

【００３３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、フ
リッカ検出とそれにより固体撮像素子の電子シャッター
スピードを設定する回路は、種々の実施形態を採ること
ができるものである。上記固体撮像素子の出力信号ＶＯ
に含まれる入射光量に対応した信号は上記のようなフリ
ッカ検出を行うもの他、入射光量そののものを検出する
信号として広く利用できる。

【００３４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、撮像素子有効画素範囲にお
ける二次元配列された複数個の画素セルの信号を時系列
的に出力させるとともに、上記信号出力機能における走
査動作とは時間的に独立に上記撮像素子有効画素範囲よ
り小さな範囲にされた実質的な有効表示画面の画素セル
の信号電荷を掃き出させるようにして有効表示画面の外
に信号掃き出しが行われない画素セルを設けてることに
よって、感度可変機能を持たせつつ、固体撮像素子の内
部に光センサを構成することができる。

【図面の簡単な説明】

【図１】この発明に係る固体撮像素子の一実施例を示す
撮像画面の構成図である。

【図２】この発明に係るＣＣＤ形固体撮像素子の一実施
例を示すブロック図である。

【図３】この発明が適用されるＭＯＳ形固体撮像素子の
一実施例を示す要図回路図である。

【図４】この発明に係る固体撮像素子を用いたビデオ用
カメラの一実施例を示す概略ブロック図である。

【符号の説明】

ＶＣＣＤ…垂直ＣＣＤ、ＨＣＣＤ…水平ＣＣＤ、ＡＭＰ
…アンプ、ＰＤ…画素アレイ、ＶＳＲ…読み出し用垂直
シフトレジスタ、ＩＴＧ…読み出し用インタレースゲー
ト回路、ＤＶ…読み出し用駆動回路、ＶＳＲＥ…感度設
定用垂直シフトレジスタ、ＩＴＧＥ…感度設定用インタ
レースゲート回路、ＤＶＥ…感度設定用駆動回路、ＨＳ
Ｒ…水平シフトレジスタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 撮像素子有効画素範囲における二次元配
   列された複数個の画素セルの信号を時系列的に出力させ
   る信号出力機能と、上記信号出力機能における走査動作
   とは時間的に独立に上記撮像素子有効画素範囲より小さ
   な範囲にされた実質的な有効表示画面の画素セルの信号
   電荷を掃き出させる機能とを持つことを特徴とする固体
   撮像素子。
2. 【請求項２】 上記信号電荷を掃き出させる機能は、感
   度可変を行うために用いられ、上記信号出力機能により
   出力された信号のうち、信号掃き出しが行わない画素セ
   ルからの信号は光源のフリッカ検出のために用いられる
   ものであることを特徴とする請求項１の固体撮像素子。