JPH057631Y2 - - Google Patents

Info

Publication number
JPH057631Y2
JPH057631Y2 JP1986140305U JP14030586U JPH057631Y2 JP H057631 Y2 JPH057631 Y2 JP H057631Y2 JP 1986140305 U JP1986140305 U JP 1986140305U JP 14030586 U JP14030586 U JP 14030586U JP H057631 Y2 JPH057631 Y2 JP H057631Y2
Authority
JP
Japan
Prior art keywords
switch
flip
circuit
microprocessor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986140305U
Other languages
English (en)
Other versions
JPS6348231U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986140305U priority Critical patent/JPH057631Y2/ja
Publication of JPS6348231U publication Critical patent/JPS6348231U/ja
Application granted granted Critical
Publication of JPH057631Y2 publication Critical patent/JPH057631Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、携帯用測定器等、マイクロプロセツ
サを内蔵した計算機装置における自動保護回路に
関する。
〈従来の技術〉 スイツチを介しバツテリー電源より測定回路に
電力が供給され、前記スイツチは装置表面のキー
ボードスイツチによつてオン・オフ制御され、前
記測定回路から与えられた測定データはマイクロ
プロセツサ及びメモリを用いて演算を施され、演
算結果が出力・表示される計算機装置において、
前記プロセツサが暴走したとき、クリア・キーを
押させ、前記プロセツサをリセツトさせていた。
しかしながら、携帯測定器のような小型の装置の
場合、キーボードのスペースは限られており、新
たにキーを設けることは難しかつた。
〈考案が解決しようとする問題点〉 本考案の解決しようとする技術的課題は、前記
キーボードにおいて特別なキーを増設することな
く、前記プロセツサの暴走をリセツトできるよう
にすることにある。
〈問題点を解決するための手段〉 スイツチ3を介しバツテリー電源2より測定回
路1に電力が供給され、スイツチ3は装置表面の
キーボードスイツチ6によつてオン・オフ制御さ
れ、測定回路1から与えられた測定データに対
し、バツテリー電源2に常時接続されたマイクロ
プロセツサ4及びメモリ5を用いて演算を施し、
演算結果が出力・表示される計算機装置におい
て、 a キーボードスイツチ6が押されたとき、一方
の安定状態でスイツチ3をオンとするコントロ
ール信号を、他方の安定状態でスイツチ3をオ
フとするコントロール信号を発生するフリツ
プ・フロツプ回路と、 b 前記フリツプ・フロツプ回路の出力がスイツ
チ3をオンにさせる出力状態のときにキーボー
ドスイツチ6が押されてこのフリツプ・フロツ
プ回路の出力が反転したとき、前記フリツプフ
ロツプが反転後一定時間Td経過後にマイクロ
プロセツサ4をリセツトするリセツト信号を発
生し、前記フリツプ・フロツプの出力がスイツ
チ3をオフにさせる出力状態のときにキーボー
ドスイツチ6が押されたとき、直ちにマイクロ
プロセツサ4をリセツトするリセツト信号を発
生する手段と、 c キーボードスイツチ6が押されたとき、マイ
クロプロセツサ4に割込信号を与える手段とを
具備し、 スイツチ3がオンで測定状態においてプロセツ
サ4が暴走したとき、キーボードスイツチ6を押
して、前記フリツプフロツプ回路の出力を反転さ
せスイツチ3をオフとし、測定回路1への電源の
供給を止め、前記割込信号がマイクロプロセツサ
4に与えられると、マイクロプロセツサ4が前記
フリツプフロツプ回路の出力状態を確認し、一定
時間Td迄に、メモリ5を退避させ、前記リセツ
ト信号が与えられた後、休止状態に入るように
し、 スイツチ3がオフで非測定状態においてプロセ
ツサ4が暴走したとき、キーボードスイツチ6を
押して、直ちにマイクロプロセツサ4にリセツト
信号を与え、リセツト信号が与えられると、マイ
クロプロセツサ4は測定回路1へ電源の供給が止
まつていることを確認し、前記フリツプフロツプ
回路の出力を反転させ、スイツチ3をオンにする
ようにした。
〈作用〉 前記の技術手段は次のように作用する。即ち、
前記計算機装置では、前記測定回路への電源の供
給をオン・オフするスイツチが設けられ、このス
イツチをコントロールするためのキーが前記キー
ボードに設けられている。本考案では、このキー
を前記プロセツサが暴走したときリセツトするた
めのキーに兼用する。
この場合、前記スイツチがオン状態か、オフ状
態かによつて、リセツト操作の仕方が異なる。オ
フ状態では、前記キーを押して直ちにリセツト信
号を発生させ、これにより前記プロセツサをリセ
ツトする。これに対し、オン状態で前記キーが押
された場合、キー操作後、一定時間経過後に前記
プロセツサにリセツトを掛けるようにし、この間
に前記メモリを退避させる。
〈実施例〉 以下図面に従い本考案の実施例を説明する。第
1図は本考案の実施例装置の概略構成を示すブロ
ツク線図である。図中、1は測定回路で、スイツ
チ3を介しバツテリー電源2から電力の供給を受
けている。4は1チツプのマイクロプロセツサ
で、バスBUSを介し測定回路1及びメモリ5と
接続されている。6はスイツチ3をオン・オフ・
コントロールするためのキーボード・スイツチで
ある。7はキーボード・スイツチ6の動作、並び
に電源2の交換動作に関連して識別信号DS、及
びリセツト信号RSを発生する自動保護回路であ
る。
第2図は自動保護回路7の回路図である。図
中、第1図における要素と同じ要素には同一符号
が付されている。キーボード・スイツチ6の一方
の接点は抵抗R1を介し、バツテリー電源2に正
側に接続され、他方の接点は遅れ回路T1を介し
電源2の負側に接続されている。抵抗R1とスイ
ツチ6との接続点の電圧はインバータIn1に与え
られ、インバータIn1の出力はフリツプ・フロツ
プFF1のクリア端子CLに与えられている。フリ
ツプ・フロツプFF1のQ端子出力はスイツチ3の
駆動信号として用いられる一方、識別信号として
マイクロプロセツサ4の第1のポートP1、イン
バータIn2及び遅れ回路T2に与えられている。イ
ンバータIn2の出力は遅れ回路T3を経てノア回路
G1の一方の入力に加えられている。ノア回路G1
の他方の入力には遅れ回路T2を経てフリツプ・
フロツプFF1のQ端子出力が加えられている。
G2は、一方の入力にインバータIn3を経てイン
バータIn1の出力が加えられ、他方の入力に遅れ
回路T2の出力が加えられたノア回路、G3はノア
回路G1とノア回路G2の出力が加えられたノア回
路、G4は、一方の入力にインバータIn4を経てノ
ア回路G3の出力が加えられたノア回路である。
ノア回路G4の出力はインバータIn5を経てマイク
ロプロセツサ4のリセツト端子RESETに与えら
れている。
G5は一方の入力が電源2の正側に直接接続さ
れ、他方の入力が遅れ回路T4を介し電源2の正
側に接続されたヒステリシスゲート、G6は一方
の入力が電源2の正側に接続され、他方の入力が
遅れ回路T5を介し電源2の正側に接続されたヒ
ステリシスゲートである。
G7はヒステリシスゲートG5,G6の出力が加え
られてイクスクルーシブ・オア・ゲートで、この
出力はノア回路G4の他方の入力に加えられる一
方、フリツプ・フロツプFF1のプリセツト端子
PRに与えられている。
キーボード・スイツチ6に接続された遅れ回路
T1の出力は縦続接続されたインバータIn6,In7
経てマイクロプロセツサ4の割込端子INT並び
に第2のポートP2に与えられ、またマイクロプ
ロセツサ4の第3のポートP3からフリツプ・フ
ロツプFF1のクロツク端子CPにクロツク・パル
スが与えられている。
このような構成の本考案実施例装置の動作を第
3図乃至第5図のタイミング・チヤートを参照し
ながら説明を行う。第3図は、スイツチ3がオン
で測定状態においてプロセツサが暴走した場合の
波形図で、図A〜Hは第2図中の各点の波形を表
わす。プロセツサが暴走しキーボード・スイツチ
6が押されると、図Aのパルスが発生し、これに
よりフリツプ・フロツプFF1はクリアされ、Q端
子出力はLとなり(図B)、これによりスイツチ
3がオフとされる。
一方、図AのパルスはインバータIn3で反転さ
れ(図F)ノア回路G2に与えられるが、遅れ回
路T2を経て与えられたQ端子出力(図B)がH
なので(図E)、ノア回路G2にゲートが掛かつて
(図G)、リセツト・パルスとならない。
ノア回路G1において、図Bの信号がLとなり、
一定時間Td経過後に図Hに示す信号が発生する。
これに基づき、インバータIn5より図cのリセツ
ト信号が発生し、マイクロプロセツサ4にリセツ
トを掛ける。
この間、キーボード・スイツチ6の動作によ
り、図Dに示す割込信号がマイクロプロセツサ4
に与えられる。この信号が与えられると、ポート
P1の図Bの識別信号の状態を見に行き、電源が
オンからオフになることを知り、時間td迄にメモ
リを退避させ、前記リセツト信号が与えられた
後、HALT状態に入る。
第4図は、スイツチ3がオフで非測定状態にお
いてプロセツサが暴走した場合の波形図で、図A
〜D,M,E〜Gは第2図中の各点の波形を表わ
す。プロセツサが暴走しキーボード・スイツチ6
が押されると、フリツプ・フロツプFF1はクリア
された状態であり、図Aのパルスが与えられて
も、Q端子出力はLのままとなつている(図B)。
この結果、ノア回路G2では、図Fに示す図Aの
パルスを反転したパルスが与えられると直ちに図
Gのパルスを発生し、これに基づき、インバータ
In5より図Cのリセツト信号が発生し、マイクロ
プロセツサ4にリセツトを掛ける。
マイクロプロセツサ4では、パワーフラツグの
状態を見て、フリツプ・フロツプFF1のクロツク
端子CPに図Mのクロツク・パルスを与えてQ端
子出力をHレベルにし(図B)、スイツチ3をオ
ンとする。なお、パワーフラツグとは、電源が入
つたとき、電圧レベルの上昇によつて立つフラツ
グで、電源が入つている状態か否かを表す信号と
して使用します。
なお、この実施例装置では、バツテリー電源を
交換する際、ユーザーにリセツト・キーを押させ
ることなく、自動でメモリを初期値にリセツトで
きる機能を持つている。この機能を第5図に従い
説明する。図I,J,K,L,C,Bは第2図中
の各点の波形を表わす。点Iはバツテリー2との
接続部分で、バツテリー2が新しいもの交換され
ると、図Iに示すように電圧が上昇する。これに
より、ゲートG5及びゲートG6の出力には図J及
び図Kに示す信号が発生し、ゲートG7より図L
の信号がノア回路G4に与えられ、インバータIn5
を経て図Cのリセツト信号が発生し、マイクロプ
ロセツサ4をリセツトする。
これに基づきマイクロプロセツサ4では、ポー
トP1の図Bの信号の状態を見に行き、Hレベル
であればバツテリー交換であることを知り(電源
をオンからオフ、オフからオンにする場合は、い
ずれも図Bの信号はLである)、メモリの内容を
初期値にセツトする。
〈考案の効果〉 本考案によれば、前記キーボードにおいて特別
なキーを増設することなく、既存の電源オン・オ
フ用のキーを使つて前記プロセツサの暴走をリセ
ツト出来る。
【図面の簡単な説明】
第1図は本考案の実施例装置の概略構成を示す
ブロツク線図、第2図は本考案実施例装置の回路
図、第3図乃至第5図は本考案実施例装置の動作
説明図である。 1……測定回路、2……バツテリー電源、3…
…スイツチ、4……マイクロプロセツサ、5……
メモリ、6……キーボード・スイツチ、7……自
動保護回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 スイツチ3を介しバツテリー電源2より測定回
    路1に電力が供給され、スイツチ3は装置表面の
    キーボードスイツチ6によつてオン・オフ制御さ
    れ、測定回路1から与えられた測定データに対
    し、バツテリー電源2に常時接続されたマイクロ
    プロセツサ4及びメモリ5を用いて演算を施し、
    演算結果が出力・表示される計算機装置におい
    て、 a キーボードスイツチ6が押されたとき、一方
    の安定状態でスイツチ3をオンとするコントロ
    ール信号を、他方の安定状態でスイツチ3をオ
    フとするコントロール信号を発生するフリツ
    プ・フロツプ回路と、 b 前記フリツプ・フロツプ回路の出力がスイツ
    チ3をオンにさせる出力状態のときにキーボー
    ドスイツチ6が押されてこのフリツプ・フロツ
    プ回路の出力が反転したとき、前記フリツプフ
    ロツプが反転後一定時間Td経過後にマイクロ
    プロセツサ4をリセツトするリセツト信号を発
    生し、前記フリツプ・フロツプの出力がスイツ
    チ3をオフにさせる出力状態のときにキーボー
    ドスイツチ6が押されたとき、直ちにマイクロ
    プロセツサ4をリセツトするリセツト信号を発
    生する手段と、 c キーボードスイツチ6が押されたとき、マイ
    クロプロセツサ4に割込信号を与える手段とを
    具備し、 スイツチ3がオンで測定状態においてプロセツ
    サ4が暴走したとき、キーボードスイツチ6を押
    して、前記フリツプフロツプ回路の出力を反転さ
    せスイツチ3をオフとし、測定回路1への電源の
    供給を止め、前記割込信号がマイクロプロセツサ
    4に与えられると、マイクロプロセツサ4が前記
    フリツプフロツプ回路の出力状態を確認し、一定
    時間Td迄に、メモリ5を退避させ、前記リセツ
    ト信号が与えられた後、休止状態に入るように
    し、 スイツチ3がオフで非測定状態においてプロセ
    ツサ4が暴走したとき、キーボードスイツチ6を
    押して、直ちにマイクロプロセツサ4にリセツト
    信号を与え、リセツト信号が与えられると、マイ
    クロプロセツサ4は測定回路1へ電源の供給が止
    まつていることを確認し、前記フリツプフロツプ
    回路の出力を反転させ、スイツチ3をオンにする
    ようにしたことを特徴とする計算機装置の自動保
    護回路。
JP1986140305U 1986-09-12 1986-09-12 Expired - Lifetime JPH057631Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986140305U JPH057631Y2 (ja) 1986-09-12 1986-09-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986140305U JPH057631Y2 (ja) 1986-09-12 1986-09-12

Publications (2)

Publication Number Publication Date
JPS6348231U JPS6348231U (ja) 1988-04-01
JPH057631Y2 true JPH057631Y2 (ja) 1993-02-25

Family

ID=31047031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986140305U Expired - Lifetime JPH057631Y2 (ja) 1986-09-12 1986-09-12

Country Status (1)

Country Link
JP (1) JPH057631Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5781631A (en) * 1980-11-10 1982-05-21 Ricoh Co Ltd Power off method for electronic apparatus
JPS5933542U (ja) * 1982-08-20 1984-03-01 ウエスト電気株式会社 リセツト装置

Also Published As

Publication number Publication date
JPS6348231U (ja) 1988-04-01

Similar Documents

Publication Publication Date Title
JPS6095721U (ja) 電子ボリユ−ム回路
JPH057631Y2 (ja)
JPS6025612Y2 (ja) 乱数発生装置
JPS5918515Y2 (ja) 電子機器
JPS5979324A (ja) コンピユ−タの消費電力低減回路
JPS58103049U (ja) 記録装置の自己診断装置
JP2586262B2 (ja) X線制御装置
JPS6117690U (ja) 時計装置
JPS6384671U (ja)
JPS584119Y2 (ja) ゼグメントの点灯状況チエツク装置
JPS59161191U (ja) 電子楽器
JPS6189948U (ja)
JPH0229535Y2 (ja)
JPS5958839U (ja) 電源制御回路
JPS5960501U (ja) 電子スケ−ル
JPS61119791U (ja)
JPS59126341U (ja) 時計付電子式キヤツシユレジスタ
JPS5624641A (en) Electronic equipment
JPS6363782U (ja)
JPS62105533U (ja)
JPS607836U (ja) 低周波治療器
JPS63163617A (ja) キ−操作再現装置
JPS62149241U (ja)
JPS60167456U (ja) 入出力制御装置
JPS6255195U (ja)