JPH0578846B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、定電圧回路に関する。

〔従来の技術〕

一般に定電圧回路は電子回路の基準電圧を得る
のに使用され、安定で精度の良い電圧を出力する
ことが要求される。

第４図は従来の定電圧回路の一例で、Q₁〜Q₁₃
はトランジスタ、R₁〜R₅は抵抗器、ａは基準端
子、ｂは出力端子とする。

トランジスタQ₇，Q₈，Q₉，Q₁₀およびQ₁₁と、
抵抗器R₅で起動回路を構成し、電源電圧Vccが加
わると、トランジスタQ₈，Q₉それぞれのコレク
タより電流が供給される。トランジスタQ₈のコ
レクタ電流はトランジスタQ₅のベースに供給さ
れるので、トランジスタQ₅が動作し、抵抗器R₃
に電流を供給する。したがつて、出力端子電位
Vrefが基準端子電位GNDより上昇する。

出力端子電位Vrefが基準端子電位GNDより上
昇し、トランジスタQ₁，Q₂が動作するまでに達
すると、トランジスタQ₁，Q₂と抵抗器R₁，R₂で
構成される基準電圧回路が動作する。トランジス
タQ₃，Q₄は、基準電圧回路に流す電流を決定す
るための定電流回路であり、トランジスタQ₁₂，
Q₁₃，Q₆は出力端子電位Vrefを一定に保つための
誤差増幅回路である。

第４図は、第３図の要部を示す等価回路で、
Ａ，Ｂは定電流源を示し、これらが供給する電流
には相関関係があり、相関指数をＮとすると、出
力端子電位Vrefは以下のようにして求まる。

各トランジスタのエミツタ接地電流増幅率h_FE
が十分大きくベース電流が無視できるとすると、
抵抗器R₁の両端に発生するトランジスタQ₁，Q₂
のベース・エミツタ間電圧のオフセツトΔV_BEは、 ΔV_BE＝V_BE1−V_BE2 ＝（kT／ｑ）ln｛（１／Ｎ）（IQ2／IQ1）｝ …(1) なお、 V_BE1，V_BE2はトランジスタQ₁，Q₂のベース・
エミツタ間電圧、 ｋはボルツマン定数、 Ｔは絶対温度、 ｑは電荷量、 I_Q2／I_Q1はトランジスタQ₁，Q₂の素子特性の相
異によるオフセツト電流とする。

また、抵抗器R₁，R₂に流れる電流I_R1，I_R2は、 I_R1＝I₁＝ΔV_BE／R₁ …(2) I_R2＝I₁＋I₁×Ｎ ＝I₁（１＋Ｎ）＝ΔV_BE／R₁（１＋Ｎ） …(3) したがつて、出力端子電位Vrefは Vref＝V_BE1＋I_R2×R₂ ＝V_BE1＋R₁／R₁（１＋Ｎ）×ΔV_BE …(4) 一方、出力端子電位Vrefの精度を決める要素
は(4)式より、V_BE1の絶対精度、R₂／R₁の相対精度、 定電流源Ａ，Ｂの相関係数Ｎの絶対精度および
ΔV_BEの相対精度であるが、R₂／R₁の相対精度に注目 し、出力端子電位Vrefの精度を考える場合、(4)
式をR₂／R₁で微分し ∂Vref／∂R₂／R₁＝（１＋Ｎ）×ΔV_BE…(5) となる。ここで、定電圧回路が正常動作するため
のＮの条件は Ｎ＞０ …(6) である。

〔発明が解決しようとする問題点〕

上述した従来の定電圧回路は、出力端子電位
Vrefの設定精度をR₂／R₁の相対精度について考えた 場合、(5)式から明らかのように、定電流源Ａ，Ｂ
の相関指数Ｎにより、悪くなるという欠点があ
る。

〔問題点を解決するための手段〕

本発明の定電圧回路は、一導電型の第１のトラ
ンジスタ及び第２のトランジスタのコレクタに
各々定電流源が接続され、該第１のトランジスタ
のベースと該第２のトランジスタのベースを共通
接続してバイアスを与え、該第１のトランジスタ
のエミツタには第二導電型の第３のトランジスタ
のエミツタを接続し、該第３のトランジスタのベ
ースとコレクタは基準端子に接続し、前記第２の
トランジスタのエミツタには第二導電型の第４の
トランジスタのエミツタを接続し、該第４のトラ
ンジスタのコレクタは前記基準端子に接続しかつ
ベースは第１の抵抗器と第２の抵抗器との直列接
続点に接続し、該第１の抵抗器の他端は前記基準
端子に接続し、該第２の抵抗器の他端は一導電型
の第５のトランジスタのエミツタに接続しかつコ
レクタにバイアスを与え、該第５のトランジスタ
のベースを出力端子とすることを特徴とする。

〔実施例〕

次に本発明の実施例につき図面を参照して説明
する。

第１図は本発明の一実施例を示す回路図であ
り、Q₁〜Q₁₆はトランジスタ、R₁〜R₄は抵抗器、
ａは基準端子、ｂは出力端子とする。

トランジスタQ₁₁，Q₁₂，Q₁₄，Q₁₅およびQ₁₆
と、抵抗器R₄で起動回路と構成し、電源電圧Vcc
が加わると、トランジスタQ₁₁，Q₁₂のそれぞれ
のコレクタより電流が供給される。トランジスタ
Q₁₂のコレクタ電流はトランジスタQ₁₃を介して
抵抗器R₃に電流を供給するため、出力端子電位
Vrefが基準端子電位GNDより上昇する。出力端
子電位VrefがトランジスタQ₅を動作させるまで
に基準端子電位GNDより上昇すると、トランジ
スタQ₅ならびにトランジスタQ₁，Q₂，Q₃、およ
びQ₄と、抵抗器R₁，R₂で構成される基準電圧回
路が動作する。トランジスタQ₆，Q₇はこの基準
電圧回路に流す電流を決定するための定電流回路
であり、トランジスタQ₈，Q₉は出力端子の電位
Vrefを一定に保つための誤差増幅回路である。

第２図は第１図に示した定電圧回路の要部を示
す等価回路である。ｃ，ｄには任意の電流が供給
できるバイアス回路が接続されているものとし、
Ａ，Ｂは定電流源を示し、これらが供給する電流
には相関関係があり、その相関指数をＮとする。

各トランジスタのエミツタ接地電流増幅率h_FE
が十分大きくベース電流が無視出来る場合につい
て考える。

抵抗器R₁の両端に発生するトランジスタQ₁，
Q₂，Q₃およびQ₄のベース・エミツタ間電圧のオ
フセツトΔV_BEは(7)式のようである。

Δ_BE＝V_BE1＋V_BE3−（V_BE2＋V_BE4） ＝（kT／ｑ）ln（１／N²）（IQ2／IQ1）（IQ4／
IQ3） …(7) ただし、V_BE1，V_BE2，V_BE3およびV_BE4はトラン
ジスタQ₁，Q₂，，Q₃およびQ₄のベース・エミツ
タ間電圧、I_Q2／I_Q1はトランジスタQ₁，Q₂の素子
特性の相違によるオフセツト電流、I_Q4／I_Q3はト
ランジスタQ₃，Q₄の素子特性の相違によるオフ
セツト電流をそれぞれ示す。

また、抵抗器R₁，R₂に流れる電流I_R1，I_R2は、 I_R1＝I_R2＝ΔV_BE／R₁ …(8) したがつて出力端子電位Vrcf Vref＝V_BE5＋I_R2＋I_R2（R₁、R₂） ＝V_BE5＋（１＋R₂／R₁）×ΔV_BE …(10) として設定できる。

次に、出力端子位Vrefの精度を決める要素は
(10)式より、V_BE5の絶対精度R₂／R₁の相対精度および ΔV_BEの絶対精度があるが、R₂／R₁の相対精度に注目 し、出力端子Vrefの精度を考える場合(10)式をR₂／R₁ で微分すると、 ∂Vref／∂R₂／R₁＝ΔV_BE …(11) となり、出力端子電位VrefのR₂／R₁に対する相対精 度は相関指数Ｎとは無関係であり、V_BE5の絶対精
度に等しいことがわかる。

〔発明の効果〕

以上説明したように、本発明の定電圧回路は、
トランジスタのオフセツト電圧を抵抗器R₁，R₂
の比で持ち上げるような構成としたため、抵抗器
の相対比の精度に対する出力端子電位の精度が上
がるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例、第３図は従来例を
示し、第２図と第４図はそれぞれ第１図と第３図
の要部に対する等価回路を示す。 Q₁〜Q₁₆……トランジスタ、R₁〜R₄……抵抗
器、Ａ，Ｂ……定電流源。

Claims (1)

【特許請求の範囲】
1. １ 一導電型の第１のトランジスタ及び第２のト
   ランジスタのコレクタに各々定電流源が接続さ
   れ、該第１のトランジスタのベースと該第２のト
   ランジスタのベースを共通接続してバイアスを与
   え、該第１のトランジスタのエミツタには第二導
   電型の第３のトランジスタのエミツタを接続し、
   該第３のトランジスタのベースとコレクタは基準
   端子に接続し、前記第２のトランジスタのエミツ
   タには第二導電型の第４のトランジスタのエミツ
   タを接続し、該第４のトランジスタのコレクタは
   前記基準端子に接続しかつベースは第１の抵抗器
   と第２の抵抗器との直列接続点に接続し、該第１
   の抵抗器の他端は前記基準端子に接続し、該第２
   の抵抗器の他端は一導電型の第５のトランジスタ
   のエミツタに接続しかつコレクタにバイアスを与
   え、該第５のトランジスタのベースを出力端子と
   することを特徴とする定電圧回路。