JPH0579148B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はロジツク・アナライザのプローブ、特
に異なつたマイクロプロセツサの多様なピンに対
してアクセス可能なバツフア・プローブに関す
る。

〔従来の技術〕 ロジツク・アナライザの典型的な機能は、マイ
クロプロセツサ・チツプのピンからのアドレス・
バス、データ・バス及び制御ラインを監視し、こ
のプロセツサの制御ライン、アドレス・バス及び
データ・バスのラインの状態を含むマイクロプロ
セツサ動作の一連の経歴をスクリーンに表示する
ことである。しばしばロジツク・アナライザは、
被試験システムのマイクロプロセツサ及びそのソ
ケツト間に挿入されたプローブにより、このマイ
クロプロセツサのアドレス、データ及び制御ライ
ンをアクセスしている。このプローブは典型的に
は、マイクロプロセツサのピン配列に一致する１
組のピンを有し、マイクロプロセツサが設置され
ているマザーボード上の位置に挿入するための交
換プラグと、このマイクロプロセツサを挿入でき
るプローブ・ソケツトとから構成されている。プ
ローブの内部配線により、マイクロプロセツサの
ピンを、適当な交換プラグのピン及びプローブ内
のバツフアに接続する。これらバツフアはマイク
ロプロセツサのピンに現われたデータをロジツ
ク・アナライザのデータ取り込み回路に転送す
る。

典型的には、ロジツク・アナライザのデータ取
り込み回路は、各マイクロプロセツサのトランザ
クシヨンによつて特徴づけられる取り込みデータ
をランダム取り込みメモリに蓄積するが、データ
は、一連のアドレスに順次蓄積される一連のトラ
ンザクシヨンを表わす。マイクロプロセツサのデ
ータ及びアドレス・バスの状態はトランザクシヨ
ン・サイクルの部分のみ有効なので、トランザク
シヨン・アナライザを設けて、マイクロプロセツ
サの選択した制御ラインを監視し、有効トランザ
クシヨンが生じたときを判断し、書込みストロー
ブ信号を取り込みメモリに供給する。取り込みメ
モリはここで取り込みデータを蓄積する。

〔発明が解決しようとする問題点〕

従来技術において、プローブを含むロジツク・
アナライザのほとんどのデータ取り込み部分は、
１つの形式のマイクロプロセツサのみと共用する
ように設計されていた。なぜなら異なるマイクロ
プロセツサには、異なるピン配列、異なる形式の
制御ライン、異なる形式のトランザクシヨン、異
なるタイミングが要求されるからである。それゆ
え個別のプローブ、トランザクシヨン・アナライ
ザ、及び関連のデータ取り込み回路装置は、被試
験マイクロプロセツサの各々の型に特に合わせて
設計され、組立てられねばならない。このことは
多様な異なつたマイクロプロセツサの分析をユー
ザがロジツクアナライザを用いて行なう場合に多
大の費用がかさむ結果となる。必要かつ有用なプ
ローブとは、プログラムの可能なトランザクシヨ
ンアナライザを有するロジツクアナライザと接続
して用いるプローブであり、かつプローブのハー
ドウエアの変更は最小限にとどめ、ロジツクアナ
ライザのデータを取り込み部分は変更することな
く、さまざまに異なつた型のマイクロプロセツサ
からデータを取り込めるリターゲタブル
（retaegetable）なプローブである。

〔本発明の目的〕

そこで本発明の目的は、プローブ全体を完全に
変更することなく、幅広く多様なマイクロプロセ
ツサ等の集積回路の端子に現れる信号を取込むこ
とができ、変換容易で比較的安価な装置を有する
ロヅツク・アナライザに最適なバツフア・プロー
ブを提供することである。

本発明の他の目的は、集積回路の型によらず、
その各端子に現れる信号をロジツク・アナライザ
等のデータ取込み装置に伝達でき、データ取込み
装置自体のハードウエアは変更する必要のないバ
ツフア・プローブを提供することである。

〔問題点を解決するための手段及び作用〕

本発明は、被試験システム上の特定の集積回路
（マイクロプロセツサなど）のピン等の端子に生
じる信号を取込むためのプローブであつて、特に
ロジツク・アナログに使用するプローブとして最
適である。本発明のバツフア・プローブ１６は、
交換プラグ・アセンブリ７０と、バツフア・プロ
ーブ・アセンブリ７２と、接続手段１００とを具
えている。

交換プラグ・アセンブリ７０はバツフア・プロ
ーブ１６の一部を構成し、特に選択されたマイク
ロプロセツサ等の特定の集積回路の端子に現れる
信号を取込むための装置部分を構成している。バ
ツフア・プローブ・アセンブリ７２もバツフア・
プローブ１６の一部を構成し、特に広範囲に亘る
多様な集積回路に適用できる装置部分を構成す
る。接続手段１００には、好適には矩形ピン・コ
ネクタ等を使用し、これによつて交換プラグ・ア
センブリ７０とバツフア・プローブ・アセンブリ
７２を機械的にも電気的にも着脱可能に接続す
る。よつて、その端子に現れる信号を取り込もう
とする特定の集積回路を取り替えた場合には、バ
ツフア・プローブ１６全体を取り替えなくとも、
その特定の集積回路に合わせて用意した交換プラ
グ・アセンブリ７０のを交換すれば良い。このよ
うに交換プラグ・アセンブリを交換するだけでプ
ローブは多様な異なつたマイクロプロセツサに適
応することができ、これによつてユーザは各々の
型のマイクロプロセツサを解析するにあたつて、
それぞれ専用のプローブ全体を購入する必要はな
く、単に交換プラグ・アセンブリを購入すれば良
い。本発明の交換プラグ・アセンブリは、従来の
プローブ全体よりもはるかに安価であるため、製
造工程を変更しなくても済む点と、ユーザが入手
可能になりつつある新しい各マイクロプロセツサ
のための新しいプローブを購入しなくても済む点
とにも節約がおよぶ。

バツフア・プローブ・アセンブリ７２は、試験
ソケツト７８の信号をバツフアする信号バツフア
手段１１４を有し、さらに静電保護回路を具えて
も良い。交換プラグ・アセンブリ７０は、交換プ
ラグ７４及び、この交換プラグ７４と相互接続さ
れ、上述の特定の集積回路を装着するのに適した
試験ソケツト７８を有している。交換プラグ７４
は、特定の集積回路の端子と同じ配置の端子を有
し、被測定システムの上のボードにある特定の集
積回路を装着するソケツトにこの交換プラグ７４
を装着して使用する。試験ソケツト７８には、
ZIF（ゼロ・インサーシヨン・フオース）ソケツ
トを使用しても良く、上述の特定の集積回路は被
測定システム上のソケツトに装着する代わりにこ
の試験ソケツト７８に装着される。交換プラグ７
４と試験ソケツト７８の相互接続には、周知のケ
ーブルなどを使用すれば良い、試験ソケツト７８
に装着された集積回路の各端子は、交換プラグ７
４の対応する端子を介して被測定システム上の適
当な信号線と接続される。

本発明のもうひとつの視点によれば、各交換プ
ラグ・アセンブリと関連している交差接続回路
は、関連するマイクロプロセツサのデータ・ライ
ン、アドレス・ライン、制御ラインを、その他す
べての交換プラグ・アセンブリの場合と同様に、
バツフア・プローブ・コネクタ・ピンの同じ対応
するグループに接続している。このようにバツフ
ア・プローブ・アセンブリを介してロジツク・ア
ナライザへ伝達されたデータ、アドレス、制御情
報は、被試験マイクロプロセツサにかかわりなく
入力ラインの同じグループ上のロジツク・アナラ
イザに到達する。もしロジツク・アナライザが、
異なつたマイクロプロセツサに適合すべくプログ
ラム可能なトランザクシヨン・アナライザのよう
なデータ取り込み装置を含んでいれば、プローブ
が接続されているマイクロプロセツサからの適当
な制御信号がトランザクシヨン・アナライザに入
力されることを確実にするために、ロジツク・ア
ナライザの配線を変更する必要がなくなる。市場
にある新しい各マイクロプロセツサのためにロジ
ツク・アナライザのハードウエアを変更しなくて
もすむことは、ユーザにとつてこれに伴なう大き
な節約であり便利さたりうる。

〔実施例〕

以下、添付図面を参照して本発明の好適な実施
例を説明する。第図は、本発明に基づくリターゲ
タブル・プローブを含むデータ取り込み装置（ロ
ジツク・アナライザ）のブロツク図である。デー
タ取り込み装置１０は、被試験システム１４内で
動作するマイクロプロセツサのデータ、アドレス
及び選択した制御ラインの一連の状態を取り込
み、ランダム・アクセス取り込みメモリ１２に蓄
積する。装置１０は本発明によるプローブ１６を
具えており、このプローブ１６は、内部バツフア
及び相互接続配線１９，２１及び２３を介して、
被試験マイクロプロセツサのピンからのデータ・
ライン、アドレス・ライン及び選択した制御ライ
ン部分を夫々データ・ラツチ１８、アドレス・ラ
ツチ２０及び制御ラツチ２２に接続する。このプ
ローブ１６は更に、このマイクロプロセツサのピ
ンからの他の選択した制御ラインを、ライン３４
を介してトランザクシヨン・アナライザ２６の入
力端に接続する。

トランザクシヨン・アナライザ２６は、ライン
３４の選択した制御ライン・データの状態に応じ
て、適当なタイミングで制御出力ライン２８，３
０及び３２を介して適当なラツチ制御信号をラツ
チ１８，２０及び２２に供給することにより、プ
ローブ１６からのデータ、アドレス及び制御情報
をラツチ１８，２０及び２２に蓄積するのを制御
する。ラツチ１８，２０及び２２に蓄積されたデ
ータを、これらラツチからデータ・バス３６、ア
ドレス・バス３８及び制御バス４０を夫々介して
取り込みメモリ１２のデータ入力端子に転送す
る。トランザクシヨン・アナライザ２６が、ライ
ン３４の選択した制御ライン・データの状態か
ら、システム１４のマイクロプロセツサが実行し
ている読出し、又は書込み動作の如きトランザク
シヨンの形式を判断すると、このトランザクシヨ
ン・アナライザ２６は、トランザクシヨンの形式
を表わす２進コード化されたタグ信号をバス４２
に発生する。このバス４２は、取り込みメモリ１
２の他のデータ入力端子及び取り込みステート・
マシーン４６の入力端に接続する。トランザクシ
ヨン・アナライザ２６はクロツク信号も発生し、
このクロツク信号により、ラツチ１８，２０及び
２２がプローブ１６からの新たなデータを蓄積す
る。このクロツク信号は、ライン４８を介して更
に取り込みステート・マシー４６の入力端に転送
する。

取り込みステート・マシーン４６は、ライン５
０を介して取り込みメモリ１２の書込み制御入力
端に書込み信号を転送し、メモリ１２の現在のア
ドレス１だけインクリメントし、現在のアドレス
にライン３６，３８及び４０のデータを蓄積する
ように、取り込みメモリ１２のデータ蓄積動作を
制御する。現在のメモリ・アドレスが最大数を過
ぎて、更にインクリメントされると、このアドレ
スを最小数にリセツトし、メモリのこのアドレス
に以前蓄積されたデータの上に現在のデータを書
込む。

また、取り込みステート・マシーン４６は、ク
オリフアイ・ビツトを発生し、ライン５２を介し
てメモリ１２に転送する。メモリ１２に蓄積され
た一連のデータがギヤプを含むようにするため、
トランザクシヨン・アナライザ２６からのクロツ
ク信号を受ける度毎に、ステート・マシーン４６
が書込み信号を発生しないように、取り込みステ
ート・マシーン４６を、プログラムしてもよい。
ここで、１つ以上の連続したマイクロプロセツ
サ・トランザクシヨンを表わすデータは、メモリ
１２に蓄積されなかつた。現在のデータを蓄積す
る直前に、データ蓄積にギヤツプが生じたとき、
ライン３６，３８、４０及び４２の現在のデータ
と共にクオリフアイア・ビツトをセツトし、蓄積
する。

ステート・マシーン４６とトランザクシヨン・
アナライザ２６は、データ取り込み開始に先立つ
てプログラム制御装置６４によりプログラムでき
る。プログラム制御装置６４は、各々の被制御装
置と接続した制御ライン、アドレスライン、デー
タラインを有するマイクロプロセツサ・システム
を具えている。さらに、プログラム制御装置６４
は、プローブ１６のトライステート・シグナル・
バツフアをデイスネーブルにするフロート・ライ
ンを出力することにより、このバツフアのイネー
ブルを制御している。

トランザクシヨン・アナライザ２６は、上述の
機能を満たしたプログラム可能なロジツク装置を
具ている。このようなトランザクシヨン・アナラ
イザは「トランザクシヨン・アナライザ」という
名称の米国特許第4752928号明細書（日本での特
開昭６−253555号公報に相当）に開示されてい
る。

データ取り込み装置１０が適切に機能するため
に、被試験システムのマイクロプロセツサからの
データ信号は、被試験マイクロプロセツサの型に
かかわりなくプローブ１６から信号線１９へ現わ
れなければならない。同様にアドレス信号は信号
線２１に現れなければならず、制御信号は信号線
２３と３４の間にて適当に分割されなければなら
ない。第２及び第３図に平面図及び側面図を示す
本発明のプローブは異なつた型のマイクロプロセ
ツサに対して、リターゲタブル（retargetable）
であり、そのために多様に異なつた型のマイクロ
プロセツサのピンに対してアクセス可能であり、
また適当な信号線グループを介してデータ取り込
み装置１０のラツチ及びトランザクシヨンアナラ
イザとにデータを伝達することが可能である。

プローブ１６は、交換プラグ・アセンブリ７０
とバツフア・プローブ・アセンブリ７２を具えて
いる。交換プラグ・アセンブリ７０は、選択され
たマイクロプロセツサに特に適合しているプロー
ブ１６の装置部分を構成し、一方バツフア・プロ
ーブ・アセンブリ７２は、広範囲にわたるマイク
ロプロセツサの使用に適合したプローブ１６の装
置部分を構成する。交換プラグ・アセンブリとバ
ツフア・プローブ・アセンブリとは、ジヨイント
９１にてコネクタによつて結合し電気的に接続し
ている。異なつたマイクロプロセツサを有するシ
ステムを試験するときにこのジヨイント９１のコ
ネクタは、交換プラグ・アセンブリ７０をバツフ
ア・プローブ・アセンブリ７２から取り外し、適
切に構成された他の交換プラグ・アセンブリに変
換することができる。このようにプローブ１６の
一部を変更するだけで異なつたマイクロプロセツ
サに適用することが出来る。

プローブの要素の中で、複雑、高価でしかも異
なつたマイクロプロセツサに合わせて個別に構成
する必要のないものは、バツフア・プローブ・ア
センブリ７２内に配置し、一方個々の型のマイク
ロプロセツサに応じて個別に構成しなければなら
ぬ比較的安価なプローブ要素は、付け替えプラ
グ・アセンブリに配置するように、プローブを分
割している。プローブは、それゆえ比較的安価な
交換プラグ・アセンブリを交換するだけであらゆ
るマイクロプロセツサに対し容易にリターゲツト
できる。

交換プラグ・アセンブリ７０は、特定の被試験
マイクロプロセツサのピン配置に合致した配置と
大きさのピン７５を有する交換プラグ７４、ハウ
ジング７６及び被試験システムからのマイクロプ
ロセツサをマウントするのに適合したゼロ・イン
サーシヨン・フオース（ZIF）ソケツト７８とを
具えている。マイクロプロセツサのピンにアクセ
スするために、マイクロプロセツサ９０は、被試
験システム上のソケツトから外し、プローブ１６
のZIFソケツト７８に挿入する。交換プラグ７４
は被試験システム上のマイクロプロセツサ・ソケ
ツトに挿入する。第３図においてマイクロプロセ
ツサ９０がZIFソケツト７８に挿入されている
が、第２図ではZIFソケツトにマイクロプロセツ
サは挿入されていない。２つのリボンケーブル８
０は、マイクロプロセツサが通常の状態で被試験
システムと相互作用できるように、マイクロプロ
セツサ９０のピンと、対応する変換プラグ７４の
ピン７５とを相互接続している。

プローブ１６のバツフア・プローブ・アセンブ
リ７２はプローブ・アセンブリ・ハウジング８２
と、データ取り込みシステムの入力端子と合致す
べく適合した２組以上のプラグ８４と、バツフ
ア・プローブ・アセンブリ・ハウジング８２の内
部の回路及びプラグ８４を接続する２つ以上のリ
ボン・ケーブル８６とを含んでいる。交換プラ
グ・アセンブリ７０は、第２及び第３図に描かれ
ていない内部矩形ピン・コネクタを介してジヨイ
ント９１にてバツフア・プローブ・アセンブリ７
２に接続している。交換プラグ・アセンブリ７０
は、矩形ピン・コネクタのうちの選択されたピン
にマイクロプロセツサのデータ・ライン、アドレ
ス・ライン及び制御ラインを接続するために、ハ
ウジング７６内の交差接続回路を含んでいる。矩
形ピン・コネクタは、これらのライン上のデータ
を、バツフア・プローブ・アセンブリ７２のハウ
ジング８２内の保護及びバツフア回路へ送る。保
護及びバツフア回路はさらにこれらのデータを伝
送線ケーブル８６とプラグ８４を介してロジツ
ク・アナライザのデータ取り込み装置へと送る。
ケーブル８６は第４図におけるライン１９，２
１，２３，３４を含む。

個別に構成された変換プラグ・アセンブリ７０
の各々の内部の交差接続配線は、関連したマイク
ロプロセツサ９０のデータ・ライン、アドレス・
ライン、制御ラインを他の総ての交換プラグ・ア
センブリと同様の順序で矩形ピン・コネクタのピ
ンへと接続する。これによつて被試験マイクロプ
ロセツサいかんにかかわりなく、ケーブル８６の
信号線１９，２１，２３及び３４に適当に分割さ
れたバツフア・プローブ・アセンブリ７２を介し
て、データ、アドレス、制御の各情報がデータ取
り込み回路へ伝達される。よつて、もしデータ取
り込み装置１０のトランザクシヨン・アナライザ
２６とワード・レコグナイザ５４が異なつたマイ
クロプロセツサに適合すべくプログラム可能であ
れば、プローブ１６の交換プラグ・アセンブリ７
０を被試験マイクロプロセツサの変更に伴なつて
変更するだけで良い。

第１図は、第２図、第３図におけるプローブ１
６の変換プラグ・アセンブリ７０及びバツフア・
プローブ・アセンブリ７２の分解斜視図である。
交換プラグ・アセンブリ７０は、上部ハウジング
９２、下部ハウジング９４、及び回路基板９６を
含んでいる。矩形ピン・コネクタ１００のメス部
分９８とZIFコネクタ７８は、交換プラグ７４か
らのリボン・ケーブル８０を取り付けるための１
対のコネクタ１０２と共に、回路基板９６上にマ
ウントされる。プローブ１６のバツフア・プロー
ブ・アセンブリ７２は、上部ハウジング１０４、
下部ハウジング１０６及び回路基板１０８を含ん
でいる。伝達線ケーブル８６を取り付けるための
コネクタ１１２と種々の保護及びバツフア回路の
他に、矩形ピン・コネクタ１００のオス部分１１
０の総てが、バツフア・プローブ・アセンブリ７
２内の回路基板１０８上にマウントされる。

第５図は、８本のデータ・チヤンネルに対しバ
ツフアリングと保護を与えるためのバツフア・プ
ローブ・アセンブリ７２の典型的な保護及びバツ
フア回路の回路図である。矩形ピン・コネクタ１
１０からの各々の信号は、静的保護回路１１６に
入力される。この静的保護回路１１６は、高電圧
による火花をグランドへ逃がすためのレーザート
リミングされた火花ギヤツプ１１８と電流制限用
直列抵抗器１２０とを具えている。ダイオード１
２２は、陽極側に信号線が、陰極側にデータ取り
込み装置１０からの＋5V電源が、夫々接続され
ており、最大信号線電圧を約5.5ボルトに制限す
る。保護回路１１６を通過したあとは、信号はト
ライステート・バツフア１２４に入力される。ト
ライステート・バツフア１２４は、そのイネーブ
ル端子に供給されるデータ取り込み装置１０から
のフロート（FLOAT）信号によつてデイスエイ
ブルできる。バツフア１２４の出力は、抵抗器１
２８を介してコネクタ１１２の端子へ供給する。
抵抗器１２８は伝送線ケーブル８６をバツク・タ
ーミネイトする働きがある。

第６図は、１つの高速チヤンネルをバツフアリ
ングし保護するためのバツフア・プローブ・アセ
ンブリ７２の保護バツフア回路１１４の好適な実
施例の回路図である。例えば典型的にクロツク
（CLK）信号がアクセスされた時のように、デー
タ取り込み装置１０への反転及び非反転入力が必
要とされる場合、第６図の実施例は好適である。
さらに、差動出力はノイズに対するすぐれた強さ
をもたらし、これがクロストークと信号のスキユ
ーを減少させ、特にこれがバツフアリング・クロ
ツク信号において重要である。

コネクタ１１０のピンにて受信したマイクロプ
ロセツサからの信号は、シヤントしている火花ギ
ヤツプ１３２及び直列抵抗器１３４を含む静的保
護回路１３０を介して差動比較器１４０へ入力す
る。信号入力が被試験システムの信号源にてプ
ル・ダウンされていないときに、この信号入力を
プル・アツプするために、データ取り込み装置か
らの＋5V電源及び信号入力端との間に、抵抗器
１４２を接続する。陽極が差動比較器１４０の入
力端に接続され、陰極が＋5V電源に接続してい
るダイオード１３６、及び陽極が差動比較器１４
０の入力端に接続され、陰極が接地されたダイオ
ード１３８によつて入力電圧の揺れを制限する。
差動比較器１４０は、エミツタ結合バイポーラ・
トランジスタ対１４４、及びバイポーラ・トラン
ジスタ１４６を含んでいる。このトランジスタ１
４６は、トランジスタ対１４４のエミツタにコレ
クタが接続され、ベースが接地され、エミツタが
抵抗器１４８を介してデータ取り込み装置からの
−10V電源と接続している。トランジスタ１４６
と抵抗器１４８は差動比較器１４０用の定電流源
を構成する。コンデンサ１５０は、−10V電源上
のACノイズをグランドへ逃がす。

1.5V基準電圧は、＋5V電源とグランドとの間で
直列接続された143オームの抵抗器１５４と332オ
ームの抵抗器１５２による分圧器で発生する。こ
の1.5V基準電圧は、エミツタ結合トランジスタ
対１４４のひつとのベースである比較器１４０の
反転入力端に供給している。コンデンサ１５６
は、1.5V電源上のACノイズをグランドへと逃が
す。エミツタ結合対１４４のコレクタ１５８と１
６０は、コネクタ１１２の個別のピンへ接続す
る。マイクロプロセツサからの入力信号は、静的
保護回路１３０を介して、エミツタ結合対１４４
の他のトランジスタのベースにて比較器１４０の
非反転入力端へと供給する。非反転入力端におけ
る信号が1.5Vの基準電圧を越えると、コレクタ
１６０は高レベルになりコレクタ１５８は低レベ
ルになる。マイクロプロセツサからの信号が
1.5Vを下まわると、コレクタ１５８は高レベル
になりコレクタ１６０は低レベルになる。このよ
うに保護バツフア回路１１４は、反転及び非反転
信号を単一入力信号に応じてデータ取り込みシス
テムへ送る。

上述は本発明の好適な実施例について説明した
が、本発明の要旨を逸脱することなく種々の変形
及び変更が可能である。例えば、本発明のプロー
ブは、マイクロプロセツサ以外の集積回路のピン
をアクセスするのにも適用できるし、ロジツク・
アナライザ以外の試験装置と結合させても利用で
きる。

〔発明の効果〕

上述の如く本発明によれば、交換プラグ・アセ
ンブリ７０は、特定のマイクロプロセツサ等の集
積回路に特に適合したバツフア・プローブ１６の
一部分を構成し、一方、バツフア・プローブ・ア
センブリ７２は、広範囲な集積回路の使用に適し
たバツフア・プローブ１６の一部分を構成する。
そして、交換プラグ・アセンブリ７０とバツフ
ア・プローブ・アセンブリ７２は、接続手段１０
０によつて機械的にも電気的にも着脱可能に接続
される。よつて、異なる集積回路に対してもバツ
フア・プローブ１６全体を交換するのではなく、
交換プラグ・アセンブリ７０のみを交換すれば良
い。従つて、各集積回路毎に専用のバツフア・プ
ローブ１６用意する必要がないので経済的であ
る。また、バツフア・プローブ１６を構成する上
で必要になる信号バツフア手段１１４のような高
価な部分はバツフア・プローブ・アセンブリ７２
に設け、試験ソケツト７８等の安価な部分を交換
プラグ・アセンブリ７０に設けることにより、特
定の集積回路に応じて変換するのは安価な交換プ
ラグ・アセンブリ７０のみで良い。また、交換プ
ラグ・アセンブリ７０を交換するのみで、バツフ
ア・プローブ１６からの信号を受ける高価なデー
タ取込み装置１０のハードウエアまで変更する必
要がない。

【図面の簡単な説明】

第１図は本発明に基づくプローブの分解斜視
図、第２図は本発明に基づくプローブの平面図、
第３図は第２図と同じプローブの側面図、第４図
は本発明に基づくプローブを含むロヅツク・アナ
ライザ・システムのためのデータ取り込み装置の
ブロツク図、第５図は本発明に基づくプローブの
バツフア・プローブ・アセンブリの８チヤンネル
の好適な実施例の回路図、第６図は本発明に基づ
くプローブの高速チヤンネル・バツフア・プロー
ブ・アセンブリの好適な実施例の回路図である。 図において、７４は交換プラグ、７８は試験ソ
ケツトであるZIFコネクタ、７０は交換プラグ・
アセンブリ、１１４はバツフア手段を含む保護バ
ツフア回路、７２はバツフア・プローブ・アセン
ブリ、９８，１００，１１０は接続手段としての
矩形ピン・コネクタである。

Claims (1)

1. 【特許請求の範囲】 １ 被試験システム上の特定の集積回路の端子に
   生じる信号を取込むためのプローブであつて、 上記特定の集積回路の端子と同じ配置の端子を
   有する交換プラグと、該交換プラグと相互接続さ
   れ上記特定の集積回路を装着する試験ソケツトと
   を有する交換プラグ・アセンブリと、 上記試験ソケツトの信号をバツフアする信号バ
   ツフア手段を有するバツフア・プローブ・アセン
   ブリと、 上記交換プラグ・アセンブリを上記バツフア・
   プローブ・アセンブリに着脱可能に接続する接続
   手段とを具えたバツフア・プローブ。