JPH0580493A - サブミクロンデバイスの製造プロセス - Google Patents

サブミクロンデバイスの製造プロセス

Info

Publication number
JPH0580493A
JPH0580493A JP6270292A JP6270292A JPH0580493A JP H0580493 A JPH0580493 A JP H0580493A JP 6270292 A JP6270292 A JP 6270292A JP 6270292 A JP6270292 A JP 6270292A JP H0580493 A JPH0580493 A JP H0580493A
Authority
JP
Japan
Prior art keywords
mask
radiation
phase
values
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6270292A
Other languages
English (en)
Inventor
Donald L White
ローレンス ホワイト ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0580493A publication Critical patent/JPH0580493A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【構成】 本件発明は集積回路、例えば、エレクトロニ
ック、ホトニック或いはハイブリッド回路の製造に関す
る。より具体的には、位相マスクを使用することによ
り、任意の波長の描画放射線と関連して以前考えられた
よりも小さな設計規則に従ってパターン描画をすること
が可能となる。 【効果】 本発明による製造方法が依存する複数の位相
遅延値の利用は、形状エッジにおける回折散乱描画放射
線の結果として発生する、エッジを滲ませる放射線の低
減をより効果的に達成する。更に、位相マスキングは、
干渉による形状の生成、及び回折による望ましくないホ
ットスポットの強度の低減にも使用できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は小さな寸法のデバイス、
例えば、サブミクロン設計規則を使用する集積回路の製
造及びこれら製造において使用される装置/ツールに関
する。主要な推力は、イメージ品質を向上させるために
位相マスクの使用を伴うリソグラフィック描画に関す
る。現在使用されている描画エネルギー、例えば、近紫
外スペクトルに基づくか、あるいはそれよりも短い波
長、例えば、深紫外あるいはx線スペクトルに基づくか
に関係なく、リソグラフィック描画の改良は、さらなる
ミニチュア化を可能とする。大規模集積回路の製造、つ
まり、電子並びに光学及びハイブリッド回路の製造が意
図される。
【0002】
【従来の技術】初期から現在に至るまでの大規模集積の
物語は周知である。1μmあるいはこれより少し下の設
計規則に従って構築される現在の1−2メガビットチッ
プの進化は、終極的な製品を意味するものではない。リ
ソグラフィック描画は過去において重要な役割を果して
きたが、今後も変わることはない。最新のデバイスの製
造は、近紫外線(例えば、波長λ=3650 、水銀I
ライン)の使用に依存する。次世代のデバイスに向けて
の集中的な努力はさらに短い波長の放射線(”深UV”
スペクトル内の放射線、例えば、波長λ=2480 の
フッ化クリプトンエキシマレーザライン)に依存すると
考えられる。さらに小さな設計規則に向かっての先を見
つめた研究はx線スペクトル内の電磁エネルギー、ある
いは同じように短い波長の加速電子放射線を考える。こ
れと競合する努力が現在使用されているUV描画放射線
の能力を伸ばすために費やされている。M.D.レベン
ソン(Levenson)らによって、IEEEトランザクショ
ン.エレクトロンデバイス(IEEE Trans. Electron Dev
ices)、Vol.ED−29(12)、ページ1828
(1982年)において説明されており、また1990
年12月12日付けのニューヨークタイムズの論文によ
って概説されているように、エッジ分解能の設計規則の
限界から生じる損失は”位相マスク(phase mask)”、
つまり、選択されたマスク領域を通じて透過されたとき
放射線の相対的な位相シフトを提供するように設計され
たマスクの使用によって低減することができる。この衝
撃は二重である。つまり(1)不透明の形状マスク(例
えば、ガラス上のクロム)の使用を伴う通常のデバイス
製造に応用されたとき及び(2)不透明のマスク形状を
不要とする透明マスクの使用を伴う製造に応用されたと
きであるが、後者の場合、異なる位相遅延の透明マスク
領域間の干渉に起因する暗いラインのイメージが使用さ
れる。いずれのケースにおいても、位相マスクの使用
は、設計規則を通常なら使用される特定の波長の能力を
超えると考えられる所まで拡張する。この拡張は、形状
エッジの所における回折散乱された分解能を制約する放
射線(diffraction-scattered,resolution-limiting ra
diation )の位相相殺に起因する。両方のケースにおい
て、エッジ描画マスク領域に隣接して、あるいはこの一
体化された一部として、180°位相シフト領域が与え
られる。
【0003】位相マスキングは伝統的なビジネス上の検
討から見たとき約束されたもののように見える。この使
用は、現在の装置及び処理方法を使用しての次世代デバ
イスの使用を約束する。交換装置(現在ではまだ市販さ
れてないが)のコスト及び従業員の再訓練が回避されで
きるため、今後もこの方向での努力が続けられることは
確かである。
【0004】広く拡がった見解によれば、UVをベース
とする処理は、位相マスキングを使用することによっ
て、0.3−0.25μm以下の設計規則まで、場合に
よって、一般にUV描画の有効能力を超えると考えられ
ている0.2μmあるいはそれ以下のレンジまで拡張さ
れると予測される。これが正しいと実証された場合、
(近接あるいは投影と無関係に)x−線の使用、並びに
(ビーム書き込みあるいはマスキングとは無関係に)加
速電子放射線の使用によるデバイス製造は今世紀の終り
位いまで遅れると思われる。
【0005】リソグラフィック分解能の限界は古典的な
以下の式(1)に従って変動する。
【0006】
【外1】 ここで、λ=適当なユニット、例えば、μmでの描画放
射線の波長であり、NAは光学システムの開口である。
分解能は要求される形状−空間コントラストに基づく。
1 はイメージングシステムの詳細並びに描画プロセ
ス、例えば、現像プロセスの特性に依存する定数であ
る。0.7−0.8の値が(0.8−1.0μmの設計
規則のLSIの)最新の製造における特徴的な値であ
る。
【0007】与えられた波長/エッチコントラストに対
する180°位相マスク処理は、K1 の≒0.5レベル
までの低減(0.4μmの設計規則に従うデバイスの設
計を可能にする)、あるいは、場合によっては、4分の
1ミクロンの形状を可能とするK1 の≒0.3レベルま
での低減という形で説明できる。
【0008】
【本件発明の要約】本発明は、エレクトロニクス、ホト
ニクス及びこれらの結合されたもの(ハイブリッド回
路)のための集積回路の製造に関する。位相マスキング
を伴い、従って、選択される描画放射線の波長あるいは
回折限界に接近する設計規則の使用を考える。位相マス
キングは、設計上、ミニチュア化(形状サイズ及び/あ
るいは間隔距離の縮小)を促進し、従って、このような
描画放射線の使用をより小さな設計規則に拡張すること
を可能にする。このようにして向上される能力から利益
を受ける描画放射線には、UVスペクトルが含まれる
が、これにはさらに、例えば、3650 の水銀Iライ
ンで知られる”近”紫外、あるいは、例えば、2480
のフッ化アルゴンエキシマレーザーラインで知られ
る”遠”紫外が含まれる。また、x−線スペクトルの場
合のようなより短い波長も含まれる。投影縮小(projec
tion-reduction)に応用したときに、最も大きな効果が
期待できるが、これは、接触プリンティング(contact
printing)、あるいは近接(near-contact)プリンティ
ング、例えば、多くの研究者によってx−線描画放射線
とともに使用することを考えられている”近接プリンテ
ィング(proximity printing)にも応用が可能である。
【0009】位相マスキングに対する初期の努力は、主
に、マスク上に当てられたとき描画放射線のそれと異な
る位相遅延の一つのレベルの放射線、つまり、公称上1
80°だけ異なるレベルの放射線を提供することに向け
られた。望ましくないエッジを滲ます回折散乱放射線の
相殺/低減に適用された場合、これは、イメージ平面上
の形状分解能を著しく向上させる。
【0010】本発明は、殆どのケースにおいて、マスク
を通じて透過されたとき少なくとも4つの異なる直接的
あるいは間接的にイメージ化に影響を与える位相遅延値
を提供する。広い意味において、先行技術による位相マ
スキングと比較しての改良が実現される点には、2つの
位相遅延値の使用のみからの拡張が含まれる。これとの
関連で、通常の回路に対する分解能の一層の向上は、以
下の式(2)のK1 の規模をさらに低減することを可能
にすると説明できる。
【0011】
【外2】
【0012】上の式(2)から説明すれば、K1 が多く
の場合0.3に接近する。これに対して、単純な二つの
遅延値のみの場合は、180°位相マスキングは、K1
≒0.5を可能にするのみである。
【0013】本発明の教示に従う複数の位相遅延値の提
供は、その他の長所も与える。特に、(不透明マスク形
状のイメージ化というよりむしろ)干渉によって生成さ
れたイメージ形状に適用されたとき顕著となるが、これ
らには、ラインの終端(より一般的には、形状の終端)
並びにブランチングが楽になることが含まれる。非常に
現実的な意味においては、基本的な波長限界により接近
した設計規則の実現が可能になる一方、これらの追加の
長所は、以前は実現が非常に困難であった様々なバリエ
ーションを収容する回路設計の多様性を可能とする。
【0014】本発明の幾つかの実施例は、例えば、約9
0°ずつ、場合によっては、60°ずつ異なる値の異な
る位相遅延値の領域の提供によって利益を得る。別の実
施例は、例えば、同一間隔の8つあるいは場合によって
はそれ以上の、並びに結果として連続体に接近するある
いはこれが達成されるような小さな間隔のより多数の位
相遅延値を使用する。
【0015】本発明の教示に従って改良されるパターン
描画は、もう一つの問題を克服することはできず、場合
によっては悪化させる。例えば、初期の2レベル位相マ
スキングによって生成されるイメージ波面の調査は、イ
メージの後に照射される領域及び後に照射されない領域
(つまり、”明るい(bright)領域”及び”暗い(dar
k)”領域)の両方内における明るさの製造上意味を持
つ変動を明白にする。本発明の基本的な目的、つまり、
形状エッジの所に散乱する放射線と関連する滲み効果
(smearing effects)の低減は、それ自体が、位置的な
明るさの変動を伴う。簡単に述べると、位相の相殺は、
全部であろうと部分的であろうと、あるいは完全に補償
されようと、過剰補償であろうとあるいは補償不足であ
ろうと、結果として、エネルギーが再分配され、明るさ
の変動を与えることを回避することはできない。
【0016】本発明の重要な一面は、パターン化目的に
寄与しない”明るいスポット(bright spots)”を低減
させる、つまり、上のようにして増加された明るさを持
つ領域を暗くする。明るいあるいは暗い領域内の公称上
均一に照射されるこのような明るいスポットの低減のた
めの全体として目的の効果は、単純ではない。例えば、
明るいスポットの存在が、例えば、レジスト(組成、厚
さ、等)及び現像/処理の自由範囲を超える程であると
(結果として、デバイス内にパターン情報が反映されな
い程度になると)、直接的に収率が減少することとな
る。
【0017】これら明るいスポットの位置によっては、
分解能との関連で影響が現われ、結果として設計規則の
選択が制約される場合もある。当業者に一般に周知の他
の望ましくない影響を詳細に述べることは必要でないと
考える。例えば、ここでの用語、”自由範囲(latitud
e)”は、通常、望ましくない形状の複製(の回避)と
の関連で議論されるが、これは、他の形状特性、例え
ば、それ自体は形状サイズを増加させることはないが、
隣接して位置するラインのライン幅を増加させるような
位置に依存する明るいスポット(の回避)との関連で使
用することもできる。適切なマスク設計によって、本発
明の潜在的な力を生かし、場合によっては、幅の増加が
致命的な動作上の結果を与え、あるいは製造を複雑化す
るような明るいスポットの低減を実現することが可能と
なる。
【0018】明るさを均一化するという目的は、本発明
によると、悪影響を与える照射エネルギーの散乱除去に
よって達成される。散乱除去は、いずれにしても、散乱
角度をこのような照射エネルギーが結果として除去され
るようにする。つまり、製造されるデバイスに悪影響が
与えられないようにする。散乱は、通常の好ましい実施
例においては、良く知られた構造、主に、ライン格子あ
るいはチェッカーボード構成の精密に計算可能な結果と
して達成される。別の方法として、これは、分子量、内
容物の濃度、層の厚さなどの材料/構造変数に注意を向
けて強度調節された散乱センターの統計的結果として達
成することもできる。いずれにしても、これら回折パワ
ーは、イメージングシステム(投影システム)の開口に
よるエネルギーを十分に排除できる。諸目的、例えば、
修正されるべき条件から見た場合の、あるいは、この方
法以外では無理であると思われる回路設計の目的から見
た場合の目的は、均一な照射という意味における、ある
いは意図された不均一な照射という意味における修正を
必要とする。配列構造の場合、不均一性は、例えば、ラ
インと空間の間の位相遅延差の変動;ラインと空間の横
方向の幅の相対的な値の比の変動によって達成すること
ができる。散乱センターの場合は、破棄されるエネルギ
ーの割合の強度の変動は、例えば、散乱センターのサイ
ズ並びに位置及び誘発された位相遅延などによって達成
することができる。
【0019】本発明に従って製造されるデバイスが(複
数の中の一つとして選択された)マスキングレベルとの
関連で説明される。付随のレベルは必ずしも本発明のバ
リエーションによって利益を受けない。つまり、製造
は、より大きな設計規則において、追加のレベル、つま
り、位相マスクの使用を全く必要としなようなレベルに
依存する。
【0020】
【詳細な記述】一般的には、本発明の進歩は、マスクパ
ターン描画(mask-pattern delineation)を必要とする
デバイスの製造に基づく。本発明の原理は、寸法とは関
係ないが、主な商業適用としては、サブミクロン設計規
則(submicron design rules)との関連で使用される。
このような設計規則は、結果として、波長あるいは波長
付近が限界であると見なされる寸法を提供する。関連す
る最近報告されている研究は、選択された描画放射波長
(delineating radition wavelength )に対して、より
縮小された設計規則を実現するため位相マスキング(ph
ase masking )をしようする。本明細書の最初の部分に
説明されているような初期の研究は、通常、下側の基板
を露出するために層化された透明材料を完全に除去する
が、層の厚さは、この除去が結果としてマスクを透過し
た描画放射線が180°位相シフトするような厚さとさ
れる。
【0021】本発明は、初期の位相シフト研究の上に構
築されるものであり、位相シフトの追加の値、一般的に
は、4つあるいはそれ以上、終極的には、結果として連
続体に接近するより多くの値を提供する。ここで使用さ
れるように4つの追加の値を提供することにより、一般
に考えられる集積回路内のデバイス密度を増すという包
括的アプローチを達成する目的が大きく向上される。通
常の回路設計に対しては、このような追加の位相遅延の
提供は、要素と要素と間の空間の削減を可能にし、一
方、小さな要素サイズを保持することができる。後者
は、通常、単純な2成分位相マスキング(binary phase
masking)によって実現可能である。
【0022】前述のように、ここで対象として考えられ
るサブミクロン設計規則は、より短い波長の描画放射線
の使用を示唆し、これは、透過マスク(transmitting m
ask)ではなく、反射マスク(reflecting mask )の方
が好都合であることを示唆する。ここでの説明は、大部
分は、透過マスクとの関連で行なわれるが、ここで説明
される全ての原理は、反射マスクにも適用する。例え
ば、対象となる描画放射線に対する経路長の変化を伴う
位相変化が、反射マスクの表面の除去による変化の結果
として起こされることも考えられる。こうして導入され
る明白なデバイスのバリエーションの詳細、例えば、”
ラウンドトリップ(round trip)”は、厚さ(あるいは
侵入度)等の変化の場合の二倍の経路長の変化を起こす
という事実は、ここで説明する必要はないと考える。
【0023】位相マクキングにおいて含蓄的に要求され
るコヒーレンスの大きさの放射の利用は、異なる位相遅
延、一般的には、180°の公称値だけ異なる位相遅延
の隣接する透明領域間の干渉によって初期形状の形成が
可能となる放射線であると認識されてきた。このアプロ
ーチは、小さな不透明のマスク形状、つまり、設計規則
によって支配される最少に接近するサイズの形状の描画
には特に大きな意味を持つ。このような小さな形状が、
少なくとも幾つかの将来のデバイス生成においては、こ
のように干渉によって生成された形状に基づくというの
は一般的な見解である。本発明によるアプローチは、同
様により大きな形状の生成に対しても、例えば、回折格
子、並びに他の干渉効果によって提供される多様性を提
供する。本発明は、不透明の形状マスキングとの関連で
特に有効であり、従って、干渉生成マスキングに対して
大きな効果が期待できる。
【0024】位相マスキングの原点の目的が、4つある
いはそれ以上の位相遅延値が得られることによって保持
促進される。非常に現実的には、これは、干渉生成マス
クパターニングに対する設計多様性を増加することによ
り2成分位相マスキングによる成果を超越する。実際、
ライン終端(line termination)並びにラインブランチ
ング(line branching)が楽になる。二つの以上の異な
る位相遅延の使用による形状ラインの干渉生成は、結果
として、この形状ラインを規定される終端位置から一定
の位相遅延(必然的に干渉ラインの生成に関与する二つ
のうちの一つに等しい値)の次の領域内へと拡張させ
る。同様に、2成分位相マスキングは、同一位相遅延の
領域(二つの使用できる値の片方あるいは他方の隣接領
域)の必要とされる隣接性のために形状ブランチングを
不可能にする恐れがある。
【0025】初期の関連する位相マスキングと同様に、
これら値は、集められた場合、全体として180°とな
るようにされる。別の方法として、180°にかなり近
いが、全体としてこれより小さくすることもできる。本
発明の多様性は、全体として180°を超える値、場合
によっては、全体として360°の値の達成を可能にす
る。より改良されたイメージの品質が位相値の数を6あ
るいは8、さらには実質的にあるいは実際に連続体とす
ることによって実現される。実質的な連続体の場合は、
10°あるいは5°の分離の複数の値が提供される。
【0026】本発明は、位相マスキングの初期の方法で
問題となる形状エッジの所の描画放射線の回折散乱の結
果としてのエッジの滲みを解決する。これは確かに本発
明の主要な部分を構成するが、イメージ品質がイメージ
ング平面上の公称上照射される部分及び公称上照射され
ない部分内の照射の不均一に注意を向けることによって
さらに向上される。通常、(2成分位相マスキング、多
成分位相マスキングと関係なく)位相相殺によって悪化
されるこのこの不均一は、本発明のさらにもう一つの実
施例によって解決される。
【0027】図8との関連で説明されるように、このさ
らにも一つの実施例は、パターン転写の過程で製造の際
にデバイス上に生成される位置依存強度ピークを滑らか
にするために回折散乱を使用する。
【0028】一般的説明、並びに請求の範囲は、ある程
度まで吸収変動のあるマスク領域を含む十分な広さを持
つ。ただし、好ましい実施例は、回折散乱によって照射
ピークを小さくすることを考える。特に配列構造(orde
red structures)、例えば、回折格子あるいは二次元”
チェッカーボード(checkerboard)”構造の場合は、長
所として、適当な描画レベルをパターン化する際の目的
の達成が楽になる。(格子及びその他の構造は、デバイ
スと関連する形状の生成と同時に生成できる)。本発明
の教示は、ただし、この好ましい実施例に制限されるも
のではなく、”ランダム”散乱センターの使用も含む
(本発明の教示は、確率的、あるいは、これに関して、
結晶学的配列散乱センター(crystallographically-ord
eredscattering centers )の使用も考える)。
【0029】使用される回折の形式とは関係なく、責任
を持つ材料/構造はマスクの他の領域/層から独立する
ものである。ただし、製造の観点から見た特に便利なア
プローチは、回折機能をパターン描画と組合わせる方法
である。図8との関連で説明されるアプローチは、マス
クの透明領域を結果としての構造が回折による強度低減
に関する要件並びに位相遅延要件を満たすように修正す
る。
【0030】図面 図1との関連で実現される空間的な長所が説明される。
初期の位相マスクは、不透明の形状に基づくか、干渉パ
ターニングに基づくかに関係なく、多くの場合、結果と
して、良く定義された形状エッジを与える。主な制約
は、形状間の間隔の問題であり、最少の間隔は、必要と
される描画放射線の干渉特性の結果として導入されるフ
リンジ(リンギング)によって決定される。位相マスク
分解能の改良のための特性そのものが、フリンジの大き
さを悪化させる。つまり、回折散乱に起因する滲みを与
える放射線の相殺は、結果として、相殺のために要求さ
れるエネルギーの追加のためにフリンジ規模を増加させ
る。一般に、個々のエッジの位相マスクによる分解能の
向上の結果としてのフリンジの悪化は、強度は次第に減
少するが、適用される設計規則よりも大きな該当するエ
ッジ距離よりもかなり離れた所でも問題となる。さらに
大きな問題は、形状エッジ間の間隔が小さくされると、
結果として、確率的に、(望ましくない)フリンジピー
ク及びライン幅の変動が強化されることである。初期の
位相マスキングの場合は、回折相殺放射線の不変の位相
遅延は、結果として、重なるフリンジング電場の総和の
二乗に等しい最大値のピークを与える。一般的な結果と
して、形状と形状の間の間隔がかなり犠牲となる。つま
り、設計規則の2倍の(許容される最少形状寸法の2
倍)の間隔が要求される。
【0031】図1との関連で、以下に本発明による間隔
の問題の長所が説明される。図には、製造においてデバ
イス上に製造されるべき意図される形状と対応する領域
10及び11を含むマスク部分が示される。以下の説明
のように、マスク形状の様相を結果としてのデバイス形
状との関連で見ると便利である。実際に、このような対
応する形状エッジが存在するが、細かな構成及び/ある
いは位置は、転写の際に変えられることがあるというの
が位相マスキングの特性である。この図面及び他の図面
の議論は、このように解釈されるべきである。
【0032】領域12及び13は、それぞれ、形状エッ
ジ14及び15の分解能を増加させるために含まれる包
含位相相殺放射線領域を表わす。(これら形状エッジ
は、マスクの他の部分と一緒に、例えば、不透明の材料
の使用あるいは回折による放射線除去の結果としてのダ
ーク領域(dark region )との関連で定義される。)初
期の位相マスキングとの関連での許容される間隔の低減
は、個々のペアが(a)描画放射線の位相及び(b)位
相相殺放射線の位相から構成され、両者がマスクの下側
に出る異なる”放射線位相ペア”を使用することに基づ
く。初期の位相マスキングは、同一ペア、例えば、各々
が180°相殺領域12及び13によって包囲される0
°形状領域10及び11を使用した(12及び13のよ
うな領域は、”補償”領域と呼ばれる)。本発明による
縮小された間隔は、最適には、90°だけ異なるペアを
使用することによって得られる。例えば、270°の相
殺領域13によって包囲される90°の形状領域11に
隣接する180°の相殺領域12によって包囲される0
°の形状領域10が使用される。
【0033】図2は、イメージ平面上に、つまり、製造
におけるデバイスの表面上に見られるような結果として
のイメージを示す(用語、”デバイス”は、同様に集積
された回路、並びに離散回路を包括する)。領域20及
び21は、それぞれ、マスク形状10及び11に対応す
る。個々には循環的に変動するフリンジ場ピークが伴
う。つまり、領域20には、ピーク22及び23が伴
い;領域21には、ピーク24及び25が伴う。初期の
位相マスキングは、重複場領域、例えば、重複領域26
内のピークの合成的強化、及び結果としての寄与する電
場ピークの総和の二乗として変動する望ましくないエネ
ルギーピーク強度Iに起因して形状20と21の間の間
隔を大きく制約した(この例においては、I26≒(E22
+E242 、ここで、E22及びE23は、それぞれ、フリ
ンジ22及び24と関連する電場であり、I26は重複フ
リンジ領域26と関連するエネルギーピーク強度であ
る)。
【0034】図1に示されるペア、つまり、それぞれ、
領域10−12及び11−13と対応するペア0°−1
80°及び90°−270°の場合は、結果としてのフ
リンジ場ピークは、90°だけ位相が異なる。このた
め、180°でないために通常”干渉”とは呼ばれな
い”強化(reinforcement)”は、寄与するピーク強度
の単純な演算総和、例えば、I26≒E22 2 +E24 2 とな
る。強化値の予期される範囲を通じて、つまり、一定の
描画並びに一定の補償エネルギーレベルに起因するフリ
ンジ場の等式あるいは近似式に基づいて予期される範囲
を通じて、≒90°ペアバリエーションの有利さは、約
2倍である(例えば、I26の重複エネルギーの規模は、
約50%低減される)。
【0035】重複フリンジ形状領域27が完全を期すた
めに含まれる。このような形状領域内の対応する明るさ
の増加は複雑さを加えることはない。つまり、現像プロ
セスの範囲内である。問題が起こるような場合、例え
ば、結果として形状の拡散が起こるような場合、これは
設計によって収容できる場合が多い。別の方法として
は、様々な所で説明されているように、領域27(並び
に領域26)内の結果としての輝度の増加は、例えば、
回折構造を使用してグレイスケールを導入することによ
って対処できる。
【0036】IC処理の本質は、意図せずに遭遇する可
能性のある照射/処理変動に対するパターン強度/コン
トラストの独立という観点から設計される。50%の低
減は、影響される領域を許容範囲内に収め、処理条件の
適当な選択によって現像されたイメージの複製が回避で
きると考えられる。
【0037】図3の結果としてのイメージ内のきれいに
描画された(マスク領域10及び11に対応する)領域
30及び31は実現可能なデバイスパターン品質を示す
ものである。図4及び図5は分岐回路ラインの干渉生成
としての、例えば、Tあるいは交差回路ラインを達成す
るときの多様性を示す。
【0038】図4は、Tパターンの干渉生成における二
つの追加の位相遅延値の使用、つまり、全部で4つの位
相遅延値の使用を図解する。領域40−0°が領域41
−180°と結合して形状ライン42が得られ;領域4
3−90°が領域44と結合して形状ライン42が得ら
れ、これによってT42−45が完結する。(本発明の
説明の様々な箇所で見られるように、度の指標は相対位
相遅延の度指標であり、領域40−0°は領域40が入
射放射線などの正規化遅延値に対して0°の位相遅延を
持つことを示す。)
【0039】図4における位相遅延の4つの利用可能な
値の適当な使用には望ましくない90°ミスマッチ境界
面の生成が伴い、結果として、約半分の明るさのライン
46及び47が生じる。確かにある程度の制約となる
が、材料の選択及び現像条件の選択によってこのような
望ましくない形状の密度を最少にすることができ、場合
によっては、最終の特許におけるように全くなくすこと
もできる。
【0040】利用できる値が4つのみの場合を想定する
と、最適の結果は、90°だけ異なるペア、例えば、そ
れぞれ0−180°の領域ペア40−41及びそれぞれ
90−270°の領域ペア43−44から達成される。
図1−3との関連で説明されたように、処理は約半分の
明るさには依存しないように設計され、両者が(境界面
47及び46の所に)90°のミスマッチを与える場ペ
ア41−44及び41−43の寄与効果の追加のため
に、結果として、このような望まれないノンパターン形
状が最後まで留められる恐れはない。
【0041】図5に示されるマスクは、その後の処理に
課せられる要求を軽くする。これは、追加の位相遅延値
を提供することによって達成される。示される構成は、
同一Tイメージ、この場合は、51及び52の生成を行
なう。Tの一部51は0°(基準)位相遅延領域53と
180°位相遅延領域54との干渉の結果である。Tラ
イン52はこれも領域90°と270°、つまり、領域
55と56との間の干渉の結果である。それぞれ135
°及び225°の位相シフト値の中間45°の所の中間
領域57及び58の提供は、望ましくないライン、この
例では、ライン59、60、61、62の強度を弱め
る。このような強度の低減は、この例においては、18
0°位相シフト干渉の場合のレベルの約15%まで低減
する可能性があり、処理に対する要求を大きく軽減す
る。示されるように、厳密に定義された45°だけ位相
遅延が異なる領域の想定の下では必要性はないと考えら
れるが、位相遅延値のさらに大きなバリエーション、終
極的には、これら値の連続体が提供でき、処理に対する
要求をさらに軽減することが可能である。
【0042】図6及び7は干渉描画ラインの終端に関す
る。ここでも下側に出る放射線としてみた場合の図6に
示されるマスク領域は、0°位相遅延領域71と180
°位相遅延領域72との間の干渉によって生成されるラ
イン70を簡略的に示す。利用できる位相値が二つしか
存在しない場合は、ライン70は終端せず、原理的に
は、無限を続けることとなる。位相遅延の二つの追加の
値、つまり、60°領域73及び120°領域74を提
供すると、境界面75及び76の所の強度がライン70
の約50%の範囲のレベルから25%のレベル、つま
り、少なくとも現像されたイメージ内のデバイス機能か
ら見た場合、終端可能なレベルまで低減される。図4の
分岐構成との関連で説明された望ましくないミスマッチ
によって生成される境界ラインの強度の低減の可能性は
含蓄的である。ライン終端に望ましくないミスマッチに
よって生成されるライン77及び68が付随したとして
も、これらもまたライン75、76と同一の強度であ
り、同一の処理条件を使用することによって除去される
ために実施上は問題とならない。
【0043】図7は、マスク透過放射線(mask-transmi
tting radiation )に対して位相遅延の第五の値が使用
できることを利用して、望ましくないミスマッチ起因ラ
インの強度をさらに低減する。最適化、つまり、望まし
くないラインの強度の最少化は、図解されるように、等
しい領域から領域の遅延間隔(45°)を使用すること
によって達成される。ライン80の終端は、三つの領域
83、84、及び85の合流の結果として達成される。
図5に示されるマスクの分岐構成の場合と同様に、隣接
する補償領域間の、例えば、45°のみの位相ミスマッ
チの規模の低減は、望ましくないミスマッチライン86
及び87の強度をさらに低減させる。
【0044】図8は、製造の際にデバイス上に投影され
るパターンの照射された領域あるいは照射されない領域
内の明るさの不均一さを改良するための一つの実施例を
詳細に説明するためのベースとして機能する。基本的に
は、この図面は、基板91及び機能層92−93を含む
マスク90の領域を示す。この層セクションの両者、つ
まり、左のセクション92及び右のセクション93は、
矢印94によって示されるパターン描画放射線に対して
透明であり、結果として、放射線94に対して要求され
る位相遅延及び回折の両方を提供するような大きな屈折
率、nを持つ材料から成る。セクション92及び93
は、この好ましい実施例の散乱回折及び位相遅延の両者
を提供する。代替構造として多くの形式が考えられる
が、これらには、例えば、滑らかな位相遅延層の表面上
に支持された別個のライン格子を使用することによるこ
れら二つの機能間の分離が含まれる。
【0045】図面は、それぞれ、層セクション92及び
93による入線94が当てられた際の動作に起因する出
線95、96の振幅(強度)を制御するための方法を図
解する。層セクション92及び93の厚さ、つまり、”
位相シフト層”の厚さは、エッジにて図示されるように
格子あるいはチェッカーボードパターンであり得る回折
構造によって変調される。いずれの場合も、セクション
92の表面97及びセクション93の表面98の両方と
もフリー表面の構造は、それぞれ、規模A1及びA2、
及び周期Pの正弦として示される。矢印95及び96の
相対的な幅は、透過された放射線の相対的な強度を表わ
し、また矢印99及び100も同様に回折された放射線
の放射線強度を表わす。幅の変動は、透過されたあるい
は回折された放射線の相対量を表わす(回折の場合は、
製造中にデバイス上に当らないように除去されるような
角度に回折される)。
【0046】示されるシステムの場合、セクション93
によって導入されるグレイスケール(gray scale)は、
セクション92によって導入されるものよりも顕著であ
る。周期Pは、両方のセクションとも十分に小さいた
め、透過された放射線は左セクション92の場合の平均
厚さΦ1あるいは右セクション93の場合のΦ2の平均
厚さの均一層によって位相シフトされた放射線の平坦な
波面を持つ。このような平坦な波面は、示されるような
正弦表面の場合、Pが以下の式を満足させる場合に確保
される。
【0047】
【外3】 ここで、Pは格子の周期であり、λは描画放射線の波長
(あるいは同等な放射線の波長)である。NAはシステ
ムの開口である。Red.は投影システムの(面積)縮
小係数、そしてαは描画放射線の干渉性の程度を定義す
る”フィリング係数”である。全ては、コンパティブル
な単位をにて表わされる。
【0048】回折された放射線の割合は、位相シフト変
調が180°に接近すると増加する。この格子のライン
及び間隔が、結果として、180°の差分位相遅延を与
えるような等しい幅及び厚さ/屈折率を持つ場合、放射
線の100%が回折される。一例として、層93に対
し、0.365ミクロン放射線を使用し;屈折率n=
1.6;平均の層の厚さ=0.45μmとした場合、結
果として、位相変化Φ2=270°及び正弦振幅A2=
0.43μmが得られる。このような状況下において
は、インライン透過はない(図示されるような中央矢印
は存在しなくなる)。
【0049】回折されないエネルギーの位相は、位相シ
フト層の平均の厚さ(セクション92のΦ1、セクショ
ン93のΦ2)と比例する。図8に含蓄される条件で
は、層93を通過するとき放射線94の位相は、より1
80°に接近する値だけシフトされる。
【0050】位相シフトされた放射線の、例えば、Φの
適当な調節による振幅の制御は、望ましくないエッジ回
折散乱放射線の過剰補償あるいは補償不足の回避を可能
にする。過剰補償の回避は干渉フリンジを最少にするた
めの価値を持つ。回折に寄与する要因を一定にすること
によって、対象となる領域内のグレイスケールを均一に
することができる。例えば、周期P、平均厚さΦ、屈折
率nを変動させることによって、グレイスケールの段階
的遷移を達成し、イメージ内に保持されるピークをさら
に低減することもできる。
【0051】図8及びこの説明によって図解される原理
は複数の代替構造によっても達成でき、全ては深い知識
を持つ研究者には周知である。一般的な原理は、単に、
位置及び規模の両者の関連で記述される目的を心に留め
て、つまり、一般には、照射の均一性を目的としたグレ
イスケールを提供することである。格子内に使用される
正弦表面のバリエーションは、それ自体が、例えば、一
定の屈折率の層材料内の表面除去バリエーションに依存
する多様な格子の一つを図解するものである。このよう
な厚さのバリエーションは、例えば、ここに参照のため
に編入されている同一の出願人によるSN/07673
626のアプローチによって達成、あるいは同一の出願
人によるSN07/673615に説明される波長ガイ
ディングによってシミュレートできるものである。
【0052】正弦表面バリエーションは、設計及び製造
の簡単さから便利である。これらバリーションの中に
は、異なる表面構造、並びに、選択された領域内の層の
厚さ全ての除去を伴うものも考えられる。
【図面の簡単な説明】
【図1】図1は、本発明に従うマスク上に出現する異な
るペアの位相遅延値を使用することによって簡単に達成
できる狭い間隔を持つ干渉描画隣接マスク形状を簡略的
に示す図である。
【図2】図2は、図1の結果としてイメージ平面の対応
する領域内に得られる形状を簡略的に示す図である。
【図3】図3は、図1及び図2の現像を含む追加の処理
から得られる形状を示す図である。
【図4】図4は、干渉によって生成される回路ブランチ
を、最初に、形状を生成するための異なる位相遅延の一
例としての領域を含むマスクとして、次に、製造の際の
デバイス上に現われる結果として簡略的に示す図であ
る。
【図5】図5は、図4と同一の形式にて、さらに改良さ
れたイメージ特性を生成するためにより多くの数の位相
値を使用する幾分複雑な構成を示す図である。
【図6】図6は、図4の一般形式にて、(干渉によって
生成される形状である)ライン終端のためのマスク上に
当てられる、マスク上に出現したとき及びデバイス上に
結果として見られる関係での、異なる位相遅延の4つの
値の使用を示す図である。
【図7】図7は、図6の簡略形式にて、より多くの数の
位相遅延値、この場合は、5つの値の描画放射線を使用
してのライン終端を示す図である。
【図8】図8は、本発明の主要な推進に従って位相マス
クの分解能を向上をするため、及び追加的に不均一な照
射強度を低減するため、つまり、望ましくない明るいス
ポットを除去するための構成を回折格子を使用する一例
としての実施例にて簡略的に示す図である。
【符号の説明】
10、11 形状領域 12、13 補償領域 14、15 形状エッジ

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】 デバイスを含む装置を製造するためのプ
    ロセスにおいて、これらデバイスの少なくとも一つの製
    造が少なくとも一つのパターン描画ステップを含み、こ
    の描画ステップにおいてマスク情報がマスクから転写表
    面に転写され、この転写表面が少なくとも該製造中の一
    つのデバイス上の一つの層のフリー表面の一部を構成
    し、マスク情報が本質的に明るいパターン領域および暗
    いパターン領域から成るデバイスパターン化情報並びに
    マスク変調の際にパターン化情報に加えられる望ましく
    ない変動を少なくとも部分的に補償することから成る手
    段によって転写表面上に受信されたときのパターン化情
    報の質を向上させるための補償情報を含み、この補償手
    段が照射放射線に対して異なる位相遅延の領域部分によ
    って生成される出放射線にて測定された場合に位置に依
    存する位相の変動を与え、転写が本質的に照射放射線を
    該マスクに当てることから成り、該マスクが照射放射線
    を変調しこれによって該デバイスパターン化情報及び補
    償情報によって変調された出放射線が生成され、該マス
    クが該出放射線を提供する少なくとも一つの領域を含
    み、該補償情報による質の向上がデバイスパターン化情
    報のエッジの影響下において回折散乱された部分との破
    壊的位相干渉の手段によって転写されたとき該パターン
    のエッジ分解能が向上することから成り、 該マスクが位相遅延の少なくとも4つの異なる値を提供
    し、該4つの値が少なくとも45°ずつ異なることを特
    徴とするプロセス。
  2. 【請求項2】 請求項1のプロセスにおいて、該マスク
    が該4つの値にさらに追加して位相遅延値を提供するこ
    とを特徴とするプロセス。
  3. 【請求項3】 請求項1のプロセスにおいて、該マスク
    が位相遅延の少なくとも8つの値を提供することを特徴
    とするプロセス。
  4. 【請求項4】 請求項3のプロセスにおいて、これら値
    の大多数が一連の最大10°の値間の間隔を構成するこ
    とを特徴とするプロセス。
  5. 【請求項5】 請求項4のプロセスにおいて、該値が最
    大5°の間隔の事実上の連続体を構成することを特徴と
    するプロセス。
  6. 【請求項6】 請求項1のプロセスにおいて、該補償情
    報による質の向上が転写表面上で測定されたときの個々
    の明るいパターン領域あるいは暗いパターン領域内の照
    射放射線の均一性を向上させることを含み、該補償情報
    の結果として選択されたパターン領域内の放射線強度が
    減少されることを特徴とするプロセス。
  7. 【請求項7】 請求項6のプロセスにおいて、該放射線
    強度の減少が該マスク上の対応する選択されたパターン
    領域内の散乱に起因することを特徴とするプロセス。
  8. 【請求項8】 請求項7のプロセスにおいて、本質的な
    散乱がマスク上の回折構造によって生成されることを特
    徴とするプロセス。
  9. 【請求項9】 請求項8のプロセスにおいて、該回折構
    造が異なる位相遅延の交互する形状を含み、これらに機
    能的に依存することを特徴とするプロセス。
  10. 【請求項10】 請求項9のプロセスにおいて、形状の
    間隔及び位相遅延の差の結果として少なくとも一つの選
    択されたマスク領域内の少なくとも一つの位置において
    放射線の5%から95%の範囲内の回折が起こり、これ
    によって回折された放射線が転写表面上に受線されるこ
    とが阻止されることを特徴とするプロセス。
  11. 【請求項11】 請求項10のプロセスにおいて、該少
    なくとも一つの選択されたマスク領域がパターン領域で
    あることを特徴とするプロセス。
  12. 【請求項12】 請求項10のプロセスにおいて、該回
    折の規模が均一でなく、選択された領域内の位置に依存
    することを特徴とするプロセス。
  13. 【請求項13】 請求項12のプロセスにおいて、不均
    一性が選択された領域の大きな部分内において実質的に
    片方向に位置から位置へと回折が増加することからなる
    ことを特徴とするプロセス。
  14. 【請求項14】 請求項1のプロセスにおいて、デバイ
    スパターン化情報の大部分が転写表面の隣接する部分上
    に受線されたとき異なる放射線位相から成り、関連する
    パターン化が位相干渉によって生成されることを特徴と
    するプロセス。
  15. 【請求項15】 請求項14のプロセスにおいて、隣接
    するパターン形状が放射線の値の異なるペアの位相値間
    の位相干渉によって生成され、これによって形状エッジ
    の所のフリンジングによって生成される少なくとも幾つ
    かの干渉ピークの規模が低減されることを特徴とするプ
    ロセス。
  16. 【請求項16】 請求項15のプロセスにおいて、ペア
    の位相値が約90°ずつ異なり、他の放射線と関係なく
    測定されたとき、片方のペアが約0°−180°であ
    り、他方のペアが約90°−270°となることを特徴
    とするプロセス。
  17. 【請求項17】 請求項14のプロセスにおいて、補償
    情報がパターン描画内に含まれる形状付近の転写表面の
    隣接する領域上に受信されたとき異なる位相遅延値を含
    み、これによって形状の歪が小さくなることを特徴とす
    るプロセス。
  18. 【請求項18】 請求項17のプロセスにおいて、この
    歪が本質的にパターン化情報内に含まれる終端ポイント
    を超えて広がる望ましくない形状から成ることを特徴と
    するプロセス。
  19. 【請求項19】 請求項18のプロセスにおいて、転写
    表面の隣接領域が終端ポイントの付近にあり、この隣接
    領域がパイ形状を持ち、このポイトンの頂点から扇形に
    広がることを特徴とするプロセス。
  20. 【請求項20】 請求項19のプロセスにおいて、少な
    くとも3つの位相遅延値の隣接領域が存在し、これらが
    位相遅延差から見たとき同一の間隔を持ち、一連の最少
    0°から最大180°の位相遅延から構成されることを
    特徴とするプロセス。
  21. 【請求項21】 請求項20のプロセスにおいて、少な
    くとも4つの隣接領域が存在することを特徴とするプロ
    セス。
  22. 【請求項22】 請求項17のプロセスにおいて、隣接
    領域がパターン形状分岐ポイント付近に存在することを
    特徴とするプロセス。
  23. 【請求項23】 請求項1のプロセスにおいて、位相変
    動がそれを通じてマスク情報が転写される経路長の付随
    的変動によって生成されることを特徴とするプロセス。
  24. 【請求項24】 請求項23のプロセスにおいて、経路
    長の変動が照射放射線によって横断されるマスク層の厚
    さの変動に対応することを特徴とするプロセス。
  25. 【請求項25】 請求項23のプロセスにおいて、経路
    長の変動がマスク層内の照射放射線に対する屈折率の変
    動に対応することを特徴とするプロセス。
  26. 【請求項26】 請求項1項のプロセスにおいて、マス
    クが透過マスクであることを特徴とするプロセス。
  27. 【請求項27】 請求項1のプロセスにおいて、マスク
    が反射マスクであることを特徴とするプロセス。
  28. 【請求項28】 請求項1から27までの任意のプロセ
    スによって製造される装置。
JP6270292A 1991-03-22 1992-03-19 サブミクロンデバイスの製造プロセス Pending JPH0580493A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US673614 1991-03-22
US07/673,614 US5229255A (en) 1991-03-22 1991-03-22 Sub-micron device fabrication with a phase shift mask having multiple values of phase delay

Publications (1)

Publication Number Publication Date
JPH0580493A true JPH0580493A (ja) 1993-04-02

Family

ID=24703390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6270292A Pending JPH0580493A (ja) 1991-03-22 1992-03-19 サブミクロンデバイスの製造プロセス

Country Status (7)

Country Link
US (1) US5229255A (ja)
EP (1) EP0505102B1 (ja)
JP (1) JPH0580493A (ja)
KR (1) KR100273072B1 (ja)
CA (1) CA2061624C (ja)
DE (1) DE69219929T2 (ja)
HK (1) HK1000542A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914372A (en) * 1997-01-23 1999-06-22 Jsr Corporation Ethylene copolymer rubber composition
US6525150B1 (en) 1999-04-23 2003-02-25 Jsr Corporation Olefin polymerization catalysts and olefin polymer production methods using said olefin polymerization catalysts
JP2008256781A (ja) * 2007-04-02 2008-10-23 Elpida Memory Inc 投影露光用のレチクル、該投影露光用のレチクルの製造方法及び該レチクルを用いた半導体装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367588A (en) * 1992-10-29 1994-11-22 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Communications Method of fabricating Bragg gratings using a silica glass phase grating mask and mask used by same
JPH0534897A (ja) * 1991-07-30 1993-02-12 Fujitsu Ltd 光学マスク及びその製造方法
US5633102A (en) * 1991-08-23 1997-05-27 Intel Corporation Lithography using a new phase-shifting reticle
JP3194155B2 (ja) * 1992-01-31 2001-07-30 キヤノン株式会社 半導体デバイスの製造方法及びそれを用いた投影露光装置
JP3210123B2 (ja) * 1992-03-27 2001-09-17 キヤノン株式会社 結像方法及び該方法を用いたデバイス製造方法
JP2781322B2 (ja) * 1992-04-27 1998-07-30 三菱電機株式会社 ホトマスクの製造方法
JPH0611826A (ja) * 1992-04-28 1994-01-21 Mitsubishi Electric Corp フォトマスク及びその製造方法
US5700602A (en) * 1992-08-21 1997-12-23 Intel Corporation Method and apparatus for precision determination of phase-shift in a phase-shifted reticle
US5789118A (en) * 1992-08-21 1998-08-04 Intel Corporation Method and apparatus for precision determination of phase-shift in a phase-shifted reticle
US5348826A (en) * 1992-08-21 1994-09-20 Intel Corporation Reticle with structurally identical inverted phase-shifted features
KR960015788B1 (ko) * 1993-06-15 1996-11-21 엘지반도체 주식회사 위상반전 마스크의 제조방법
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
US5595843A (en) * 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography
US5827622A (en) * 1995-11-02 1998-10-27 International Business Machines Corporation Reflective lithographic mask
US5942355A (en) * 1996-09-04 1999-08-24 Micron Technology, Inc. Method of fabricating a phase-shifting semiconductor photomask
US5851704A (en) * 1996-12-09 1998-12-22 Micron Technology, Inc. Method and apparatus for the fabrication of semiconductor photomask
US5840448A (en) * 1996-12-31 1998-11-24 Intel Corporation Phase shifting mask having a phase shift that minimizes critical dimension sensitivity to manufacturing and process variance
US6114071A (en) * 1997-11-24 2000-09-05 Asml Masktools Netherlands B.V. Method of fine feature edge tuning with optically-halftoned mask
JP2002501634A (ja) 1998-03-17 2002-01-15 エーエスエムエル マスクツールズ ネザーランズ ビー.ヴィ. 高透過率ハーフトーン型位相シフトマスクを用いた4分の1露光波長以下線形パターン形成方法
DE19957542C2 (de) * 1999-11-30 2002-01-10 Infineon Technologies Ag Alternierende Phasenmaske
DE60124884T2 (de) * 2000-02-14 2007-05-31 Asml Masktools B.V. Verfahren zur verbesserung der fotomaskengeometrie
US6335130B1 (en) 2000-05-01 2002-01-01 Asml Masktools Netherlands B.V. System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features
TW512424B (en) 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask
US6670081B2 (en) 2000-06-13 2003-12-30 Asml Masktools Netherlands B.V. Optical proximity correction method utilizing serifs having variable dimensions
CN1214286C (zh) * 2000-06-22 2005-08-10 皇家菲利浦电子有限公司 形成光学图象的方法、用于本方法的掩模、用本方法制造器件的方法及实施本方法的设备
DE60219544T2 (de) * 2001-02-27 2008-01-03 Asml Netherlands B.V. Methode zur Naheffekt-Korrektur mit teilweise strahlungsdurchlässigen, nicht aufgelösten Hilfsstrukturen
JP4267245B2 (ja) 2001-03-14 2009-05-27 エーエスエムエル マスクツールズ ビー.ブイ. 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
US7355681B2 (en) * 2004-04-09 2008-04-08 Asml Masktools B.V. Optical proximity correction using chamfers and rounding at corners

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1270934C (en) * 1985-03-20 1990-06-26 SPATIAL PHASE MODULATED MASKS AND METHODS FOR MAKING THESE MASKS AND PHASE DIFFRACTION GRATINGS
JP2710967B2 (ja) * 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
EP0653679B1 (en) * 1989-04-28 2002-08-21 Fujitsu Limited Mask, mask producing method and pattern forming method using mask

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914372A (en) * 1997-01-23 1999-06-22 Jsr Corporation Ethylene copolymer rubber composition
US6525150B1 (en) 1999-04-23 2003-02-25 Jsr Corporation Olefin polymerization catalysts and olefin polymer production methods using said olefin polymerization catalysts
JP2008256781A (ja) * 2007-04-02 2008-10-23 Elpida Memory Inc 投影露光用のレチクル、該投影露光用のレチクルの製造方法及び該レチクルを用いた半導体装置

Also Published As

Publication number Publication date
CA2061624A1 (en) 1992-09-23
EP0505102A1 (en) 1992-09-23
DE69219929D1 (de) 1997-07-03
KR100273072B1 (ko) 2000-12-01
US5229255A (en) 1993-07-20
KR920018869A (ko) 1992-10-22
DE69219929T2 (de) 1997-09-11
HK1000542A1 (en) 1998-04-03
EP0505102B1 (en) 1997-05-28
CA2061624C (en) 1999-02-02

Similar Documents

Publication Publication Date Title
JPH0580493A (ja) サブミクロンデバイスの製造プロセス
US5863677A (en) Aligner and patterning method using phase shift mask
KR100579637B1 (ko) 위상경계마스킹을 사용하여 수정된 조명으로 이미징하는 방법
US5246800A (en) Discrete phase shift mask writing
TW530332B (en) Method of manufacturing a device by means of a mask and phase-shifting mask for use in said method
US5840447A (en) Multi-phase photo mask using sub-wavelength structures
TW480368B (en) Lithograph method and mask to its application
JP6118996B2 (ja) フォトマスク、並びにフォトマスクを用いたパターン形成方法及び加工方法
JP3566042B2 (ja) 露光量調節による位相反転マスクの製造方法
US5217831A (en) Sub-micron device fabrication
US7771903B2 (en) Photolithography with optical masks having more transparent features surrounded by less transparent features
US5091979A (en) Sub-micron imaging
DE102015104687B4 (de) Verfahren für einen extrem-ultraviolett-lithografie-prozess
WO2005040919A1 (ja) フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法
US7732106B2 (en) Methods for etching devices used in lithography
US6537837B2 (en) Pattern formation method using two alternating phase shift masks
HK1000542B (en) Sub-micron device fabrication
US7282461B2 (en) Phase-shifting mask and semiconductor device
HK1002397B (en) Sub-micron imaging

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020218