JPH0581101B2 - - Google Patents
Info
- Publication number
- JPH0581101B2 JPH0581101B2 JP62233839A JP23383987A JPH0581101B2 JP H0581101 B2 JPH0581101 B2 JP H0581101B2 JP 62233839 A JP62233839 A JP 62233839A JP 23383987 A JP23383987 A JP 23383987A JP H0581101 B2 JPH0581101 B2 JP H0581101B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- terminal
- reception
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、衝突検出型LANに収容されている
端末を、アクセス方式の異なる通信装置に収容す
るためのインタフエイスモジユールに関する。
端末を、アクセス方式の異なる通信装置に収容す
るためのインタフエイスモジユールに関する。
（従来の技術）
衝突検出型のLAN端末、たとえばIEEE802.3
標準のアクセスインタフエイスを持つ端末をアク
セス方式の異なる通信装置に収容する場合、端末
自身の改造を極力少なくするための接続方式とし
て、第７図に示す構成が考えられる。端末内で
は、端末CPUはアクセスコントローラ（ACC）
５５、シリアルインタフエイスアダプタ（SIA）
５４及びトランシーバ５１を介してケーブル５０
に接続され、通信装置側にモジユールもこれと同
じ構成を持つ。即ちテーブル５０に接続されたト
ランシーバ５２、SIA５３、ACC５６とを有し、
ACCの入出力に通信装置に接続された送信バツ
フア２、受信バツフア３とから成る構成である。
標準のアクセスインタフエイスを持つ端末をアク
セス方式の異なる通信装置に収容する場合、端末
自身の改造を極力少なくするための接続方式とし
て、第７図に示す構成が考えられる。端末内で
は、端末CPUはアクセスコントローラ（ACC）
５５、シリアルインタフエイスアダプタ（SIA）
５４及びトランシーバ５１を介してケーブル５０
に接続され、通信装置側にモジユールもこれと同
じ構成を持つ。即ちテーブル５０に接続されたト
ランシーバ５２、SIA５３、ACC５６とを有し、
ACCの入出力に通信装置に接続された送信バツ
フア２、受信バツフア３とから成る構成である。
（発明が解決しようとする問題点）
この接続方式では、インタフエイスモジユール
として、２個のトランシーバ、同軸ケーブル、
SIA、ACCとを必要とするため、大規模化、高価
格化するなどの問題点を有する。
として、２個のトランシーバ、同軸ケーブル、
SIA、ACCとを必要とするため、大規模化、高価
格化するなどの問題点を有する。
本発明の目的は、規模が小さく経済化がはか
れ、かつ端末の改造を必要としない衝突検出型
LAN端末インタフエイスモジユールを提供する
ことにある。
れ、かつ端末の改造を必要としない衝突検出型
LAN端末インタフエイスモジユールを提供する
ことにある。
（発明の構成）
本発明の衝突検出型LAN端末インタフエイス
モジユールは、送信データ線、受信データ線、衝
突検出信号線により端末に接続され、片側が通信
装置に接続された受信バツフア及び受信バツフア
とを具備し、前記送信データ線を介し送信データ
を受信した場合はかかる送信データを前記送信バ
ツフアと共に前記受信データ線に供給し、前記受
信バツフアからの受信データは前記送信データが
前記端末より供給されていない時前記受信データ
線に供給し、前記受信データ線を介した送信中に
前記送信データ線を介した送信データの受信が生
起した場合は前記衝突検出信号線を介し衝突信号
を送出する。
モジユールは、送信データ線、受信データ線、衝
突検出信号線により端末に接続され、片側が通信
装置に接続された受信バツフア及び受信バツフア
とを具備し、前記送信データ線を介し送信データ
を受信した場合はかかる送信データを前記送信バ
ツフアと共に前記受信データ線に供給し、前記受
信バツフアからの受信データは前記送信データが
前記端末より供給されていない時前記受信データ
線に供給し、前記受信データ線を介した送信中に
前記送信データ線を介した送信データの受信が生
起した場合は前記衝突検出信号線を介し衝突信号
を送出する。
また、本発明の衝突検出型LAN端末インタフ
エイスモジユールは、送信データ線、受信データ
線、衝突検出信号線により端末に接続され、片側
が通信装置に接続された送信バツフア及び受信バ
ツフアと、前記送信バツフア及び受信バツフアの
書き込み、読み出しを制御する制御回路と、端末
側には前記送信データ線に接続された第１のデー
タ入力端子と前記受信データ線に接続された第１
のデータ出力端子と送信バツフア及び受信バツフ
ア側には第２のデータ入力端子、第２のデータ出
力端子及び入力制御端子、出力制御端子を有し前
記第１のデータ入力より送信データが供給された
時伝送符号よりなる送信データを論理信号に変換
し前記第２のデータ出力端子に出力するとともに
送信データの出力を示す送信エネイブル信号を前
記出力制御端子より出力し、前記入力制御端子に
供給される受信エネイブル信号に基づいて前記第
２のデータ入力端子より入力された受信データを
伝送符号に変換し前記第１の出力端子に送出する
インタフエイスアダプタと、前記第２のデータ出
力端子と前記受信バツフアのデータ出力とを入力
とし出力が前記第２のデータ入力端子に接続され
た第１のORゲートと、前記出力制御端子と前記
制御回路からの前記受信バツフアの読み出し制御
信号とを入力し出力が前記入力制御端子に接続さ
れた第２のORゲートと、前記衝突検出信号線に
接続された衝突信号発生回路とから構成され、前
記制御回路は、前記出力制御端子に送信エネイブ
ル信号を検出した場合前記第２のデータ出力端子
上の送信データを前記送信バツフアに書き込み、
前記送信エネイブル信号が検出されずかつ前記受
信バツフアに受信データが到着している場合前記
第２のORゲートに受信エネイブル信号を送出す
るとともに前記受信データを前記受信バツフアよ
り読み出し前記第１のORゲートに送出し、前記
受信データの送出中に前記送信エネイブル信号が
検出された場合は、衝突制御信号により前記衝突
信号発生回路を起動する。
エイスモジユールは、送信データ線、受信データ
線、衝突検出信号線により端末に接続され、片側
が通信装置に接続された送信バツフア及び受信バ
ツフアと、前記送信バツフア及び受信バツフアの
書き込み、読み出しを制御する制御回路と、端末
側には前記送信データ線に接続された第１のデー
タ入力端子と前記受信データ線に接続された第１
のデータ出力端子と送信バツフア及び受信バツフ
ア側には第２のデータ入力端子、第２のデータ出
力端子及び入力制御端子、出力制御端子を有し前
記第１のデータ入力より送信データが供給された
時伝送符号よりなる送信データを論理信号に変換
し前記第２のデータ出力端子に出力するとともに
送信データの出力を示す送信エネイブル信号を前
記出力制御端子より出力し、前記入力制御端子に
供給される受信エネイブル信号に基づいて前記第
２のデータ入力端子より入力された受信データを
伝送符号に変換し前記第１の出力端子に送出する
インタフエイスアダプタと、前記第２のデータ出
力端子と前記受信バツフアのデータ出力とを入力
とし出力が前記第２のデータ入力端子に接続され
た第１のORゲートと、前記出力制御端子と前記
制御回路からの前記受信バツフアの読み出し制御
信号とを入力し出力が前記入力制御端子に接続さ
れた第２のORゲートと、前記衝突検出信号線に
接続された衝突信号発生回路とから構成され、前
記制御回路は、前記出力制御端子に送信エネイブ
ル信号を検出した場合前記第２のデータ出力端子
上の送信データを前記送信バツフアに書き込み、
前記送信エネイブル信号が検出されずかつ前記受
信バツフアに受信データが到着している場合前記
第２のORゲートに受信エネイブル信号を送出す
るとともに前記受信データを前記受信バツフアよ
り読み出し前記第１のORゲートに送出し、前記
受信データの送出中に前記送信エネイブル信号が
検出された場合は、衝突制御信号により前記衝突
信号発生回路を起動する。
（実施例）
第２図ａに本発明のインタフエイスモジユール
を用いた端末の収容形態を示す。一つは、衝突検
出型アクセス方式を有する端末１１を端末の近傍
に設置されたモジユール８−１に接続し、モジユ
ール８−１と通信装置７との間は端末アクセス方
式とは独立した加入者線伝送により接続する形態
であり、もう一つは、通信装置７の近傍に設置さ
れた端末１２は通信装置７内のモジユール８−２
により直接収容する形態である。第２図ｂに示す
既存のゲーブルバスLANにおいては、端末１３
とケーブルバス１５に接続されたタツプトランシ
ーバ１６の間のブランチ線１４で結ぶ形態となつ
ている。このような端末端末自体を改造すること
なく同図ａに示す形態で収容するには、ブランチ
線１４上にアクセスポイント（図にはｘ印で示
す）で接続を図ることが簡単といえる。本発明を
具体的に説明する前にこのアクセスポイントにお
ける信号形式について説明する。このアクセスポ
イントは、３本の信号線からなり、１本は端末か
らトランシーバへの送信データ線、もう１本はト
ランシーバから端末への受信データ線、残りの１
本は、トランシーバで検出した衝突状態を端末に
通知するための衝突検出信号である。
を用いた端末の収容形態を示す。一つは、衝突検
出型アクセス方式を有する端末１１を端末の近傍
に設置されたモジユール８−１に接続し、モジユ
ール８−１と通信装置７との間は端末アクセス方
式とは独立した加入者線伝送により接続する形態
であり、もう一つは、通信装置７の近傍に設置さ
れた端末１２は通信装置７内のモジユール８−２
により直接収容する形態である。第２図ｂに示す
既存のゲーブルバスLANにおいては、端末１３
とケーブルバス１５に接続されたタツプトランシ
ーバ１６の間のブランチ線１４で結ぶ形態となつ
ている。このような端末端末自体を改造すること
なく同図ａに示す形態で収容するには、ブランチ
線１４上にアクセスポイント（図にはｘ印で示
す）で接続を図ることが簡単といえる。本発明を
具体的に説明する前にこのアクセスポイントにお
ける信号形式について説明する。このアクセスポ
イントは、３本の信号線からなり、１本は端末か
らトランシーバへの送信データ線、もう１本はト
ランシーバから端末への受信データ線、残りの１
本は、トランシーバで検出した衝突状態を端末に
通知するための衝突検出信号である。
第１図は本発明の第１の実施例を示すブロツク
図である。本インタフエイスモジユールは、端末
に対しては送信データ線２１、受信データ線２
２、衝突検出信号線２０を有し、通信装置に対し
ては送信バツフア２、受信バツフア３を有してい
る。第４図は端末との間で授受されるデータ即ち
パケツト信号の一般的形式を示す。パケツト信号
は、開始デリミタSD、終了デリミタEDにより開
始と終了が与えられ、宛先アドレスDA、発信ア
ドレスSA、ユーザ情報INFO、フレームチエツ
クシーケンスFCSより構成されている。
図である。本インタフエイスモジユールは、端末
に対しては送信データ線２１、受信データ線２
２、衝突検出信号線２０を有し、通信装置に対し
ては送信バツフア２、受信バツフア３を有してい
る。第４図は端末との間で授受されるデータ即ち
パケツト信号の一般的形式を示す。パケツト信号
は、開始デリミタSD、終了デリミタEDにより開
始と終了が与えられ、宛先アドレスDA、発信ア
ドレスSA、ユーザ情報INFO、フレームチエツ
クシーケンスFCSより構成されている。
第１図において、送信データ線２１を介し入力
された端末からの送信データは送信バツフア２に
供給されると共にORゲート４を介して受信デー
タ線２２に折返される。これは、ケーブルバス型
のLANでは送信データは同時に受信され端末に
折返されるというアクセス形態を実現するための
ものである。この送信データはデリミタ検出回路
６においてその開始が検出され制御回路１に通知
される。制御回路１はこれに基づき送信バツフア
２を起動し送信データの格納を行なう。この格納
はデリミタ回路６が終了デリミタを検出するまで
行なわれる。送信バツフアに格納された送信デー
タは送信路２３により通信装置に送出される。一
方、通信路２４を経て通信装置７からの受信デー
タが受信バツフアに格納されると抑制回路１にそ
の旨通知される。制御回路１は、送信データが端
末より供給されていないならば、受信バツフア３
内の受信データを読み出しORゲート４を介し受
信データ線２２に供給する。受信データを端末へ
送出している時に端末からの送信データをデリミ
タ検出回路６において検出された場合は、制御回
路１は衝突信号発生回路５を起動し衝突検出信号
線２０を介し端末に衝突状態を通知する。以上の
制御により端末からはトランシーバに対するアク
セスと同じ形態で通信ができる。
された端末からの送信データは送信バツフア２に
供給されると共にORゲート４を介して受信デー
タ線２２に折返される。これは、ケーブルバス型
のLANでは送信データは同時に受信され端末に
折返されるというアクセス形態を実現するための
ものである。この送信データはデリミタ検出回路
６においてその開始が検出され制御回路１に通知
される。制御回路１はこれに基づき送信バツフア
２を起動し送信データの格納を行なう。この格納
はデリミタ回路６が終了デリミタを検出するまで
行なわれる。送信バツフアに格納された送信デー
タは送信路２３により通信装置に送出される。一
方、通信路２４を経て通信装置７からの受信デー
タが受信バツフアに格納されると抑制回路１にそ
の旨通知される。制御回路１は、送信データが端
末より供給されていないならば、受信バツフア３
内の受信データを読み出しORゲート４を介し受
信データ線２２に供給する。受信データを端末へ
送出している時に端末からの送信データをデリミ
タ検出回路６において検出された場合は、制御回
路１は衝突信号発生回路５を起動し衝突検出信号
線２０を介し端末に衝突状態を通知する。以上の
制御により端末からはトランシーバに対するアク
セスと同じ形態で通信ができる。
次に通信品質を向上させるための制御について
説明する。前記の衝突状態が生じた場合、送信バ
ツフア２に格納途中の送信データは廃棄する。こ
れにより無駄なデータが送信バツフアを占有する
ことを防ぐことができる。一方、衝突により端末
には受信されなかつた受信バツフア内に受信デー
タは定められた時間待つて受信バツフア３より端
末に対し再送する。これにより、衝突による受信
データの紛失を防ぐことが可能となる。更に、衝
突してから再送を開始するまで再送時間の端末の
再送時間の最小値あるいはそれ以下にすることに
より衝突後の再送は必ず受信バツフア３からの送
出が優先されるので再衝突を防ぐのみならず受信
データの受信バツフア３内の滞留時間を小さくで
きバツフアの有効使用をはかることができる。送
信バツフア２の容量が十分大きくない場合、バツ
フアオーバフローする場合がある。これに対して
は、制御回路１は受信バツフア３を起動しダミー
信号をORゲート４を介し受信データ線２２を供
給する。これにより、端末はキヤリアセンス状態
（ケーブルバスでは他の端末がデータを送出して
いる状態に対応）を検知し、以降データを送信し
ない。送信バツフア２が受信可能になつたらダミ
ー信号の供給を停止する。このようにして、端末
との間でフロー制御を行なうこともできる。ま
た、データ送信直後に、衝突検出信号を検知する
ことを仕様としている端末に対しては、制御回路
１はデリミタ検出回路６の終了デリミタの検出に
基づいて衝突検出信号発生回路５を起動する。
説明する。前記の衝突状態が生じた場合、送信バ
ツフア２に格納途中の送信データは廃棄する。こ
れにより無駄なデータが送信バツフアを占有する
ことを防ぐことができる。一方、衝突により端末
には受信されなかつた受信バツフア内に受信デー
タは定められた時間待つて受信バツフア３より端
末に対し再送する。これにより、衝突による受信
データの紛失を防ぐことが可能となる。更に、衝
突してから再送を開始するまで再送時間の端末の
再送時間の最小値あるいはそれ以下にすることに
より衝突後の再送は必ず受信バツフア３からの送
出が優先されるので再衝突を防ぐのみならず受信
データの受信バツフア３内の滞留時間を小さくで
きバツフアの有効使用をはかることができる。送
信バツフア２の容量が十分大きくない場合、バツ
フアオーバフローする場合がある。これに対して
は、制御回路１は受信バツフア３を起動しダミー
信号をORゲート４を介し受信データ線２２を供
給する。これにより、端末はキヤリアセンス状態
（ケーブルバスでは他の端末がデータを送出して
いる状態に対応）を検知し、以降データを送信し
ない。送信バツフア２が受信可能になつたらダミ
ー信号の供給を停止する。このようにして、端末
との間でフロー制御を行なうこともできる。ま
た、データ送信直後に、衝突検出信号を検知する
ことを仕様としている端末に対しては、制御回路
１はデリミタ検出回路６の終了デリミタの検出に
基づいて衝突検出信号発生回路５を起動する。
第３図は本発明の第２の実施例を示すブロツク
図である。本実施例では、送信バツフア２、受信
バツフア３と通信装置との間のデータの授受にデ
リミタ信号をデータに付加する必要のない場合の
例である。この場合、送信データのデリミタ信号
はデリミタ検出回路６で除去され、送信バツフア
３からの受信データはデリミタ付加回路１７にお
いてデリミタ信号が付加される。また、本実施例
では、送信直後の衝突検出信号の送出制御を制御
回路１から切り離して実現している。デリミタ検
出回路６で検出された終了デリミタによりパルス
発生回路２５は単一パルスを生成する。衝突信号
発生回路は５、このパルス幅の時間、衝突検出信
号を衝突検出信号線２０を介し端末に供給する。
更に、端末との間で授受されるテータが直列デー
タの場合、デリミタ検出回路６に直列並列変換機
能、デリミタ付加回路１７に並列直列変換機能を
具備させれば、送信バツフア２、受信バツフア３
のメモリアクセス速度を低減させることができ
る。
図である。本実施例では、送信バツフア２、受信
バツフア３と通信装置との間のデータの授受にデ
リミタ信号をデータに付加する必要のない場合の
例である。この場合、送信データのデリミタ信号
はデリミタ検出回路６で除去され、送信バツフア
３からの受信データはデリミタ付加回路１７にお
いてデリミタ信号が付加される。また、本実施例
では、送信直後の衝突検出信号の送出制御を制御
回路１から切り離して実現している。デリミタ検
出回路６で検出された終了デリミタによりパルス
発生回路２５は単一パルスを生成する。衝突信号
発生回路は５、このパルス幅の時間、衝突検出信
号を衝突検出信号線２０を介し端末に供給する。
更に、端末との間で授受されるテータが直列デー
タの場合、デリミタ検出回路６に直列並列変換機
能、デリミタ付加回路１７に並列直列変換機能を
具備させれば、送信バツフア２、受信バツフア３
のメモリアクセス速度を低減させることができ
る。
以上、第４図に示す一般的なフレーム構成のデ
ータについて説明してきたが、次にIEEE802.3標
準仕様で規定されている端末のインタフエイスモ
ジユールについて説明する。この時のデータは、
第６図ａに示すように、DA，SA，INFO，FCS
より成る構成にプリアンブル信号PAが先頭に付
加されている。第５図は本発明の第３の実施例を
示すブロツク図である。図中のシリアルインタフ
エイスアダプタ（SIA）３０は公知のインタフエ
イス用LSIで、入力端子２７からは伝送符号化さ
れた送信データが供給されSIA３０は伝送符号を
二値の論理信号（ノンリターンゼロ信号）に変換
し出力端子３３より出力する。この時、SIA３０
は伝送符号の受信を検出し出力制御端子３５より
論理レベル１の送信エネイブル信号を出力する。
一方、入力制御端子３６に論理レベル１の受信エ
ネイブル信号を供給し入力端子３４にデータを入
力すると、SIA３０はかかるデータを伝送符号に
変換して出力端子２８より出力する。送信デー
タ、受信データと各送信及び受信エネイブル信号
との関係を第６図ａ，ｂに示す。本実施例では、
送信データ線２１、受信データ線２２、衝突検出
信号線２０はトランス２６などのトランスを介し
SIA３０に接続されている。出力端子３３からの
送信データはシフトレジスタ３８に供給されると
共にORゲート４を介して入力端子３４に供給さ
れる。同時に出力制御端子３５には送信エネイブ
ル信号が出力され制御回路１に供給される。パル
ス発生回路２５にも送信エネイブル信号は供給さ
れその信号の立ち下がりで、単一パルスがORゲ
ート３１を介し衝突信号発生回路５に供給され
る。衝突信号発生回路５はこれに基づき衝突検出
信号を端子２９を介し衝突検出信号線２０に送出
する。シフトレジスタ３９により並列化された送
信データはラツチ回路４０及びプリアンブル検出
回路３７に供給される。プリアブル検出回路３７
は送信エネイブル信号に基づいて起動しプリアン
ブル信号PAの検出を行なう。カウンタ３８はこ
の検出信号により初期化され計数動作を行ない、
送信データのワード構成に同期したクロツクをラ
ツチ回路４０に供給する。これにより、送信バツ
フア２にはワードに展開された送信データが格納
される。通信装置内のアクセスにプリアンブル信
号PAが不要の場合はプリアンブル信号PA通過後
送信バツフア２への書き込みを開始することによ
りこれを除去する。一方、制御回路１に出力制御
端子３５より送信エネイブル信号が供給されてい
ない時、受信バツフア３内の受信データは読み出
され、プリアンブル信号付加回路４２においてプ
リアンブル信号PAが付加され（受信データに既
にプリアンブル信号が付加されている場合はプリ
アンブル信号付加回路４２は不要である）、シフ
トレジスタ４１により直列信号化されORゲート
４を介して入力端子３４に供給される。制御回路
１は受信データの送出に対応してORゲート３２
を介し入力制御端子３６に受信エネイブル信号を
供給する。制御回路１は受信エネイブル信号送出
中に送信エネイブル信号を検出すると衝突信号発
生回路５をORゲート３１を介し起動する。制御
回路１はこの衝突状態を認識すると、更に受信バ
ツフア２からの読み出しを停止すると共に受信バ
ツフア２の読み出しアドレスを与える受信バツフ
アポインタ４４を衝突以前の状態に戻し、同時に
タイマ４５を起動する。タイマ４５が再送時間の
経過を示したとき制御回路１は再度受信バツフア
からの送信を起動する。送信バツフア２において
も、衝突時には書き込みアドレスを与える送信バ
ツフアポインタ４３を衝突以前の状態に戻す。こ
れにより衝突時に格納された送信データは廃棄さ
れる。送信バツフア２が格納データ量が一定値を
越え受信不可になつた時は、制御回路１は受信バ
ツフア３から端末への送信が行なわれていないな
らば、受信エネイブル信号をSIA３０に供給す
る。これによりSIA３０はダミー信号を端末に送
出し、端末からの送信を抑制することができる。
ータについて説明してきたが、次にIEEE802.3標
準仕様で規定されている端末のインタフエイスモ
ジユールについて説明する。この時のデータは、
第６図ａに示すように、DA，SA，INFO，FCS
より成る構成にプリアンブル信号PAが先頭に付
加されている。第５図は本発明の第３の実施例を
示すブロツク図である。図中のシリアルインタフ
エイスアダプタ（SIA）３０は公知のインタフエ
イス用LSIで、入力端子２７からは伝送符号化さ
れた送信データが供給されSIA３０は伝送符号を
二値の論理信号（ノンリターンゼロ信号）に変換
し出力端子３３より出力する。この時、SIA３０
は伝送符号の受信を検出し出力制御端子３５より
論理レベル１の送信エネイブル信号を出力する。
一方、入力制御端子３６に論理レベル１の受信エ
ネイブル信号を供給し入力端子３４にデータを入
力すると、SIA３０はかかるデータを伝送符号に
変換して出力端子２８より出力する。送信デー
タ、受信データと各送信及び受信エネイブル信号
との関係を第６図ａ，ｂに示す。本実施例では、
送信データ線２１、受信データ線２２、衝突検出
信号線２０はトランス２６などのトランスを介し
SIA３０に接続されている。出力端子３３からの
送信データはシフトレジスタ３８に供給されると
共にORゲート４を介して入力端子３４に供給さ
れる。同時に出力制御端子３５には送信エネイブ
ル信号が出力され制御回路１に供給される。パル
ス発生回路２５にも送信エネイブル信号は供給さ
れその信号の立ち下がりで、単一パルスがORゲ
ート３１を介し衝突信号発生回路５に供給され
る。衝突信号発生回路５はこれに基づき衝突検出
信号を端子２９を介し衝突検出信号線２０に送出
する。シフトレジスタ３９により並列化された送
信データはラツチ回路４０及びプリアンブル検出
回路３７に供給される。プリアブル検出回路３７
は送信エネイブル信号に基づいて起動しプリアン
ブル信号PAの検出を行なう。カウンタ３８はこ
の検出信号により初期化され計数動作を行ない、
送信データのワード構成に同期したクロツクをラ
ツチ回路４０に供給する。これにより、送信バツ
フア２にはワードに展開された送信データが格納
される。通信装置内のアクセスにプリアンブル信
号PAが不要の場合はプリアンブル信号PA通過後
送信バツフア２への書き込みを開始することによ
りこれを除去する。一方、制御回路１に出力制御
端子３５より送信エネイブル信号が供給されてい
ない時、受信バツフア３内の受信データは読み出
され、プリアンブル信号付加回路４２においてプ
リアンブル信号PAが付加され（受信データに既
にプリアンブル信号が付加されている場合はプリ
アンブル信号付加回路４２は不要である）、シフ
トレジスタ４１により直列信号化されORゲート
４を介して入力端子３４に供給される。制御回路
１は受信データの送出に対応してORゲート３２
を介し入力制御端子３６に受信エネイブル信号を
供給する。制御回路１は受信エネイブル信号送出
中に送信エネイブル信号を検出すると衝突信号発
生回路５をORゲート３１を介し起動する。制御
回路１はこの衝突状態を認識すると、更に受信バ
ツフア２からの読み出しを停止すると共に受信バ
ツフア２の読み出しアドレスを与える受信バツフ
アポインタ４４を衝突以前の状態に戻し、同時に
タイマ４５を起動する。タイマ４５が再送時間の
経過を示したとき制御回路１は再度受信バツフア
からの送信を起動する。送信バツフア２において
も、衝突時には書き込みアドレスを与える送信バ
ツフアポインタ４３を衝突以前の状態に戻す。こ
れにより衝突時に格納された送信データは廃棄さ
れる。送信バツフア２が格納データ量が一定値を
越え受信不可になつた時は、制御回路１は受信バ
ツフア３から端末への送信が行なわれていないな
らば、受信エネイブル信号をSIA３０に供給す
る。これによりSIA３０はダミー信号を端末に送
出し、端末からの送信を抑制することができる。
（発明の効果）
以上述べたとおり、本発明によれば下記の利点
を享受することができる。
を享受することができる。
(1) 効果なトランシーバあるいはアクセスコント
ローラを用いることなく、衝突検出型立LAN
端末をアクセス方式の異なる通信装置に収容で
きる。
ローラを用いることなく、衝突検出型立LAN
端末をアクセス方式の異なる通信装置に収容で
きる。
(2) 簡易な論理回路で実現できるのでインタフエ
イスモジユールの小規模化をはかることができ
る。
イスモジユールの小規模化をはかることができ
る。
(3) 送信バツフアと端末間とのフロー制御を実現
できる。
できる。
(4) 端末とインタフエイスモジユール間の衝突時
においても再送時にはモジユール側が優先する
ので再度の衝突を防ぎ、更に受信バツフアのデ
ータ滞留時間を短くできバツフアの有効利用が
はかれる。
においても再送時にはモジユール側が優先する
ので再度の衝突を防ぎ、更に受信バツフアのデ
ータ滞留時間を短くできバツフアの有効利用が
はかれる。
第１図、第３図、第５図は本発明の第１の実施
例を示すブロツク図、第２図は端末の収容形態及
びケーブルLANにおける収容形態を示す図、第
４図はデータフレーム構成を示す図、第６図はデ
ータフレームの別の構成及びエネイブル信号との
関係を示す図、第７図は従来技術を説明するため
の図である。 図において、１は制御回路、２，３はバツフ
ア、４，３１，３２はORゲート、５は衝突信号
発生回路、６はデリミタ検出回路、１７はデリミ
タ付加回路、７は通信装置、１１，１２，１３は
端末、８−１，８−２はインタフエイスモジユー
ル、１６，５１，５２はトランシーバ、１５，５
０はケーブル、１４はブランチケーブル、２６は
トランス、３０，５３，５４はシリアルインタフ
エイスアダプタ、２５はパルス発生回路、３７は
プリアンブル検出回路、４２はプリアンブル付加
回路、３９，４１はシフトレジスタ、３８はカウ
ンタ、４０はラツチ回路、４３，４４はポイン
タ、４５はタイマを示す。
例を示すブロツク図、第２図は端末の収容形態及
びケーブルLANにおける収容形態を示す図、第
４図はデータフレーム構成を示す図、第６図はデ
ータフレームの別の構成及びエネイブル信号との
関係を示す図、第７図は従来技術を説明するため
の図である。 図において、１は制御回路、２，３はバツフ
ア、４，３１，３２はORゲート、５は衝突信号
発生回路、６はデリミタ検出回路、１７はデリミ
タ付加回路、７は通信装置、１１，１２，１３は
端末、８−１，８−２はインタフエイスモジユー
ル、１６，５１，５２はトランシーバ、１５，５
０はケーブル、１４はブランチケーブル、２６は
トランス、３０，５３，５４はシリアルインタフ
エイスアダプタ、２５はパルス発生回路、３７は
プリアンブル検出回路、４２はプリアンブル付加
回路、３９，４１はシフトレジスタ、３８はカウ
ンタ、４０はラツチ回路、４３，４４はポイン
タ、４５はタイマを示す。
Claims (1)
- 【特許請求の範囲】 １ 送信データ線、受信データ線、衝突検出信号
線により端末に接続され、片側が通信装置に接続
され送信バツフア及び受信バツフアとを具備し、
前記送信データ線を介し送信データを受信した場
合はかかる送信データを前記送信バツフアと共に
前記受信データ線に供給し、前記受信バツフアか
らの受信データは前記送信データが前記端末より
供給されていない時前記受信データ線に供給し、
前記受信データ線を介した受信データの送信中に
前記送信データ線を介した送信データの受信が生
起した場合は前記衝突検出信号線を介し衝突信号
を送出することを特徴とする衝突検出型LAN端
末インタフエイスモジユール。 ２ 前記衝突が生じた場合は前記送信データを廃
棄することを特徴とする特許請求の範囲第１項記
載の衝突検出型LAN端末インタフエイスモジユ
ール。 ３ 前記衝突が生じた場合は前記受信バツフアは
前記受信データの再送を行なうことを特徴とする
特許請求の範囲第１項または第２項記載の衝突検
出型LAN端末インタフエイスモジユール。 ４ 前記再送を起動するまでの時間を前記端末の
再送時間の最小値あるいはそれ以下にすることを
特徴とする特許請求の範囲第３項記載の衝突検出
型LAN端末インタフエイスモジユール。 ５ 前記送信バツフアが受信不可でかつ受信バツ
フアから端末への受信データの転送が行なわれて
いない場合、前記受信データ線に信号を供給する
ことを特徴とする特許請求の範囲第１項、第２
項、第３または第４項記載の衝突検出型LAN端
末インタフエイスモジユール。 ６ 前記送信データ線を介し受信された送信デー
タのデリミテイング信号を除去して前記送信バツ
フアに書き込むことを特徴とする特許請求の範囲
第１項、第２項、第３項、第４項または第５項記
載の衝突検出型LAN端末インタフエイスモジユ
ール。 ７ 前記送信データ線を介し受信された送信デー
タの開始デリミテイング信号を検出し送信データ
の開始を認識し、前記送信データを並列展開して
前記送信バツフアに書き込むことを特徴とする特
許請求の範囲第１項、第２項、第３項、第４項、
第５項または第６項記載の衝突検出型LAN端末
インタフエイスモジユール。 ８ 前記受信バツフアよりよみだされた受信デー
タにデリミテイング信号を付加して前記受信デー
タ線に供給することを特徴とする特許請求の範囲
第１項、第２項、第３項、第４項、第５項、第６
項または第７項記載の衝突検出型LAN端末イン
タフエイスモジユール。 ９ 前記送信データ線より送信データが供給され
た時、かかる送信の終了後、前記衝突検出信号線
を介し衝突検出信号を送出することを特徴とする
特許請求の範囲第１項、第２項、第３項、第４
項、第５項、第６項、第７項または第８項記載の
衝突検出型LAN端末インタフエイスモジユール。 １０ 送信データ線、受信データ線、衝突検出信
号線により端末に接続され、片側が通信装置に接
続された送信バツフア及び受信バツフアと、前記
受信バツフア及び受信バツフアの書き込み、読み
出しを抑制する制御回路と、端末側には前記送信
データ線に接続された第１のデータ入力端子と前
記受信データ線に接続された第１のデータ出力端
子と送信バツフア及び受信バツフア側には第２の
データ入力端子、第２のデータ出力端子及び入力
制御端子、出力制御端子を有し前記第１のデータ
入力より送信データが供給された時伝送符号より
なる前記送信データを論理信号に変換し前記第２
のデータ出力端子に出力するとともに送信データ
の出力を示す送信エネイブル信号を前記出力制御
端子より出力し、前記入力制御端子に供給される
受信エネイブル信号に基づいて前記第２のデータ
入力端子より入力された受信データを伝送符号に
変換し前記第１の出力端子に送出するインタフエ
イスアダプタと、前記第２のデータ出力端子と前
記受信バツフアのデータ出力とを入力とし出力が
前記第２のデータ入力端子に接続された第１の
ORゲートと、前記出力制御端子からの送信エネ
イブル信号と前記制御回路からの受信エネイブル
信号とを入力し出力が前記入力制御端子に接続さ
れた第２のORゲートと、前記衝突検出信号線に
接続された衝突信号発生回路とから構成され、前
記制御回路は、前記出力制御端子に送信エネイブ
ル信号を検出した場合前記第２のデータ出力端子
上の送信データを前記送信バツフアに書き込み、
前記送信エネイブル信号が検出されずかつ前記受
信バツフアに受信データが到着している場合前記
第２のORゲートに受信エネイブル信号を送出す
るとともに前記受信データを前記受信バツフアよ
り読み出し前記第１のORゲートに送出し、前記
受信データの送出中に前記送出エネイブル信号が
検出された場合は、衝突制御信号により前記衝突
信号発生回路を起動することを特徴とする衝突検
出型LAN端末インタフエイスモジユール。 １１ 前記制御回路は、前記受信データの送出中
に前記送信エネイブル信号が検出された場合は、
前記送信データの送信バツフアへの書き込みを停
止し、かかる送信データを廃棄することを特徴と
する特許請求の範囲第１０項記載の衝突検出型
LAN端末インタフエイスモジユール。 １２ 前記制御回路は再送用タイマを具備し、前
記受信データの送出中に前記送信エネイブル信号
が検出された場合は、前記タイマを起動し前記タ
イマが定められた値を示した時、前記受信データ
の再送出を起動することを特徴とする特許請求の
範囲第１０項または第１１項記載の衝突検出型
LAN端末インタフエイスモジユール。 １３ 前記タイマの前記定められた値を端末の再
送タイマの再送時間の最小値あるいはそれ以下に
することを特徴とする特許請求の範囲第１２項記
載の衝突検出型LAN端末インタフエイスモジユ
ール。 １４ 前記制御回路は、前記送信バツフアが受信
不可でかつ前記受信バツフアより前記インタフエ
イスアダプタへの受信データの転送が行なわれて
いない場合、前記第２のORゲートに受信エネイ
ブル信号を供給することを特徴とする特許請求の
範囲第１０項、第１１項、第１２項または第１３
項記載の衝突検出型LAN端末インタフエイスモ
ジユール。 １５ 前記第２のデータ出力端子と前記受信バツ
フアとの間にプリアンブル検出回路を設け、かか
るプリアンブル信号の通過後前記送信バツフアの
書き込みを起動することを特徴とする特許請求の
範囲第１０項、第１１項、第１２項、第１３項ま
たは第１４項記載の衝突検出型LAN端末インタ
フエイスモジユール。 １６ 前記第２のデータ出力端子と前記受信バツ
フアとの間にプリアンブル検出回路及び直列並列
変換回路を設け、かかるプリアンブル信号の検出
時点を基準にして、前記第２のデータ出力端子か
らの送信データを並列化して前記送信バツフア供
給することを特徴とする特許請求の範囲第１０
項、第１１項、第１２項、第１３項、第１４項ま
たは第１５項記載の衝突検出型LAN端末インタ
フエイスモジユール。 １７ 前記受信バツフアと前記第１のORゲート
の間にプリアンブル挿入回路を設け、前記受信バ
ツフアより読み出される受信データの先頭にプリ
アンブル信号を挿入することを特徴とする特許請
求の範囲第１０項、第１１項、第１２項、第１３
項、第１４項、第１５項または第１６項記載の衝
突検出型LAN端末インタフエイスモジユール。 １８ 前記出力制御端子に入力が接続された前記
送信エネイブル信号の後端において単一パルスを
発生するパルス発生回路と、前記パルス発生回路
の出力と前記制御回路の衝突制御信号を入力する
第３のORゲートとを具備し、前記第３のORゲ
ートの出力により前記衝突信号発生回路を起動さ
せることを特徴とする特許請求の範囲第１０項、
第１１項、第１２項、第１３項、第１４項、第１
５項、第１６項または第１７項記載の衝突検出型
LAN端末インタフエイスモジユール。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233839A JPS6477339A (en) | 1987-09-18 | 1987-09-18 | Collision detecting type lan terminal interface module |
| EP88115193A EP0307931B1 (en) | 1987-09-18 | 1988-09-16 | Interface module for connecting collision detection LAN user terminals to a switching network having a different access mode. |
| DE3888763T DE3888763T2 (de) | 1987-09-18 | 1988-09-16 | Schnittstellenmodul zur Verbindung von Benutzerendgeräten eines lokalen Kollisionserkennungsnetzwerkes mit einem Vermittlungsnetz mit unterschiedlicher Zugriffsart. |
| CA000577636A CA1322238C (en) | 1987-09-18 | 1988-09-16 | Interface module for connecting collision detection lan user terminals to different access mode switching network |
| US07/246,061 US4910507A (en) | 1987-09-18 | 1988-09-19 | Interface module for connecting collision detection LAN user terminals to different access mode switching network |
| AU22364/88A AU604439B2 (en) | 1987-09-18 | 1988-09-19 | Interface module for connecting collision detection lan user terminals to different access mode switching network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233839A JPS6477339A (en) | 1987-09-18 | 1987-09-18 | Collision detecting type lan terminal interface module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6477339A JPS6477339A (en) | 1989-03-23 |
| JPH0581101B2 true JPH0581101B2 (ja) | 1993-11-11 |
Family
ID=16961372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62233839A Granted JPS6477339A (en) | 1987-09-18 | 1987-09-18 | Collision detecting type lan terminal interface module |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4910507A (ja) |
| EP (1) | EP0307931B1 (ja) |
| JP (1) | JPS6477339A (ja) |
| AU (1) | AU604439B2 (ja) |
| CA (1) | CA1322238C (ja) |
| DE (1) | DE3888763T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2638923B1 (fr) * | 1988-11-08 | 1990-12-21 | Bull Sa | Unite d'acces a un support de transmission d'un reseau local |
| US5023870A (en) * | 1989-06-22 | 1991-06-11 | Ag Communication Systems Corporation | Interface circuit for data transmission between a microprocessor system and a time-division-multiplexed system |
| US5107489A (en) * | 1989-10-30 | 1992-04-21 | Brown Paul J | Switch and its protocol for making dynamic connections |
| FR2672404B1 (fr) * | 1991-02-05 | 1995-02-17 | Peugeot | Dispositif de gestion de l'acces de stations de traitement d'informations a un reseau de transmission d'informations par voie optique entre ces stations. |
| JP3160350B2 (ja) * | 1991-05-30 | 2001-04-25 | 株式会社リコー | 通信網制御方法 |
| US5235592A (en) * | 1991-08-13 | 1993-08-10 | International Business Machines Corporation | Dynamic switch protocols on a shared medium network |
| US5289458A (en) * | 1992-03-30 | 1994-02-22 | Intel Corporation | Apparatus for accomplishing autoport selection |
| JP3381870B2 (ja) * | 1992-11-30 | 2003-03-04 | ヒューレット・パッカード・カンパニー | 移動コンピュータ・ネットワーク・アダプタ |
| US5546543A (en) * | 1993-03-26 | 1996-08-13 | Digital Equipment Corporation | Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress |
| US6067408A (en) * | 1993-05-27 | 2000-05-23 | Advanced Micro Devices, Inc. | Full duplex buffer management and apparatus |
| US5448566A (en) * | 1993-11-15 | 1995-09-05 | International Business Machines Corporation | Method and apparatus for facilitating communication in a multilayer communication architecture via a dynamic communication channel |
| US6002675A (en) * | 1997-01-06 | 1999-12-14 | Cabletron Systems, Inc. | Method and apparatus for controlling transmission of data over a network |
| US6097705A (en) * | 1997-01-06 | 2000-08-01 | Cabletron Systems, Inc. | Buffered repeater with independent ethernet collision domains |
| JP2004021938A (ja) * | 2002-06-20 | 2004-01-22 | Oki Electric Ind Co Ltd | データ転送制御回路 |
| DE10305192A1 (de) * | 2003-02-08 | 2004-08-26 | BEGO Bremer Goldschlägerei Wilh. Herbst GmbH & Co. | Kommunikationseinrichtung zum Datenaustausch |
| US20040228341A1 (en) * | 2003-05-12 | 2004-11-18 | Avi Costo | De-activation, at least in part, of receiver, in response, at least in part, to determination that an idle condition exists |
| US8000278B2 (en) * | 2003-05-12 | 2011-08-16 | Intel Corporation | De-activation, at least in part, of receiver, in response, at least in part, to determination that an idle condition exists |
| KR20040110302A (ko) * | 2003-06-18 | 2004-12-31 | 삼성전자주식회사 | 액세스 포인트를 이용한 무선네트워크 통신 방법 |
| US7567517B2 (en) * | 2004-05-25 | 2009-07-28 | Intel Corporation | Performing channel analysis over a link |
| US7917906B2 (en) * | 2004-07-02 | 2011-03-29 | Seagate Technology Llc | Resource allocation in a computer-based system |
| US8776049B2 (en) * | 2004-10-20 | 2014-07-08 | Seagate Technology Llc | Address aligned resource set allocation in a memory space |
| EP2045937B1 (en) * | 2007-10-04 | 2019-06-19 | Microchip Technology Germany GmbH | System and method for real time synchronization through a communication system |
| EP2288058B1 (en) * | 2009-08-21 | 2012-05-23 | SMSC Europe GmbH | System and method for detection of multiple timing masters in a network |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3843834A (en) * | 1969-10-06 | 1974-10-22 | Honeywell Inc | Bidirectional line driver-receiver circuit |
| US4259663A (en) * | 1979-06-07 | 1981-03-31 | Ford Motor Company | Contention interference detection by comparison of transmitted and received signal information |
| US4292623A (en) * | 1979-06-29 | 1981-09-29 | International Business Machines Corporation | Port logic for a communication bus system |
| US4282512A (en) * | 1980-02-04 | 1981-08-04 | Xerox Corporation | Data communication system |
| EP0051960A1 (en) * | 1980-11-10 | 1982-05-19 | Xerox Corporation | A shared line transmitter |
| US4500990A (en) * | 1982-04-14 | 1985-02-19 | Nec Corporation | Data communication device including circuitry responsive to an overflow of an input packet buffer for causing a collision |
| JPS5966243A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | デ−タ通信方式 |
| US4519074A (en) * | 1983-05-31 | 1985-05-21 | Rca Corporation | Transceiver having collision detection capability for contention-formatted FDM local area networks |
| AU583316B2 (en) * | 1984-11-13 | 1989-04-27 | Alcatel N.V. | Apparatus for masterless collision detection |
| IT1184933B (it) * | 1985-03-28 | 1987-10-28 | Olivetti & Co Spa | Circuito di integrazione per la trasmissione e la ricezione di dati |
| US4751701A (en) * | 1985-11-14 | 1988-06-14 | Hughes Network Systems, Inc. | TDM collision detector |
| US4706082A (en) * | 1986-02-24 | 1987-11-10 | Chrysler Motors Corporation | Serial data bus for intermodule data communications |
| US4742349A (en) * | 1986-05-22 | 1988-05-03 | Chrysler Motors Corporation | Method for buffered serial peripheral interface (SPI) in a serial data bus |
-
1987
- 1987-09-18 JP JP62233839A patent/JPS6477339A/ja active Granted
-
1988
- 1988-09-16 EP EP88115193A patent/EP0307931B1/en not_active Expired - Lifetime
- 1988-09-16 DE DE3888763T patent/DE3888763T2/de not_active Expired - Fee Related
- 1988-09-16 CA CA000577636A patent/CA1322238C/en not_active Expired - Fee Related
- 1988-09-19 US US07/246,061 patent/US4910507A/en not_active Expired - Lifetime
- 1988-09-19 AU AU22364/88A patent/AU604439B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0307931B1 (en) | 1994-03-30 |
| EP0307931A2 (en) | 1989-03-22 |
| AU2236488A (en) | 1989-03-23 |
| EP0307931A3 (en) | 1990-10-10 |
| DE3888763T2 (de) | 1994-08-04 |
| AU604439B2 (en) | 1990-12-13 |
| DE3888763D1 (de) | 1994-05-05 |
| JPS6477339A (en) | 1989-03-23 |
| US4910507A (en) | 1990-03-20 |
| CA1322238C (en) | 1993-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0581101B2 (ja) | ||
| US4337465A (en) | Line driver circuit for a local area contention network | |
| US4441162A (en) | Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium | |
| KR920002900B1 (ko) | 통신회로망 장치 | |
| US3975712A (en) | Asynchronous communication interface adaptor | |
| EP0076880A1 (en) | A local area contention network data communication system | |
| US5748684A (en) | Resynchronization of a synchronous serial interface | |
| US4593281A (en) | Local area network interframe delay controller | |
| JPS63296540A (ja) | 単一集積回路マイクロ制御器におけるマルチプロトコル通信制御器 | |
| US4637015A (en) | Packet transmission and reception via a shared DMA channel | |
| EP0088617B1 (en) | Bit-oriented line adapter system | |
| US4612541A (en) | Data transmission system having high-speed transmission procedures | |
| JPH07200432A (ja) | データ通信方法及びシステム連結装置 | |
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| KR100208280B1 (ko) | 선입선출 제어부를 갖는 데이터 전송 장치 | |
| JP2624265B2 (ja) | データ伝送装置 | |
| JP3430689B2 (ja) | 双方向リピータ装置 | |
| CA1184312A (en) | Memory selection in a multiple line adapter organization | |
| JPS5814105B2 (ja) | 半二重伝送方式 | |
| JPS635452A (ja) | 伝送制御装置 | |
| JPH0249584B2 (ja) | ||
| JPS63121962A (ja) | 非同期デ−タ転送方式 | |
| JPS5860842A (ja) | 航空機用光デ−タバスシステム | |
| JPS60137A (ja) | 伝送装置の送受信デ−タの転送方式 | |
| JPH035099B2 (ja) |