JPH0581173A - システムバス間ステータス情報転送装置 - Google Patents
システムバス間ステータス情報転送装置Info
- Publication number
- JPH0581173A JPH0581173A JP3035943A JP3594391A JPH0581173A JP H0581173 A JPH0581173 A JP H0581173A JP 3035943 A JP3035943 A JP 3035943A JP 3594391 A JP3594391 A JP 3594391A JP H0581173 A JPH0581173 A JP H0581173A
- Authority
- JP
- Japan
- Prior art keywords
- module
- information
- status information
- status
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Hardware Redundancy (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 システムバス上に多数のモジュールが接続さ
れているシステムで、各モジュールのステータスを確実
に認識できるシステムバス間ステータス情報転送装置を
実現する。 【構成】 複数のモジュールがシステムバス上に接続さ
れたシステムの各モジュールのステータス情報を得るシ
ステムバス間ステータス情報転送装置において、ステー
タス情報を得ようとするモジュールのＩＤ情報をシステ
ムバス上にシリアルデータとして送出し、各モジュール
よりシステムバスを介して送られたステータス情報を受
けるマスタ制御回路（ＭＣ）を複数のモジュールのうち
の一に内蔵し、マスタ制御回路（ＭＣ）より送られたＩ
Ｄ情報を各モジュール内のＩＤ情報と比較し、ＩＤ情報
が一致した場合にはモジュールのステータス情報をシリ
アルデータとして送出するスレーブ制御回路（ＳＣ）を
残余の各モジュールに内蔵する。
れているシステムで、各モジュールのステータスを確実
に認識できるシステムバス間ステータス情報転送装置を
実現する。 【構成】 複数のモジュールがシステムバス上に接続さ
れたシステムの各モジュールのステータス情報を得るシ
ステムバス間ステータス情報転送装置において、ステー
タス情報を得ようとするモジュールのＩＤ情報をシステ
ムバス上にシリアルデータとして送出し、各モジュール
よりシステムバスを介して送られたステータス情報を受
けるマスタ制御回路（ＭＣ）を複数のモジュールのうち
の一に内蔵し、マスタ制御回路（ＭＣ）より送られたＩ
Ｄ情報を各モジュール内のＩＤ情報と比較し、ＩＤ情報
が一致した場合にはモジュールのステータス情報をシリ
アルデータとして送出するスレーブ制御回路（ＳＣ）を
残余の各モジュールに内蔵する。
Description
【０００１】
【産業上の利用分野】本発明は、システムバス間ステー
タス情報転送装置に関する。
タス情報転送装置に関する。
【０００２】
【従来の技術】同一のシステムバス上に多数のカードタ
イプのモジュールが接続されたシステムにおいてトラブ
ルが発生した場合に、そのトラブルを解決する手掛かり
としては、各モジュールのフロントパネル面のＬＥＤ表
示に示されたステータス情報が重要な意味を持つ。
イプのモジュールが接続されたシステムにおいてトラブ
ルが発生した場合に、そのトラブルを解決する手掛かり
としては、各モジュールのフロントパネル面のＬＥＤ表
示に示されたステータス情報が重要な意味を持つ。
【０００３】特に、システムダウン時には各モジュール
に対するアクセスが不能になるので、視覚的に直接ステ
ータスを知ることができるＬＥＤ表示はトラブルシュー
ティングに大きく貢献する。
に対するアクセスが不能になるので、視覚的に直接ステ
ータスを知ることができるＬＥＤ表示はトラブルシュー
ティングに大きく貢献する。
【０００４】しかしながら、パネル面の制約から表示で
きる内容（情報量）に限度がある。従って、少ないステ
ータス情報源から不具合の内容を推測しなければならな
い。換言すると、各カードのステータス情報の表示内容
が多いほどトラブルシューティングに要する時間が短く
なるといっても過言ではない。
きる内容（情報量）に限度がある。従って、少ないステ
ータス情報源から不具合の内容を推測しなければならな
い。換言すると、各カードのステータス情報の表示内容
が多いほどトラブルシューティングに要する時間が短く
なるといっても過言ではない。
【０００５】
【発明が解決しようとする課題】しかし、上述の方法に
よると、各モジュールのパネル面を直接確認する必要が
ある。従って、同一のシステムバスに多数のモジュール
が接続されているような場合、すべてのモジュールのパ
ネル面を視認することは困難である。
よると、各モジュールのパネル面を直接確認する必要が
ある。従って、同一のシステムバスに多数のモジュール
が接続されているような場合、すべてのモジュールのパ
ネル面を視認することは困難である。
【０００６】本発明はこのような点に着目してなされた
ものであり、その目的は、システムバス上に多数のモジ
ュールが接続されているシステムにおいて、各モジュー
ルのステータスを確実に認識することが可能なシステム
バス間ステータス情報転送装置を提供することにある。
ものであり、その目的は、システムバス上に多数のモジ
ュールが接続されているシステムにおいて、各モジュー
ルのステータスを確実に認識することが可能なシステム
バス間ステータス情報転送装置を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決する本発
明は、複数のモジュールがシステムバス上に接続された
システムの各モジュールのステータス情報を得るための
システムバス間ステータス情報転送装置であって、複数
のモジュールのうちの一に内蔵され、ステータス情報を
得ようとするモジュールのＩＤ情報をシステムバス上に
シリアルデータとして送出し、各モジュールよりシステ
ムバスを介して送られたステータス情報を受けるマスタ
制御回路と、マスタ制御回路が内蔵されたモジュール以
外の各モジュールに内蔵され、マスタ制御回路より送ら
れたＩＤ情報を各モジュール内のＩＤ情報と比較し、Ｉ
Ｄ情報が一致した場合にはモジュールのステータス情報
をシリアルデータとして送出するスレーブ制御回路とを
備えたことを特徴とするものである。
明は、複数のモジュールがシステムバス上に接続された
システムの各モジュールのステータス情報を得るための
システムバス間ステータス情報転送装置であって、複数
のモジュールのうちの一に内蔵され、ステータス情報を
得ようとするモジュールのＩＤ情報をシステムバス上に
シリアルデータとして送出し、各モジュールよりシステ
ムバスを介して送られたステータス情報を受けるマスタ
制御回路と、マスタ制御回路が内蔵されたモジュール以
外の各モジュールに内蔵され、マスタ制御回路より送ら
れたＩＤ情報を各モジュール内のＩＤ情報と比較し、Ｉ
Ｄ情報が一致した場合にはモジュールのステータス情報
をシリアルデータとして送出するスレーブ制御回路とを
備えたことを特徴とするものである。
【０００８】
【作用】本発明において、一のモジュールに内蔵された
マスタ制御回路から、ステータス情報を得ようとするモ
ジュールのＩＤ情報がシリアルデータとして送出され
る。ＩＤ情報を受けたモジュールのスレーブ制御回路
は、受けたＩＤ情報と各自のモジュールのＩＤ情報とを
比較し、ＩＤ情報が一致していたらステータス情報をシ
リアルデータとして送出する。このようにしてステータ
ス情報が転送されるが、シリアルデータとしてシステム
バスと独立して動作しているため、システムトラブルや
システムバスダウンに影響されることがない。
マスタ制御回路から、ステータス情報を得ようとするモ
ジュールのＩＤ情報がシリアルデータとして送出され
る。ＩＤ情報を受けたモジュールのスレーブ制御回路
は、受けたＩＤ情報と各自のモジュールのＩＤ情報とを
比較し、ＩＤ情報が一致していたらステータス情報をシ
リアルデータとして送出する。このようにしてステータ
ス情報が転送されるが、シリアルデータとしてシステム
バスと独立して動作しているため、システムトラブルや
システムバスダウンに影響されることがない。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１０】図１は本発明の一実施例の全体を示すシス
テム構成図であり、図２及び図３は図１に示した要部の
構成を詳細に示す構成図である。また、図４は動作の状
態を示すタイムチャートであり、図５は図３に示した装
置の動作時の状態遷移を示す状態遷移図である。
テム構成図であり、図２及び図３は図１に示した要部の
構成を詳細に示す構成図である。また、図４は動作の状
態を示すタイムチャートであり、図５は図３に示した装
置の動作時の状態遷移を示す状態遷移図である。
【００１１】この実施例では、システムバスとして業界
標準となっているＶＭＥバスを使用した場合について説
明を行う。ＶＭＥバス１には複数のモジュールが接続さ
れており、その内の１つをステータス通信用のマスタ
（マスタモジュール）Ｍとし、残りをスレーブ（スレー
ブモジュール）Ｓとする。ＶＭＥバス１にはシリアル通
信用としてSERCLK（シリアル通信用クロック）と、SERD
AT（シリアルデータ）とが用意されており、このプロト
コルについてはユーザに開放されている。そこで、本実
施例ではこのSERCLKとSERDATとを使用することにより、
各スレーブモジュールのステータス情報をマスタモジュ
ールが知りうるように構成した。
標準となっているＶＭＥバスを使用した場合について説
明を行う。ＶＭＥバス１には複数のモジュールが接続さ
れており、その内の１つをステータス通信用のマスタ
（マスタモジュール）Ｍとし、残りをスレーブ（スレー
ブモジュール）Ｓとする。ＶＭＥバス１にはシリアル通
信用としてSERCLK（シリアル通信用クロック）と、SERD
AT（シリアルデータ）とが用意されており、このプロト
コルについてはユーザに開放されている。そこで、本実
施例ではこのSERCLKとSERDATとを使用することにより、
各スレーブモジュールのステータス情報をマスタモジュ
ールが知りうるように構成した。
【００１２】図２に示すマスタモジュールＭに内蔵され
たマスタ制御回路ＭＣは、以下の機能を有する。 バス１上にシリアル通信用のクロック（SERCLK）オシ
レータ３よりを供給する。但し、通信用としてシステム
クロック（SYSCLK）を使用する場合には、SERCLKの供給
は不要である。 スレーブモジュールＳからのステータス情報を読み出
す場合、スレーブモジュールのＩＤ情報をシリアルデー
タとして、並列直列変換シフトレジスタ５を経由してＶ
ＭＥバス１上のSERDAT線に送出する。 上記のＩＤ情報送出により、ＩＤ情報に対応したスレ
ーブモジュールＳからのステータス情報を直列並列変換
シフトレジスタ７によりパラレルデータに変換する。
たマスタ制御回路ＭＣは、以下の機能を有する。 バス１上にシリアル通信用のクロック（SERCLK）オシ
レータ３よりを供給する。但し、通信用としてシステム
クロック（SYSCLK）を使用する場合には、SERCLKの供給
は不要である。 スレーブモジュールＳからのステータス情報を読み出
す場合、スレーブモジュールのＩＤ情報をシリアルデー
タとして、並列直列変換シフトレジスタ５を経由してＶ
ＭＥバス１上のSERDAT線に送出する。 上記のＩＤ情報送出により、ＩＤ情報に対応したスレ
ーブモジュールＳからのステータス情報を直列並列変換
シフトレジスタ７によりパラレルデータに変換する。
【００１３】次に、図３に示すスレーブモジュールに内
蔵されたスレーブ制御回路ＳＣは、以下の機能を有す
る。 スレーブモジュールにはそれぞれ独立のＩＤ情報（カ
ードのベースアドレスがディップスイッチ等により設定
されている）を持ち、マスタモジュールＭからのSERCLK
に同期したＩＤ情報（SERDAT線上の信号）と自分のＩＤ
情報とを比較する。 ＩＤ情報の比較の結果、一致した場合は、マスタモジ
ュールＭからのステータス読み出し要求があったことを
意味している。この場合、自分のステータス情報をロジ
ックシーケンサ９を経由してSEDAT として送出する。こ
の場合、SEDAT はSECLK に同期させる。
蔵されたスレーブ制御回路ＳＣは、以下の機能を有す
る。 スレーブモジュールにはそれぞれ独立のＩＤ情報（カ
ードのベースアドレスがディップスイッチ等により設定
されている）を持ち、マスタモジュールＭからのSERCLK
に同期したＩＤ情報（SERDAT線上の信号）と自分のＩＤ
情報とを比較する。 ＩＤ情報の比較の結果、一致した場合は、マスタモジ
ュールＭからのステータス読み出し要求があったことを
意味している。この場合、自分のステータス情報をロジ
ックシーケンサ９を経由してSEDAT として送出する。こ
の場合、SEDAT はSECLK に同期させる。
【００１４】このような機能を有する各部の動作時のタ
イミングを図４に示したタイムチャートにより説明す
る。ここでは、各スレーブモジュールのＩＤ情報として
４ビットのデータ，ステータス情報として４ビットのデ
ータを授受する場合について説明する。
イミングを図４に示したタイムチャートにより説明す
る。ここでは、各スレーブモジュールのＩＤ情報として
４ビットのデータ，ステータス情報として４ビットのデ
ータを授受する場合について説明する。
【００１５】ステータスの読み出しを行いたいスレーブ
のＩＤ情報を、マスタ制御回路ＭＣのシフトレジスタ５
にセットする（ステップ１）。
のＩＤ情報を、マスタ制御回路ＭＣのシフトレジスタ５
にセットする（ステップ１）。
【００１６】IDENバーをＬＯＷにセットする。これによ
りシフトレジスタ５の入力Ａ〜Ｅの内容がクロックSERC
LKに同期してSERDATバーとして出力される。この場合、
SERDATバーの先頭ビットは常にＬＯＷとし、スタートビ
ットの役割を持たせる。そして、５ビットのデータをす
べて送出したところで、IDENバーをＨＩＧＨにして送出
を停止させる（ステップ２）。
りシフトレジスタ５の入力Ａ〜Ｅの内容がクロックSERC
LKに同期してSERDATバーとして出力される。この場合、
SERDATバーの先頭ビットは常にＬＯＷとし、スタートビ
ットの役割を持たせる。そして、５ビットのデータをす
べて送出したところで、IDENバーをＨＩＧＨにして送出
を停止させる（ステップ２）。
【００１７】このようにしてマスタモジュールから送出
されたＩＤ情報は、すべてのスレーブもジュールで受信
される。そして、各スレーブモジュールは自分のＩＤ情
報と一致しているかをスレーブ制御回路ＳＣ内の比較手
段で比較，判断する（ステップ３）。
されたＩＤ情報は、すべてのスレーブもジュールで受信
される。そして、各スレーブモジュールは自分のＩＤ情
報と一致しているかをスレーブ制御回路ＳＣ内の比較手
段で比較，判断する（ステップ３）。
【００１８】ＩＤ情報が一致したスレーブモジュールが
存在した場合、そのモジュールは自分のステータス情報
の内容をクロックSERCLKに同期させゲート１０を介しSE
RDATバーとして４ビットデータを出力する（ステップ
４）。
存在した場合、そのモジュールは自分のステータス情報
の内容をクロックSERCLKに同期させゲート１０を介しSE
RDATバーとして４ビットデータを出力する（ステップ
４）。
【００１９】マスタ制御回路ＭＣは、ＩＤ情報が一致し
たスレーブモジュールからのステータス情報が送出され
る間STRDバーをＬＯＷにし、SERDATバーデータを直列／
並列変換する（ステップ５）。
たスレーブモジュールからのステータス情報が送出され
る間STRDバーをＬＯＷにし、SERDATバーデータを直列／
並列変換する（ステップ５）。
【００２０】スレーブモジュールからのステータス情報
送出が終了した後、マスタモジュールＭはシフトレジス
タ７の出力を読み出す。これにより、上記ステップ１で
ＩＤ情報を設定したスレーブモジュールのステータスを
知ることができる（ステップ６）。
送出が終了した後、マスタモジュールＭはシフトレジス
タ７の出力を読み出す。これにより、上記ステップ１で
ＩＤ情報を設定したスレーブモジュールのステータスを
知ることができる（ステップ６）。
【００２１】次に図５を参照してスレーブ制御回路ＳＣ
内のロジックシーケンサ９の状態遷移を説明する。
内のロジックシーケンサ９の状態遷移を説明する。
【００２２】通常は、Ｓ０の待機状態になっており、SE
RDATバー上にスタートビットが送出されるのを待ってい
る。ＬＯＷレベルのスタートビットが検出されると、Ｓ
１に遷移し、マスタもジュールからのＩＤ情報と自分の
ＩＤ情報との比較を開始する。すなわち、ＩＤ情報を１
ビットずつ比較してＳ２，Ｓ３，Ｓ４と遷移してゆき、
すべてが一致するとステータス送出のＳ５以降に遷移す
る。一方、ＩＤが一致しない場合は、Ｓ１′〜Ｓ４′に
遷移する。この場合、他のスレーブモジュールがＩＤの
一致を検出しているので、タイミングを合わせるために
Ｓ１′〜Ｓ４′を順に遷移する。
RDATバー上にスタートビットが送出されるのを待ってい
る。ＬＯＷレベルのスタートビットが検出されると、Ｓ
１に遷移し、マスタもジュールからのＩＤ情報と自分の
ＩＤ情報との比較を開始する。すなわち、ＩＤ情報を１
ビットずつ比較してＳ２，Ｓ３，Ｓ４と遷移してゆき、
すべてが一致するとステータス送出のＳ５以降に遷移す
る。一方、ＩＤが一致しない場合は、Ｓ１′〜Ｓ４′に
遷移する。この場合、他のスレーブモジュールがＩＤの
一致を検出しているので、タイミングを合わせるために
Ｓ１′〜Ｓ４′を順に遷移する。
【００２３】ＩＤ情報が一致しているスレーブモジュー
ルは、４ビットのステータス情報をＳ５，Ｓ６，Ｓ７，
Ｓ８でマスタモジュールに対して送出する。一方、ＩＤ
情報が一致しないスレーブモジュールは、タイミングを
合わせるためにＳ５′，Ｓ６′，Ｓ７′，Ｓ８′を遷移
して他のスレーブモジュールのステータス送出が終了す
るまで待つ。
ルは、４ビットのステータス情報をＳ５，Ｓ６，Ｓ７，
Ｓ８でマスタモジュールに対して送出する。一方、ＩＤ
情報が一致しないスレーブモジュールは、タイミングを
合わせるためにＳ５′，Ｓ６′，Ｓ７′，Ｓ８′を遷移
して他のスレーブモジュールのステータス送出が終了す
るまで待つ。
【００２４】以上詳細に説明したとおり、本実施例によ
ると、多数のモジュールで構成されるシステムでのトラ
ブル発生時に各モジュールのステータス情報をより多く
知ることができ、トラブル解決に大きく貢献する。特
に、本実施例の構成では、システムバスとは独立の信号
線により各モジュールのステータスが読みとれるため、
システムバスがダウンしたような場合であっても各モジ
ュールのステータスを容易に知ることができる。しか
も、シリアル通信により行っているため、データのビッ
ト長をより長くすれば、より多くの情報を知ることがで
きる。従って、トラブルシューティングに費やす時間を
短縮することが可能である。
ると、多数のモジュールで構成されるシステムでのトラ
ブル発生時に各モジュールのステータス情報をより多く
知ることができ、トラブル解決に大きく貢献する。特
に、本実施例の構成では、システムバスとは独立の信号
線により各モジュールのステータスが読みとれるため、
システムバスがダウンしたような場合であっても各モジ
ュールのステータスを容易に知ることができる。しか
も、シリアル通信により行っているため、データのビッ
ト長をより長くすれば、より多くの情報を知ることがで
きる。従って、トラブルシューティングに費やす時間を
短縮することが可能である。
【００２５】また、本実施例のステータス情報転送シス
テムは、システムバスと独立しているため、トラブル発
生時のみならず、通常使用状態において、各モジュール
のステータスを監視するようなアプリケーションに対し
てもシステムのパフォーマンスに影響を与えることなく
実現できる。
テムは、システムバスと独立しているため、トラブル発
生時のみならず、通常使用状態において、各モジュール
のステータスを監視するようなアプリケーションに対し
てもシステムのパフォーマンスに影響を与えることなく
実現できる。
【００２６】そして、シリアル通信を行っているため、
システムバス上に必要な信号線は、最低１本（この場
合、シリアルクロックとしてシステムクロックを代用す
る）用意するだけで済む。従って、本システムのために
バスを大幅に拡張する必要はない。
システムバス上に必要な信号線は、最低１本（この場
合、シリアルクロックとしてシステムクロックを代用す
る）用意するだけで済む。従って、本システムのために
バスを大幅に拡張する必要はない。
【００２７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、システムバス上に多数のモジュールが接続されて
いるようなシステムにおいて、各モジュールのステータ
スを確実に認識することが可能なシステムバス間ステー
タス情報転送装置を実現できる。
れば、システムバス上に多数のモジュールが接続されて
いるようなシステムにおいて、各モジュールのステータ
スを確実に認識することが可能なシステムバス間ステー
タス情報転送装置を実現できる。
【図１】本発明の一実施例を示す構成図である。
【図２】図１に示した構成の要部を示す構成図である。
【図３】図１に示した構成の要部を示す構成図である。
【図４】本発明の一実施例にかかる装置の動作状態を示
すタイムチャートである。
すタイムチャートである。
【図５】本発明の一実施例の動作状態を示す状態遷移図
である。
である。
１ システムバス ３ クロック発振部 ４ バッファ ５ 並列直列変換シフトレジスタ ６ ゲート ７ 直列並列変換シフトレジスタ ８ バッファ ９ ロジックシーケンサ １０ ゲート １１ インバータ Ｍ マスタモジュール Ｓ スレーブモジュール ＭＣ マスタ制御回路 ＳＣ スレーブ制御回路
Claims (1)
- 【請求項１】 複数のモジュールがシステムバス上に接
続されたシステムの各モジュールのステータス情報を得
るためのシステムバス間ステータス情報転送装置であっ
て、 複数のモジュールのうちの一に内蔵され、ステータス情
報を得ようとするモジュールのＩＤ情報をシステムバス
上にシリアルデータとして送出し、各モジュールよりシ
ステムバスを介して送られたステータス情報を受けるマ
スタ制御回路（ＭＣ）と、 マスタ制御回路が内蔵されたモジュール以外の各モジュ
ールに内蔵され、マスタ制御回路（ＭＣ）より送られた
ＩＤ情報を各モジュール内のＩＤ情報と比較し、ＩＤ情
報が一致した場合にはモジュールのステータス情報をシ
リアルデータとして送出するスレーブ制御回路（ＳＣ）
とを備えたことを特徴とするシステムバス間ステータス
情報転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035943A JPH0581173A (ja) | 1991-03-01 | 1991-03-01 | システムバス間ステータス情報転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035943A JPH0581173A (ja) | 1991-03-01 | 1991-03-01 | システムバス間ステータス情報転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0581173A true JPH0581173A (ja) | 1993-04-02 |
Family
ID=12456085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3035943A Pending JPH0581173A (ja) | 1991-03-01 | 1991-03-01 | システムバス間ステータス情報転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0581173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5937206A (en) * | 1995-08-11 | 1999-08-10 | Kabushiki Kaisha Toshiba | System for converting states of DMA requests into first serial information and transmitting information to first bus whenever a state change of a request |
-
1991
- 1991-03-01 JP JP3035943A patent/JPH0581173A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5937206A (en) * | 1995-08-11 | 1999-08-10 | Kabushiki Kaisha Toshiba | System for converting states of DMA requests into first serial information and transmitting information to first bus whenever a state change of a request |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| JPH0319740B2 (ja) | ||
| US6539444B1 (en) | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system | |
| JPH0581173A (ja) | システムバス間ステータス情報転送装置 | |
| JP3459075B2 (ja) | 同期式シリアルバス方式 | |
| US6088810A (en) | Apparatus for synchronized data interchange between locally dedicated sources | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| JPH07121474A (ja) | 情報処理装置 | |
| JPH0530097B2 (ja) | ||
| US6463491B1 (en) | Data transfer making efficient use of time concerning bus arbitration | |
| JP3947330B2 (ja) | 同期シリアル通信コントローラ | |
| JPH11243405A (ja) | 非同期式シリアル通信方式 | |
| JP2502030B2 (ja) | 同期式デ―タ処理システム用の同期化装置 | |
| KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 | |
| JPH03201054A (ja) | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム | |
| JPH0818562A (ja) | 時分割多重通信装置 | |
| JPH11122275A (ja) | シリアル通信システム | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP2978266B2 (ja) | 通信制御装置 | |
| JP3701762B2 (ja) | データ転送システム | |
| JPH05100993A (ja) | 信号線共有化方式 | |
| JP3133733B2 (ja) | データ送信制御システム | |
| JPH09198342A (ja) | バス調停方式 | |
| JPH0122300Y2 (ja) | ||
| JPH06125352A (ja) | 情報転送方法 |