JPH0581846B2

JPH0581846B2 -

Info

Publication number: JPH0581846B2
Application number: JP58134751A
Authority: JP
Inventors: Kyoto Tezuka
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 1983-07-23
Filing date: 1983-07-23
Publication date: 1993-11-16
Also published as: JPS6027815A

Description

【発明の詳細な説明】産業上の利用分野本発明は、電圧や電流などのアナログ入力をデ
ジタル化し、そのデジタル化した入力データを高
速に入力サンプリングし、グラフイツク・ドツト
プリンタに表示するグラフイツク・ドツトプリン
タ用高速サンプリングレコーダに関する。

従来技術従来、グラフイツク・ドツトプリンタを用いた
レコーダでは、電圧や電流などのアナログ入力
を、アナログ・デジタル変換器を用いてデジタル
化し、そのデジタル化した入力データをサンプリ
ングしてグラフイツク・ドツトプリンタに表示さ
れていた。だが、そのようなグラフイツク・ドツ
トプリンタのドツト表示用に、例えばサーマルヘ
ツドを用いると、サーマルヘツドの印字速度が遅
いので、バツフアメモリからの読み出しに時間が
かかり、その読み出しの間にバツフアメモリに記
憶することができないため、当然印字速度に合せ
て、入力サンプリング速度も遅いものとなつてい
た。

従来技術の問題点このようなレコーダでは、入力サンプリング速
度が遅いので、瞬時的に起こる急激な入力の変化
をドツト表示させることができないため、正確な
測定を行うことが困難である。

発明の目的本発明はこのような問題点を解消するためにな
されたものであり、アナログ入力信号から変換し
たデジタル入力データをサンプリングして１ワー
ド１ビツトとドツトデータを作成し、そのドツト
データを連続的にバツフアメモリに書き込みなが
ら、書き込み終了のバツフアメモリは読み出し
へ、読み出し終了のバツフアメモリは書き込みへ
と、循環的にバツフアメモリを切換えることによ
り、入力データのサンプリングによるバツフアメ
モリへの書き込みと、バツフアメモリからの読み
出しを絶えず並列的に進行させて、入力データの
高速サンプリングを行わせようとするものであ
る。

発明の概要第１図は、本発明の構成を明示する全体構成図
である。

本発明のグラフイツク・ドツトプリンタ用高速
サンプリングレコーダは、アナログ入力をデジタ
ル化した入力データに変換して出力するアナロ
グ・デジタル変換器１１と、時系列的に読み込む
入力データから１ワード１ビツトのドツトデータ
を作成し、バツフアメモリに書き込むドツトデー
タ作成手段１６と、複数のバツフアメモリを有す
る記憶手段１８と、書き込み終了のバツフアメモ
リは読み出しへ、読み出し終了のバツフアメモリ
は書き込みへと切換えるバツフアメモリ切換手段
２０と、バツフアメモリから読み出したドツトデ
ータを表示するグラフイツク・ドツトプリンタ２
９とを備えている。

実施例以下、添付図面にもとづいて、本発明の実施例
を説明する。

第２図は、本発明の実施例を示すブロツク構成
図である。

同図において、１１はアナログ・デジタル変換
器（以下Ａ／Ｄ変換器という）であり、電圧や電
流などのアナログ入力Ｓを、例えば１ワード８ビ
ツト構成のデジタル値に変換し、入力データとし
て演算装置１５の入力ポート２３に与えるもので
ある。

１３はクロツク発生器であり、演算装置１５の
入力ポート２３へＡ／Ｄ変換器１１の出力の読み
込みを制御するためのクロツクパルスを与える。

１４は分周設定手段であり、マニアルにより分
周比をＮに設定してクロツク信号を分周し、その
分周信号を入力ポート２３に送る。そのため後述
するように１目盛（ライン）当りＮ回のサンプリ
ングによるドツト表示が行われる。

演算装置１５は、例えば中央処理装置（CPU）
１７、読み出し専用メモリ（ROM）１９、読み
出し書き込み可能メモリ（RAM）２１、入力ポ
ート２３、出力ポート２５、バスライン２７など
からなるマイクロコンピユータで構成されてい
る。ROM１９には、CPU１７の制御プログラム
が格納されており、高速サンプリング・ドツト表
示処理プログラムとその割込処理ルーチンが含ま
れている。RAM２１は、１ワード８ビツト構成
の入力データを１ワード１ビツトのドツトデータ
に再構成して記憶するバツフアメモリやCPU１
７の演算結果などを記憶するメモリなどを含んで
いる。入力ポート２３は前述したようにＡ／Ｄ変
換器１１、クロツク発生器１３、分周設定手段１
４などに接続している。出力ポート２５はグラフ
イツク・ドツトプリンタ２９に接続する。バスラ
イン２７は、これらを接続するためのアドレスバ
スライン、データバスライン、制御バスラインな
どを含む。

グラフイツク・ドツトプリンタ２９は、バツフ
アメモリに記憶されたドツトデータから、記録紙
（図示なし）上に、例えば横軸に時間軸（目盛）
をとることによつて、ドツトデータによつて定ま
る縦軸の相当位置にドツトを印して入力波形など
を記録する。

次に、本発明の実施例の動作を説明する。

第３図は、高速サンプリング・ドツト表示の処
理プログラムのフローチヤートであり、P₁〜P₈
のステツプにより実行され、第４図はその高速サ
ンプリング・ドツトデータ作成に関する割込処理
ルーチンのフローチヤートであり、P₄₁〜P₅₂のス
テツプにより実行される。

まず、第３図のP₁で、バツフアメモリＡを書
き込みに設定する。

P₂で、バツフアメモリの出力フラグを０とす
る。

P₃で、割込カウントをＮに設定する。なお、
サンプリングスピードをＴ回／sec、紙送りスピ
ードをＳ目盛（ライン）／secとすると、Ｎ＝
Ｔ／Ｓとなり、クロツク信号を分周して１目盛当
り、Ｎ回のサンプリングを行う。

P₄で、割込を許可する。すると、クロツク発
生器１３のクロツクが発生する毎に第４図の割込
処理ルーチンに移る。

割込処理ルーチンでは、まずP₄₁で、入力デー
タを読み込む。

P₄₂で、入力データの内容に対応するドツトデ
ータを作成し、バツフアメモリに書き込む。この
ために、例えば１ワード８ビツト構成による32バ
イト（256ビツト）のバツフアメモリを１ワード
１ビツトに再構成して使用する。すなわち、入力
データ内容（数値）を８で割り、その商で１ワー
ド８ビツト構成の該当するバイトの番地を決定
し、そのあまりでバイト中の該当する１ビツトの
位置を定め、その１ビツトをそれまでの“０”レ
ベルから“１”レベルに変換し、ドツトデータと
して記憶させる。なお、その１ビツトが先の入力
データにより既に“１”レベルに変換しているな
らば“１”レベルのままで変化しないため、結果
的に重ね書きが可能になる。この結果、１ワード
８ビツト構成のまま32バイトのバツフアメモリを
使えば32個の入力データ数しか記憶できないが、
１ワード１ビツトに再構成にして使用すれば、
256個以上の入力データ数を記憶できることにな
る。

P₄₃で、割込カウントをデクリメントする。

P₄₄で、割込カウントガ０か、判定する。NO
の場合にはP₅₂へ行き、続いて割込を許可しなが
ら、第３図のP₅で、出力フラグが１か、判定す
る。このようにして、第３図のP₅で、出力フラ
グが１か、判定しながら、割込処理ルーチンの
P₄₁〜P₄₄のステツプを繰り換し、１目盛（ライ
ン）分に相当する入力データを、順次サンプリン
グして、ドツトデータを作成しバツフアメモリに
書きん込んで行く。バツフアメモリにＮ回のドツ
トデータを書き込むと、記録紙の１目盛（ライ
ン）分のドツトデータ記憶されるので、P₄₄は
YESと判定される。

P₄₅で、出力フラグを１とする。

P₄₆で、書き込みの終了したバツフアメモリが
バツフアメモリＡか、判定する。

NOの場合にはP₄₇へ行き、バツフアメモリＢ
を読み出しバツフアメモリに設定し、P₄₈で、バ
ツフアメモリＡを書き込みバツフアメモリに設定
する。

YESの場合には、P₄₉で、バツフアメモリＡを
読み出しバツフアメモリに設定し、P₅₀で、バツ
フアメモリＢを書き込みバツフアメモリに設定す
る。

いずれの場合でも、P₅₁で割込カウントをＮに
設定し、P₅₂で、割込を許可して、第３図のP₅へ
戻す。

第３図のP₅では、出力フラグが１となつてい
るので、YESと判定される。

P₆で、書き込みが終了したバツフアメモリの
内容（ドツトデータ）を読み出しグラフイツク・
ドツトプリンタ２９へ出力し、記録紙上に１目盛
（ライン）分のサンプリンだ回数Ｎに対応するＮ
個のドツトデータに従い、縦軸相当位置にドツト
を印して行く。

P₄で、出力フラグを０とする。

P₈で、読み出しバツフアメモリをクリアし、
P₅へ戻し、バツフアメモリの出力フラグが１か、
絶えず判定し続ける。

このようにして、記録紙上の１目盛（ライン）
分に相当する入力データの記憶容量を各々有する
バツフアメモリＡとバツフアメモリＢとは、通常
一方のバツフアメモリに対するドツトデータの書
き込み中に、他方のバツフアメモリの読み出しが
行われて、並列的に書き込み、読み出しが進行し
て行き、一方のバツフアメモリに対する１目盛
（ライン）分の書き込みが終了し、他方のバツフ
アメモリからの、グラフイツク・ドツトプリンタ
２９への１目盛（ライン）分の読み出し終了、ク
リア後に、バツフアメモリＡ，Ｂが切換えられる
という関係にある。このバツフアメモリＡ，Ｂの
書き込み、読み出し切換に伴つて、グラフイツ
ク・ドツトプリンタ２９の記録紙が１目盛（ライ
ン）分送られ、同様な処理が順次目盛を替えて繰
り返され、入力波形などがドツト表示されてい
く。なお、このようなバツフアメモリは最低２個
必要であるが、さらに多数のバツフアメモリを付
加して用いることもできる。

発明の効果以上説明した本発明によれば、入力データを１
ワード１ビツトのドツトデータに再構成し、バツ
フアメモリに記憶するため、記録紙上１目盛分の
容量しか有しないバツフアメモリでも多量の入力
データを入れることができる。従つて、入力デー
タを一定の高速で絶えずサンプリングし続け、そ
のドツト表示を行なうことができるため、瞬時的
に起こる急激な入力の変化でも常に記録すること
ができ、正確な測定を行なうことができる。

【図面の簡単な説明】

第１図は、本発明の構成を明示する全体構成図
である。第２図は、本発明の実施例を示すブロツ
ク構成図である。第３図は、高速サンプリング・
ドツト表示の処理プログラムのフローチヤートで
ある。第４図は、その高速サンプリング・ドツト
データ作成に関する割込処理ルーチンのフローチ
ヤートである。１１……Ａ／Ｄ変換器１５……演算装置１
６……ドツトデータ作成手段１８……記憶手段
２０……バツフアメモリ切換手段２９……グ
ラフイツク・ドツトプリンタ。

Claims

【特許請求の範囲】

１アナログ入力をデジタル化した入力データに
変換して出力するアナログ・デジタル変換器と、
時系列的に読み込む入力データから１ワード１ビ
ツトのドツトデータを作成して、バツフアメモリ
に書き込むドツトデータ作成手段と、複数のバツ
フアメモリを有する記憶手段と、書き込み終了の
バツフアメモリは読み出しへ、読み出し終了のバ
ツフアメモリは書き込みへと切り換えるバツフア
メモリ切換手段と、バツフアメモリから読み出し
たドツトデータを表示するグラフイツク・ドツト
プリンタとを備えたグラフイツク・ドツトプリン
タ用高速サンプリングレコーダ。