JPH0582672A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0582672A JPH0582672A JP24196691A JP24196691A JPH0582672A JP H0582672 A JPH0582672 A JP H0582672A JP 24196691 A JP24196691 A JP 24196691A JP 24196691 A JP24196691 A JP 24196691A JP H0582672 A JPH0582672 A JP H0582672A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- chip
- stage
- semiconductor device
- dissipation block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は放熱構造を有する半導体装置に関
し、容易に製造可能であり、放熱効果を高くすることを
目的とする。 【構成】 チップ４の表面及びステージ３の裏面方向の
少なくとも何れか一方のうち、例えばチップ４の表面方
向に放熱ブロック６をパッケージ表面と同一表面で表出
させて設ける。この場合、樹脂モールド時に上金型に形
成された吸着孔により該放熱ブロック６を吸着固定して
モールドを行う。
し、容易に製造可能であり、放熱効果を高くすることを
目的とする。 【構成】 チップ４の表面及びステージ３の裏面方向の
少なくとも何れか一方のうち、例えばチップ４の表面方
向に放熱ブロック６をパッケージ表面と同一表面で表出
させて設ける。この場合、樹脂モールド時に上金型に形
成された吸着孔により該放熱ブロック６を吸着固定して
モールドを行う。
Description
【０００１】
【産業上の利用分野】本発明は、放熱構造を有する半導
体装置に関する。
体装置に関する。
【０００２】近年、半導体装置の高集積化に伴い、その
発熱量が大きくなってきている。また、軽量、小型化に
伴い、パッケージの厚さを薄くすることが要求されてい
る。従って、小型化を図りつつ放熱効果を向上させる必
要がある。
発熱量が大きくなってきている。また、軽量、小型化に
伴い、パッケージの厚さを薄くすることが要求されてい
る。従って、小型化を図りつつ放熱効果を向上させる必
要がある。
【０００３】
【従来の技術】図１１（Ａ），（Ｂ）に従来の半導体装
置の断面図を示す。図１１（Ａ）は平面断面図、図１１
（Ｂ）は図１１（Ａ）のＡ−Ａ断面図である。図１１
（Ａ），（Ｂ）において、半導体装置３０は、いわゆる
ＱＦＰ（QuadFlat Package)型のもので、リードフレー
ム３１の中央部分のアイランド３２上に半導体チップ３
３が搭載される。そして、半導体チップ３３とリードフ
レーム３１のインナリード３４とがワイヤ３５によりボ
ンディングされ、封止樹脂３６によりモールドされる。
また、リードフレーム３１のアウタリード３７がＬ型形
状に加工される。
置の断面図を示す。図１１（Ａ）は平面断面図、図１１
（Ｂ）は図１１（Ａ）のＡ−Ａ断面図である。図１１
（Ａ），（Ｂ）において、半導体装置３０は、いわゆる
ＱＦＰ（QuadFlat Package)型のもので、リードフレー
ム３１の中央部分のアイランド３２上に半導体チップ３
３が搭載される。そして、半導体チップ３３とリードフ
レーム３１のインナリード３４とがワイヤ３５によりボ
ンディングされ、封止樹脂３６によりモールドされる。
また、リードフレーム３１のアウタリード３７がＬ型形
状に加工される。
【０００４】このような半導体装置３０は、表面実装用
のものとして一般的なものであり、駆動時における半導
体チップ３３からの発熱を封止樹脂３６，アウタリード
３７より自然に放熱するものである。
のものとして一般的なものであり、駆動時における半導
体チップ３３からの発熱を封止樹脂３６，アウタリード
３７より自然に放熱するものである。
【０００５】
【発明が解決しようとする課題】しかし、半導体チップ
３３が高密度化、大型化すると、発熱量が増大してく
る。従って、自然の放熱では対処しきれなくなり、半導
体チップ３３の故障の原因になるという問題がある。
３３が高密度化、大型化すると、発熱量が増大してく
る。従って、自然の放熱では対処しきれなくなり、半導
体チップ３３の故障の原因になるという問題がある。
【０００６】そこで、本発明は上記課題に鑑みなされた
もので、容易に製造可能であり、放熱効果の高い半導体
装置を提供することを目的とする。
もので、容易に製造可能であり、放熱効果の高い半導体
装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題は、リードフレ
ームのステージ上にチップが搭載され、該リードフレー
ムとの接続後、樹脂モールドされる半導体装置におい
て、前記チップの表面方向及び前記ステージの裏面方向
の少なくとも何れか一方に、前記樹脂モールドされたパ
ッケージの表面に表出する所定数の放熱ブロックを設け
ることにより解決され、適宜、前記ステージの裏面方向
に設けられた放熱ブロックに、製造時に該ステージを吸
着固定させるための連通孔を形成する。
ームのステージ上にチップが搭載され、該リードフレー
ムとの接続後、樹脂モールドされる半導体装置におい
て、前記チップの表面方向及び前記ステージの裏面方向
の少なくとも何れか一方に、前記樹脂モールドされたパ
ッケージの表面に表出する所定数の放熱ブロックを設け
ることにより解決され、適宜、前記ステージの裏面方向
に設けられた放熱ブロックに、製造時に該ステージを吸
着固定させるための連通孔を形成する。
【０００８】この場合の半導体装置の製造方法は、所定
数の放熱ブロックを、前記チップの表面方向及び前記ス
テージの裏面方向の少なくとも何れか一方に取着し、又
は所定間隔で配置する工程と、該放熱ブロックを、上金
型及び下金型の少なくとも何れか一方に形成された吸着
孔を介して吸着固定する工程と、該放熱ブロックを有す
る該チップ周辺を樹脂モールドする工程とを含み、適
宜、前記ステージの裏面方向に配置させる放熱ブロック
に連通孔を形成して該ステージを吸着固定させる。
数の放熱ブロックを、前記チップの表面方向及び前記ス
テージの裏面方向の少なくとも何れか一方に取着し、又
は所定間隔で配置する工程と、該放熱ブロックを、上金
型及び下金型の少なくとも何れか一方に形成された吸着
孔を介して吸着固定する工程と、該放熱ブロックを有す
る該チップ周辺を樹脂モールドする工程とを含み、適
宜、前記ステージの裏面方向に配置させる放熱ブロック
に連通孔を形成して該ステージを吸着固定させる。
【０００９】
【作用】上述のように、チップの表面方向及びステージ
の裏面方向の少なくとも何れか一方に、放熱ブロックを
設けている。すなわち、放熱ブロックは、チップの表面
方向のみ、又はステージの裏面方向のみ、又はチップの
表面方向及びステージの裏面方向の双方に設けられる。
また、放熱ブロックは、樹脂モールドされたパッケージ
の表面に表出する。
の裏面方向の少なくとも何れか一方に、放熱ブロックを
設けている。すなわち、放熱ブロックは、チップの表面
方向のみ、又はステージの裏面方向のみ、又はチップの
表面方向及びステージの裏面方向の双方に設けられる。
また、放熱ブロックは、樹脂モールドされたパッケージ
の表面に表出する。
【００１０】このように、放熱ブロックが表出すること
から、チップにより発生する熱量を高効率で放熱するこ
とが可能となる。
から、チップにより発生する熱量を高効率で放熱するこ
とが可能となる。
【００１１】また、放熱ブロックがステージ裏面方向に
配置する場合、該放熱ブロックに連通孔が適宜形成され
る。この連通孔は、樹脂モールド時にステージを金型に
形成された連通孔を介して吸着固定するものであり、封
止樹脂注入時のステージやチップの位置ずれを防止し
て、ステージや接続に使用されるワイヤの表出を防止す
ることが可能となり、薄型を図ることが可能となる。さ
らに、この放熱ブロックに形成された連通孔は、製造後
外部放熱手段を取り付ける際のネジ孔又は位置決め穴と
して使用することも可能となる。
配置する場合、該放熱ブロックに連通孔が適宜形成され
る。この連通孔は、樹脂モールド時にステージを金型に
形成された連通孔を介して吸着固定するものであり、封
止樹脂注入時のステージやチップの位置ずれを防止し
て、ステージや接続に使用されるワイヤの表出を防止す
ることが可能となり、薄型を図ることが可能となる。さ
らに、この放熱ブロックに形成された連通孔は、製造後
外部放熱手段を取り付ける際のネジ孔又は位置決め穴と
して使用することも可能となる。
【００１２】
【実施例】実施例（Ａ） 図１に、本発明の第１の実施例の構成図を示す。図１に
おいて、半導体装置１は、所定パターンのリードフレー
ム２のステージ３上にチップ４が搭載され、該チップ４
とリードフレーム２のインナリード２ａとがワイヤ５に
よりボンディングされる。
おいて、半導体装置１は、所定パターンのリードフレー
ム２のステージ３上にチップ４が搭載され、該チップ４
とリードフレーム２のインナリード２ａとがワイヤ５に
よりボンディングされる。
【００１３】チップ４の表面には、放熱用の良好な金属
（例えば、アルミニウム）で形成された放熱ブロック６
が、エポキシ系等の絶縁性の固着部材である接着剤７に
より固着される。そして、封止樹脂８によりモールド
し、該放熱ブロック６の表面がパッケージと同一表面に
なるように表出される。
（例えば、アルミニウム）で形成された放熱ブロック６
が、エポキシ系等の絶縁性の固着部材である接着剤７に
より固着される。そして、封止樹脂８によりモールド
し、該放熱ブロック６の表面がパッケージと同一表面に
なるように表出される。
【００１４】また、リードフレーム２のアウタリード２
ｂを表面実装用のＬ型に折曲するものである。なお、本
実施例以下では総て表面実装用のリードを表わしている
が、折曲せずにリード挿入用としても同様である。
ｂを表面実装用のＬ型に折曲するものである。なお、本
実施例以下では総て表面実装用のリードを表わしている
が、折曲せずにリード挿入用としても同様である。
【００１５】ここで、図２に、図１の製造方法を説明す
るための図を示す。図２において、まずリードフレーム
２のステージ３上にチップ４を搭載してワイヤ５による
ボンディング後、チップ４の表面に接着剤７により放熱
ブロック６を取着する。一方、上金型９ａには吸着孔１
０ａが形成されており、図示しないが真空源に連通して
いる。
るための図を示す。図２において、まずリードフレーム
２のステージ３上にチップ４を搭載してワイヤ５による
ボンディング後、チップ４の表面に接着剤７により放熱
ブロック６を取着する。一方、上金型９ａには吸着孔１
０ａが形成されており、図示しないが真空源に連通して
いる。
【００１６】そこで、上金型９ａ及び下金型９ｂにより
形成されるキャビティ１１内にチップ４周辺のモールド
部分を位置させ、吸着孔１０ａにより放熱ブロック６を
真空吸着して固定する。そして、ゲート１２より封止樹
脂８を封入してモールドを行うものである。これによ
り、放熱ブロック６を確実にパッケージ面に表出させる
ことができ、チップ４で発生する熱量を高効率で放熱す
ることができる。すなわち、吸着孔１０ａにより放熱ブ
ロック６を固着することから、上金型９ａと放熱ブロッ
ク６との間に封止樹脂８が侵入して樹脂バリを生じるこ
とを防止することができるものである。
形成されるキャビティ１１内にチップ４周辺のモールド
部分を位置させ、吸着孔１０ａにより放熱ブロック６を
真空吸着して固定する。そして、ゲート１２より封止樹
脂８を封入してモールドを行うものである。これによ
り、放熱ブロック６を確実にパッケージ面に表出させる
ことができ、チップ４で発生する熱量を高効率で放熱す
ることができる。すなわち、吸着孔１０ａにより放熱ブ
ロック６を固着することから、上金型９ａと放熱ブロッ
ク６との間に封止樹脂８が侵入して樹脂バリを生じるこ
とを防止することができるものである。
【００１７】また、薄型の半導体装置の場合、吸着孔１
０ａにより放熱ブロック６を固定することから、封止樹
脂８の注入圧力によりステージ３（チップ４）が位置ず
れすることがなく、ステージ３やワイヤ５がモールド後
にパッケージ表面に表出して電気的短絡を惹起するとい
う事態を防止することができる。
０ａにより放熱ブロック６を固定することから、封止樹
脂８の注入圧力によりステージ３（チップ４）が位置ず
れすることがなく、ステージ３やワイヤ５がモールド後
にパッケージ表面に表出して電気的短絡を惹起するとい
う事態を防止することができる。
【００１８】なお、放熱が小さいものでよく、ステージ
３（チップ４）の位置ずれ防止が目的であれば、放熱ブ
ロック６を、例えばエポキシ樹脂等の高分子材料で形成
してもよい。
３（チップ４）の位置ずれ防止が目的であれば、放熱ブ
ロック６を、例えばエポキシ樹脂等の高分子材料で形成
してもよい。
【００１９】また、図３に、図１の他の実施例の構成図
を示す。図３の半導体装置１は、図１における放熱ブロ
ック６を断面逆凸形状とした放熱ブロック６ａとしたも
ので、パッケージ略全表面に該放熱ブロック６ａを表出
させて表出面積を拡大することにより、より高い放熱効
果を得ることができるものである。この場合の製造方法
は図２と同様である。なお、図示しないが、より放熱ブ
ロック６ａの表出面積を拡大するために、該放熱ブロッ
ク６ａの表出面にスリットを形成してもよい。
を示す。図３の半導体装置１は、図１における放熱ブロ
ック６を断面逆凸形状とした放熱ブロック６ａとしたも
ので、パッケージ略全表面に該放熱ブロック６ａを表出
させて表出面積を拡大することにより、より高い放熱効
果を得ることができるものである。この場合の製造方法
は図２と同様である。なお、図示しないが、より放熱ブ
ロック６ａの表出面積を拡大するために、該放熱ブロッ
ク６ａの表出面にスリットを形成してもよい。
【００２０】次に、図４に、本発明の第２の実施例の構
成及び製造方法を説明する。図４における半導体装置１
は、リードフレーム２のステージ３の裏面に、接着剤７
ａにより放熱ブロック６ｂが取着される。この場合の接
着剤７ａは、前述のようにエポキシ系の樹脂でもよく、
半田でもよい。すなわち、チップ４表面に使用される接
着剤は絶縁性のものでなくてはならないが、ステージ３
裏面に使用されるものは、絶縁性、導電性を問わない。
成及び製造方法を説明する。図４における半導体装置１
は、リードフレーム２のステージ３の裏面に、接着剤７
ａにより放熱ブロック６ｂが取着される。この場合の接
着剤７ａは、前述のようにエポキシ系の樹脂でもよく、
半田でもよい。すなわち、チップ４表面に使用される接
着剤は絶縁性のものでなくてはならないが、ステージ３
裏面に使用されるものは、絶縁性、導電性を問わない。
【００２１】一方、下金型９ｂに吸着孔１０ｂが形成さ
れ、図示しない真空源に連通する。そこで、吸着孔１０
ｂにより放熱ブロック６ｂを真空吸着して樹脂モールド
が行われる。この場合、放熱ブロック６ｂはパッケージ
の裏面に表出するもので、図１及び図２と同様の効果を
奏するものである。
れ、図示しない真空源に連通する。そこで、吸着孔１０
ｂにより放熱ブロック６ｂを真空吸着して樹脂モールド
が行われる。この場合、放熱ブロック６ｂはパッケージ
の裏面に表出するもので、図１及び図２と同様の効果を
奏するものである。
【００２２】次に、図５に、本発明の第３の実施例の構
成図を示す。図５における半導体装置１は、チップ４の
表面方向及びステージ３の裏面方向の双方に放熱ブロッ
ク６，６ｂをパッケージ面に表出させて設けたものであ
る。この場合、チップ４の表面方向の放熱ブロック６
は、チップ４と所定間隔で配置されており、ステージ３
の裏面に放熱ブロック６ｂが接着剤７ａにより固着され
ている。
成図を示す。図５における半導体装置１は、チップ４の
表面方向及びステージ３の裏面方向の双方に放熱ブロッ
ク６，６ｂをパッケージ面に表出させて設けたものであ
る。この場合、チップ４の表面方向の放熱ブロック６
は、チップ４と所定間隔で配置されており、ステージ３
の裏面に放熱ブロック６ｂが接着剤７ａにより固着され
ている。
【００２３】なお、放熱ブロック６，６ｂの表面に形成
された凹部１３ａ〜１３ｄは、後述するモールド時に金
型と位置合せするためのものである。
された凹部１３ａ〜１３ｄは、後述するモールド時に金
型と位置合せするためのものである。
【００２４】ここで、図６に、図５の製造方法を説明す
るための図を示す。図６（Ａ）において、まず、上金型
９ａには、真空源に連通した吸着孔１０ａが形成される
と共に、キャビティ１１内に位置合せのための凸部１４
ａ，１４ｂが形成される。また、下金型９ｂも同様に、
真空源に連通した吸着孔１０ｂが形成されると共に、キ
ャビティ１１内に位置合せのための凸部１４ｃ，１４ｄ
が形成される。
るための図を示す。図６（Ａ）において、まず、上金型
９ａには、真空源に連通した吸着孔１０ａが形成される
と共に、キャビティ１１内に位置合せのための凸部１４
ａ，１４ｂが形成される。また、下金型９ｂも同様に、
真空源に連通した吸着孔１０ｂが形成されると共に、キ
ャビティ１１内に位置合せのための凸部１４ｃ，１４ｄ
が形成される。
【００２５】そこで、上金型９ａのキャビティ１１内に
放熱ブロック６を、凹部１３ａ，１３ｂ及び凸部１４
ａ，１４ｂで位置合わせして吸着孔１０ａより吸着固定
する。一方、下金型９ｂのキャビティ１１内に放熱ブロ
ック６ｂを、凹部１３ｃ，１３ｄ及び凸部１４ｃ，１４
ｄで位置合わせして吸着孔１０ｂより吸着固定する。ま
た、放熱ブロック６ｂには、例えばモールド温度（例え
ば１７０℃）で溶融するＩｎ（インジウム）合金等の低
温の半田７ａが塗布される。
放熱ブロック６を、凹部１３ａ，１３ｂ及び凸部１４
ａ，１４ｂで位置合わせして吸着孔１０ａより吸着固定
する。一方、下金型９ｂのキャビティ１１内に放熱ブロ
ック６ｂを、凹部１３ｃ，１３ｄ及び凸部１４ｃ，１４
ｄで位置合わせして吸着孔１０ｂより吸着固定する。ま
た、放熱ブロック６ｂには、例えばモールド温度（例え
ば１７０℃）で溶融するＩｎ（インジウム）合金等の低
温の半田７ａが塗布される。
【００２６】そして、図６（Ｂ）において、キャビティ
１１内にチップ周辺のモールドする部分を位置させ、封
止樹脂８を封入する。この場合、封入前は半田７上にス
テージ３が位置しており、モールド時に半田７は溶融す
る。これにより、ステージ３は正しい位置に強制され、
封入された封止樹脂８が冷却して固化すると共に、半田
７も固化してステージ３を正しい位置でモールドするこ
とができる。
１１内にチップ周辺のモールドする部分を位置させ、封
止樹脂８を封入する。この場合、封入前は半田７上にス
テージ３が位置しており、モールド時に半田７は溶融す
る。これにより、ステージ３は正しい位置に強制され、
封入された封止樹脂８が冷却して固化すると共に、半田
７も固化してステージ３を正しい位置でモールドするこ
とができる。
【００２７】このように、放熱ブロック６，６ｂを、パ
ッケージの表面と同一表面に表出されることから、より
一層の高い放熱性を得ることができると共に、該放熱ブ
ロック６，６ｂを固定してモールドを行うことから、薄
型を図る場合でもステージ３やワイヤ５がパッケージ表
面に表出することがなく、電気的短絡を防止することが
できる。
ッケージの表面と同一表面に表出されることから、より
一層の高い放熱性を得ることができると共に、該放熱ブ
ロック６，６ｂを固定してモールドを行うことから、薄
型を図る場合でもステージ３やワイヤ５がパッケージ表
面に表出することがなく、電気的短絡を防止することが
できる。
【００２８】また、図７に、図５の他の実施例の構成図
を示す。図７の半導体装置１は、チップ４上に絶縁性の
接着剤７により伝熱部材である伝熱ブロック１５を、チ
ップ４と放熱ブロック６との間に介在させたもので、他
の構成は図５と同様である。この伝熱ブロックを介在さ
せることにより、より高い放熱性を得ることができる。
を示す。図７の半導体装置１は、チップ４上に絶縁性の
接着剤７により伝熱部材である伝熱ブロック１５を、チ
ップ４と放熱ブロック６との間に介在させたもので、他
の構成は図５と同様である。この伝熱ブロックを介在さ
せることにより、より高い放熱性を得ることができる。
【００２９】なお、上記第１，第３の実施例のように、
チップ４の表面方向に放熱ブロック６を配置する場合、
該放熱ブロック６にネジ穴を形成しておき、該ネジ穴に
外部放熱手段を取着してもよい。
チップ４の表面方向に放熱ブロック６を配置する場合、
該放熱ブロック６にネジ穴を形成しておき、該ネジ穴に
外部放熱手段を取着してもよい。
【００３０】実施例（Ｂ） 実施例（Ｂ）は、実施例（Ａ）におけるステージ３の裏
面方向に配置した放熱ブロック６ｂに連通孔を形成した
場合である。
面方向に配置した放熱ブロック６ｂに連通孔を形成した
場合である。
【００３１】図８に、本発明の第４の実施例の構成及び
製造方法を説明するための図を示す。図８において、放
熱ブロック１６をステージ３の裏面に位置させたもの
で、該放熱ブロック１６には連通孔１７が形成される。
製造方法を説明するための図を示す。図８において、放
熱ブロック１６をステージ３の裏面に位置させたもの
で、該放熱ブロック１６には連通孔１７が形成される。
【００３２】一方、モールド時、下金型９ａには、該連
通孔１７に対応する位置に吸着孔１０ｂが形成される。
すなわち、図４の場合に比較して、連通孔１７を形成す
ることにより接着剤７ａを省略することができる。
通孔１７に対応する位置に吸着孔１０ｂが形成される。
すなわち、図４の場合に比較して、連通孔１７を形成す
ることにより接着剤７ａを省略することができる。
【００３３】このような半導体装置１を樹脂モールドす
る場合、まず、下金型９ｂに吸着孔１０ｂと連通孔１７
とを位置合わせして放熱ブロック１６を載置する。そし
て、上金型９ａとで形成されるキャビティ１１内に、該
放熱ブロック１６上にステージ３を位置させて配置さ
せ、吸着孔１０ｂ及び連通孔１７を介して該ステージ３
を真空吸着により固定する。この状態で封止樹脂８を封
入してモールドを行うものである。
る場合、まず、下金型９ｂに吸着孔１０ｂと連通孔１７
とを位置合わせして放熱ブロック１６を載置する。そし
て、上金型９ａとで形成されるキャビティ１１内に、該
放熱ブロック１６上にステージ３を位置させて配置さ
せ、吸着孔１０ｂ及び連通孔１７を介して該ステージ３
を真空吸着により固定する。この状態で封止樹脂８を封
入してモールドを行うものである。
【００３４】これにより、図４と同様に、パッケージ裏
面に放熱ブロック１６が表出した状態でモールドされ、
高い放熱効果を得ると共に、薄型化を図る場合に樹脂封
入時のステージ３の位置ずれを防止することができる。
面に放熱ブロック１６が表出した状態でモールドされ、
高い放熱効果を得ると共に、薄型化を図る場合に樹脂封
入時のステージ３の位置ずれを防止することができる。
【００３５】次に、図９に、本発明の第５の実施例の構
成図を示す。図９の半導体装置１は、ステージ３の裏面
に連通孔１７が形成された放熱ブロック１６が、接着剤
を介在させずに直接に配置されたもので、他の構成は図
５と同様である。
成図を示す。図９の半導体装置１は、ステージ３の裏面
に連通孔１７が形成された放熱ブロック１６が、接着剤
を介在させずに直接に配置されたもので、他の構成は図
５と同様である。
【００３６】ここで、図１０に、図９の製造方法を説明
するための図を示す。図１０（Ａ）において、まず、上
金型９ａ及び下金型９ｂにはそれぞれ吸着孔１０ａ，１
０ｂが形成されており、上金型９ａの凸部１４ａ，１４
ｂと凹部１３ａ，１３ｂを位置合わせして放熱ブロック
６を配置し、吸着孔１０ａより吸着固定する。また、下
金型９ｂの凸部１４ｃ，１４ｄと凹部１３ｃ，１３ｄに
より、吸着孔１０ｂと連通孔１７とを位置合わせして放
熱ブロック１６を配置する。
するための図を示す。図１０（Ａ）において、まず、上
金型９ａ及び下金型９ｂにはそれぞれ吸着孔１０ａ，１
０ｂが形成されており、上金型９ａの凸部１４ａ，１４
ｂと凹部１３ａ，１３ｂを位置合わせして放熱ブロック
６を配置し、吸着孔１０ａより吸着固定する。また、下
金型９ｂの凸部１４ｃ，１４ｄと凹部１３ｃ，１３ｄに
より、吸着孔１０ｂと連通孔１７とを位置合わせして放
熱ブロック１６を配置する。
【００３７】そして、図１０（Ｂ）において、放熱ブロ
ック１６上にチップ４を搭載してワイヤボンディングさ
れたステージ３を載置し、吸着孔１０ｂ及び連通孔１７
を介してステージ３を吸着固定する。そして、封止樹脂
８によりモールドを行うものである。
ック１６上にチップ４を搭載してワイヤボンディングさ
れたステージ３を載置し、吸着孔１０ｂ及び連通孔１７
を介してステージ３を吸着固定する。そして、封止樹脂
８によりモールドを行うものである。
【００３８】これにより、２つの放熱ブロック６，１６
がパッケージの表面に表出され、より高い放熱効果を得
ることができる。この場合、製造工程は、放熱ブロック
６，１６を配置する工程が増えるのみで、他は従来の工
程と同様である。
がパッケージの表面に表出され、より高い放熱効果を得
ることができる。この場合、製造工程は、放熱ブロック
６，１６を配置する工程が増えるのみで、他は従来の工
程と同様である。
【００３９】また、図９の半導体装置１を、図７に示す
ようにチップ４と放熱ブロック６との間に伝熱ブロック
１５を介在させることにより、さらにより高い放熱効果
を得ることができる。
ようにチップ４と放熱ブロック６との間に伝熱ブロック
１５を介在させることにより、さらにより高い放熱効果
を得ることができる。
【００４０】なお、上述の第１〜第５の実施例では、チ
ップ４をフェイスアップの場合で示しているが、フェイ
スダウンの場合でも同様の効果を有する。この場合、図
８，図９の第４及び第５の実施例に示すステージ３の裏
面に配置された放熱ブロック１６に形成された連通孔１
７が上向きになり、該連通孔１７を螺刻して外部放熱手
段を取着してもよい。
ップ４をフェイスアップの場合で示しているが、フェイ
スダウンの場合でも同様の効果を有する。この場合、図
８，図９の第４及び第５の実施例に示すステージ３の裏
面に配置された放熱ブロック１６に形成された連通孔１
７が上向きになり、該連通孔１７を螺刻して外部放熱手
段を取着してもよい。
【００４１】
【発明の効果】以上のように本発明によれば、チップの
表面方向及びステージの裏面方向の少なくとも何れか一
方に放熱ブロックを設け、また、ステージの裏面方向に
設けた放熱ブロックに製造時にステージを吸着固定する
ための連通孔を形成することにより、安定した樹脂モー
ルドでチップより発生する熱量を高効率で放熱すること
ができる。
表面方向及びステージの裏面方向の少なくとも何れか一
方に放熱ブロックを設け、また、ステージの裏面方向に
設けた放熱ブロックに製造時にステージを吸着固定する
ための連通孔を形成することにより、安定した樹脂モー
ルドでチップより発生する熱量を高効率で放熱すること
ができる。
【図１】本発明の第１の実施例の構成図である。
【図２】図１の製造方法を説明するための図である。
【図３】図１の他の実施例の構成図である。
【図４】本発明の第２の実施例の構成及び製造方法を説
明するための図である。
明するための図である。
【図５】本発明の第３の実施例の構成図である。
【図６】図５の製造方法を説明するための図である。
【図７】図５の他の実施例の構成図である。
【図８】本発明の第４の実施例の構成及び製造方法を説
明するための図である。
明するための図である。
【図９】本発明の第５の実施例の構成図である。
【図１０】図９の製造方法を説明するための図である。
【図１１】従来の半導体装置の断面図である。
１ 半導体装置 ２ リードフレーム ３ ステージ ４ チップ ６，６ａ，６ｂ，１６ 放熱ブロック ７，７ａ 接着剤 ８ 封止樹脂 ９ａ 上金型 ９ｂ 下金型 １０ａ，１０ｂ 吸着孔 １５ 伝熱ブロック １７ 連通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 浩治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹中 正司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (8)
- 【請求項１】 リードフレーム（２）のステージ（３）
上にチップ（４）が搭載され、該リードフレーム（２）
との接続後、樹脂モールドされる半導体装置において、 前記チップ（４）の表面方向及び前記ステージ（３）の
裏面方向の少なくとも何れか一方に、前記樹脂モールド
されたパッケージの表面に表出する所定数の放熱ブロッ
ク（６，６ａ，６ｂ，１６）を設けることを特徴とする
半導体装置。 - 【請求項２】 前記放熱ブロック（６，６ｂ）と、前記
ステージ（３）裏面又は前記チップ（４）表面との間
に、固着部材（７ａ，７ｂ）を介在させることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記チップ（４）の表面方向に位置する
前記放熱ブロック（６）と、該チップ（４）との間に伝
熱部材（１５）を介在させることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 前記チップ（４）の表面方向に位置する
前記放熱ブロック（６ａ）を、前記パッケージ（８）の
表出面積を拡大する断面逆凸形状に形成することを特徴
とする請求項１，２又は３記載の半導体装置。 - 【請求項５】 前記ステージ（３）の裏面方向に設けら
れた前記放熱ブロック（１６）に、製造時に該ステージ
（３）を吸着固定させるための連通孔（１７）を形成す
ることを特徴とする請求項１記載の半導体装置。 - 【請求項６】 前記放熱ブロック（１６）に形成された
前記連通孔（１７）に、外部放熱手段を取着することを
特徴とする請求項５記載の半導体装置。 - 【請求項７】 リードフレーム（２）のステージ（３）
上にチップ（４）が搭載され、該リードフレーム（２）
との接続後、金型（９ａ，９ｂ）により樹脂モールドさ
れる半導体装置の製造方法において、 所定数の放熱ブロック（６，６ａ，６ｂ）を、前記チッ
プ（４）の表面方向及び前記ステージ（３）の裏面方向
の少なくとも何れか一方に取着し、又は所定間隔で配置
する工程と、 該放熱ブロック（６，６ａ，６ｂ）を、上金型（９ａ）
及び下金型（９ｂ）の少なくとも何れか一方に形成され
た吸着孔（１０ａ，１０ｂ）を介して吸着固定する工程
と、 該放熱ブロック（６，６ａ，６ｂ）を有する該チップ
（４）周辺を樹脂モールドする工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項８】 前記ステージ（３）の裏面方向に配置さ
れる前記放熱ブロック（１６）に連通孔（１７）を形成
して、該ステージ（３）を吸着固定することを特徴とす
る請求項７記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24196691A JPH0582672A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24196691A JPH0582672A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582672A true JPH0582672A (ja) | 1993-04-02 |
Family
ID=17082232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24196691A Withdrawn JPH0582672A (ja) | 1991-09-20 | 1991-09-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582672A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471366A (en) * | 1993-08-19 | 1995-11-28 | Fujitsu Limited | Multi-chip module having an improved heat dissipation efficiency |
| JP2003031744A (ja) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| US6891259B2 (en) * | 2001-11-03 | 2005-05-10 | Samsung Electronics Co., Ltd. | Semiconductor package having dam and method for fabricating the same |
| JP2005285877A (ja) * | 2004-03-26 | 2005-10-13 | Nec Semicon Package Solutions Ltd | 半導体装置およびその製造方法 |
| JP2015207705A (ja) * | 2014-04-22 | 2015-11-19 | 株式会社デンソー | 電子装置およびその製造方法 |
| CN109309070A (zh) * | 2017-07-28 | 2019-02-05 | 日月光半导体(韩国)有限公司 | 半导体封装装置和其制造方法 |
| WO2026058832A1 (ja) * | 2024-09-10 | 2026-03-19 | 三菱ケミカル株式会社 | 上面放熱型パワー半導体モジュール |
-
1991
- 1991-09-20 JP JP24196691A patent/JPH0582672A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471366A (en) * | 1993-08-19 | 1995-11-28 | Fujitsu Limited | Multi-chip module having an improved heat dissipation efficiency |
| US5592735A (en) * | 1993-08-19 | 1997-01-14 | Fujitsu Limited | Method of making a multi-chip module having an improved heat dissipation efficiency |
| JP2003031744A (ja) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| US6891259B2 (en) * | 2001-11-03 | 2005-05-10 | Samsung Electronics Co., Ltd. | Semiconductor package having dam and method for fabricating the same |
| JP2005285877A (ja) * | 2004-03-26 | 2005-10-13 | Nec Semicon Package Solutions Ltd | 半導体装置およびその製造方法 |
| JP2015207705A (ja) * | 2014-04-22 | 2015-11-19 | 株式会社デンソー | 電子装置およびその製造方法 |
| CN109309070A (zh) * | 2017-07-28 | 2019-02-05 | 日月光半导体(韩国)有限公司 | 半导体封装装置和其制造方法 |
| WO2026058832A1 (ja) * | 2024-09-10 | 2026-03-19 | 三菱ケミカル株式会社 | 上面放熱型パワー半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6387732B1 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| US7315080B1 (en) | Ball grid array package that includes a collapsible spacer for separating die adapter from a heat spreader | |
| JPH05299576A (ja) | マルチチップ型半導体装置及びその製造方法 | |
| US7557454B2 (en) | Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads | |
| KR100389230B1 (ko) | 개별반도체장치및그제조방법 | |
| US20070262462A1 (en) | Manufacturing method of resin-molding type semiconductor device, and wiring board therefor | |
| GB2317989A (en) | Lead frames for semiconductor packages | |
| US20030228720A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2959480B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| US20020113304A1 (en) | Dual die package and manufacturing method thereof | |
| US5796160A (en) | Resin-sealed semiconductor device | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| US7005728B1 (en) | Lead configuration for inline packages | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH11354673A (ja) | 半導体装置 | |
| KR19990086280A (ko) | 반도체 패키지 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPH088384A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |