JPH0582767B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、アナログ低周波信号用のスイツチ増
幅器に関する。この場合、スイツチ増幅器には、
複数個の増幅器段が設けられており、該増幅器段
はその出力側においてそれぞれ直流電圧を送出す
るようにし、さらに該増幅器段はその出力側が直
列に接続されており、Ａ−Ｄ変換器が設けられて
おり、該Ａ−Ｄ変換器は、アナログ低周波信号を
増幅器段の個数に相応する数のパルス列に変換
し、ここにおいて各増幅器段に１つのパルス列が
配属されるようにし、各増幅器段の出力端子間
に、逆方向の極性で少なくとも１つのダイオード
がそれぞれ接続されており、すべての増幅器段の
ダイオードが全体で１つのダイオード・カスケー
ド接続体を形成するようにし、各増幅器段内に、
１次巻線および２次巻線を有する変圧器が設けら
れており、前記２次巻線は所属の増幅器段の出力
側とそれぞれ作用接続されており、各増幅器段内
に、配属されたパルス列により制御される少なく
とも１つのスイツチング素子が設けられており、
各増幅器段内には、変圧器の２次巻線と出力側と
の間に整流回路が設けられており、さらに、前記
ダイオード・カスケード接続体に接続されている
低域通過フイルタが設けられている。

上述の形式のスイツチ増幅器は効率が高いの
で、出力の大きい増幅器に使用すると特に有利で
ある。例えば、無線送信器用の変調増幅器として
設けられるスイツチ増幅器が、ドイツ連邦共和国
特許公開公報第2935445号に記載されている。こ
のスイツチ増幅器は、並列に配置された多数の増
幅器段を有している。増幅器段の各々は２個の変
圧器を有し、その１次巻線は所属のスイツチング
素子を介して直流電源と接続され、２次巻線はダ
イオード・カスケード接続体と接続されている。
公知の方法では、増幅される低周波入力信号は、
その幅変調されるパルスが180°移相されている２
つのパルス列に変換される。個々のパルス列のパ
ルスは、それぞれの増幅器段の変圧器の１つのス
イツチング素子を制御する。このようにして個々
の増幅器段の２つの変圧器が交互に励磁するよう
になり、従つて変圧器の飽和を回避し、増幅器段
の100％制御を可能にすることができる。つまり
この作動方法では、Ａ−Ｄ変換器の周期ごとに、
個々の増幅器段のスイツチング素子及び変圧器が
１度投入接続ないし励磁される。その際、投入接
続ないし励磁の持続時間は非常に短くしてよい。

スイツチング損失を減少させるために、すでに
スイツチ増幅器の別な作動方法も提案されている
（スイス国特許出願第992／81−２号参照）。この
方法では、アナログ低周波入力信号はＡ−Ｄ変換
器で周期的に標本化され、アナログ信号の振幅の
瞬時値に相応する際の、持続時間を同じくするパ
ルスが発生される。それぞれのパルスに１つの増
幅器段が配属され、個々のパルスは２つの個別パ
ルスに分割される。個別パルスは交互に、増幅器
段の２つの変圧器と共働するスイツチング素子を
制御する。個々のパルスないし個別パルスの持続
時間は、変圧器が飽和することなく最大の持続時
間で励磁されるように選択される。この作動方法
では、Ａ−Ｄ変換器の周期ごとに、アナログ信号
の瞬時値に相応するだけのスイツチング素子およ
び変圧器の投入接続ないし励磁される。このこと
から、スイツチング損失の実質的な減少が可能に
なる。

公知のスイツチ増幅器では、上述の両作動方法
のどちらも、各々の増幅器段内に交互に投入接続
可能な変圧器を２つ必要とする。得ようとする出
力が大きい程、そのために必要となる部品数は多
くなり、スイツチング損失は増大する。

本発明の基本的課題は、増幅器段が、100％制
御のためにただ１つの変圧器とただ１つのスイツ
チング素子しか必要とせず、Ａ−Ｄ変換器の順次
連続する周期中でも変圧器が励磁されるスイツチ
増幅器を提供することである。

本発明によれば、この課題は冒頭に記述した形
式のスイツチ増幅器において、各増幅器段内で、
変圧器の１次巻線が交流電圧源と接続されてお
り、少なくとも１つのスイツチング素子が、整流
回路と出力側との間の出力線路のうちの１つの中
に設けられており、少なくとも１つの増幅器段を
除いた複数個の増幅器段の出力電圧は等しい固定
値を有しており、アナログ低周波信号からパルス
列への前記の変換により、低周波信号の振幅の瞬
時値に対応する個数のスイツチング素子ないし増
幅器段が投入接続されるようにしたことにより解
決される。

本発明によるスイツチ増幅器により、上述の出
力を得るために必要な変圧器の数を半分にし、所
属のスイツチング素子の数を４分の１に減らすこ
とが可能になり、従つて部品に要する支出および
スイツチング損失を低減させることができる。さ
らに、変換周期内に180°移相された２つのパルス
を発生する必要がなく、またはパルスを２つの部
分パルスに分割する必要がないので、本発明によ
るスイツチ増幅器には小型の低域通過フイルタを
使用することができる。最後に、スイツチング操
作の回数を減らせば、ひずみ率が低下し、雑音が
減少するので、本発明によるスイツチ増幅器によ
れば、低周波出力信号の質を改善することができ
る。

次に本発明の有利な実施例を図面により説明す
る。

第１図はスイツチ増幅器の実施例の極めて簡単
なブロツク図を示す。増幅されるアナログ低周波
入力信号用の入力端子１０はＡ−Ｄ変換器１１の
入力側に接続されている。Ａ−Ｄ変換器１１に記
憶装置１２が後置接続され、記憶装置１２には多
数の出力側を有する制御可能な読出し回路１３が
配属されている。さらに、アナログ入力信号をデ
ジタル信号に変換するタイミングおよび制御信号
を送出するためのタイミングを制御するクロツ
ク・パルスを供給するクロツク・パルス発生器１
４が設けられている。

スイツチ増幅器は変圧器２０を有し、その１次
巻線２１は交流電源２２に接続されている。変圧
器２０は多数の２次巻線を有するが、図を簡単に
するために３個の２次巻線２３，２４，２５のみ
を示す。個々の２次巻線は１個の整流回路に接続
され、各整流回路は半波整流器２７，２８，２
９、これに直列に接続されたチヨーク３１，３
２，３３および平滑コンデンサ３５，３６，３７
から成る。整流回路の１つの出力側は制御可能な
スイツチング素子３９，４０，４１と接続されて
いる。各２次巻線は、それに所属の整流回路およ
びスイツチング素子と共に増幅器段４３，４４，
４５を形成し、それらの出力側はダイオード・カ
スケード接続体４７に接続されている。ダイオー
ド・カスケード接続体４７は個々の増幅器段の端
子間にダイオード４８，４９，５０を有する。ダ
イオード・カスケード接続体の端子は低域通過フ
イルタ５２を介して出力端子５３と接続されてい
る。

読出し回路１３は各増幅器段のために個別出力
側を有し、それは信号線路５５，５６，５７によ
つて所属の増幅器段のスイツチング素子と接続さ
れている。

上述の増幅器を作動させるために変圧器２０の
１次巻線２１が交流電源２２と接続される。次い
で、個々の２次巻線２３，２４，２５に交流電圧
が誘起され、所属の整流器２７，２８，２９によ
り整流され、所定の直流電圧までコンデンサ３
５，３６，３７を充電する。

以下の説明においてスイツチング素子３９，４
０，４１はすべて遮断されており、従つて増幅器
段４３，４４，４５からダイオード・カスケード
接続体４７へは電流は流れないものと仮定しよ
う。

入力端子１０からＡ−Ｄ変換器１１に伝送され
たアナログ信号は所定の時間間隔で標本化され
る。その際、振幅の瞬時値に相応するデジタル信
号が発生され、記憶装置１２に記憶される。有利
な作動方式では、変換可能な振幅電圧の最大値
が、増幅器段数と同じ数の電圧範囲に分割され
る。従つてＡ−Ｄ変換器のデジタル出力信号は、
アナログ信号の振幅の瞬時値に相応した電圧範囲
数と同じ数だけ発生する。これらのデジタル信号
は記憶装置１２の中でそれらの数と同じ数の記憶
場所に記憶される。読出し回路１３は周期的に記
憶装置の内容の読み取り、個々の記憶された記憶
場所毎に投入接続信号を発生する。この信号は信
号線路５５，５６，５７に与えられ、相応するス
イツチング素子３９，４０，４１に伝送される。

このようにして、アナログ信号の振幅の瞬時値
に対応する数のスイツチング素子が投入接続さ
れ、所属のコンデンサに加わる直流電圧がダイオ
ード・カスケード接続体に沿つて直列に接続され
る。その際、２つのスイツチング・パルス間の短
い時間、ダイオード・カスケード接続体を介し
て、Ａ−Ｄ変換器の中で決められたアナログ入力
信号に相応する電圧範囲の和に比例する電圧が発
生する。スイツチング素子の投入接続および遮断
の際、ダイオード・カスケード接続体を介して発
生する電圧の急変は低域通過フイルタ５２により
補償され、従つて出力端子５３には増幅された入
力信号に相応するアナログ信号が現れる。

個々の増幅器段の負荷を等しく分割するために
は、大多数の増幅器段に同一の出力電圧を選ぶの
が有利である。

また、少なくとも１つの増幅器段をさらに、分
割することも可能である。分割された段の出力電
圧は２進的に重みづけされ、読出し回路の相応す
る２進符号化された信号により制御される。この
ようにして、ダイオード・カスケード接続体に到
来する階段状の電圧波形、および増幅器に起因す
る出力信号のリプルを減少させることができる。

変圧器は例えば、220V／50Hzの商用交流電源
に簡単に接続することができる。また、380V／
50Hz用の３相変圧器を使用することも可能であ
る。この場合、第１図に示した１次および２次巻
線は３個の個別巻線から成り、それに相応して整
流装置は３相整流器として構成される。

さらに、図示の１個の１次巻線と多数の２次巻
線を有する１つの変圧器の代わりに、それぞれ１
個の１次巻線と１個の２次巻線を有する多数の変
圧器を使用することもできる。

包絡線を有するアナログ入力信号の経過とダイ
オード・カスケード接続体を介して加算される直
流電圧との合致を改善するために、Ａ−Ｄ変換器
１１に演算装置を後置接続することができる。こ
の演算装置はアナログ入力信号の振幅の瞬時値と
電圧範囲から形成される後続のデジタル値との差
を求め、読出し回路１３を介して時間遅延した付
加的な制御信号を発生する。その際、遅延時間は
求められた差に反比例する。読出しクロツク・パ
ルスが順次連続する時、その間に発生したアナロ
グ入力信号の変化に相応する投入接続あるいは遮
断信号だけが発生されれば、特に有利である。そ
うすれば、スイツチ操作の総回数およびそれに付
随するスイツチング損失を大幅に減少させること
ができる。この種の作動方法は冒頭で触れたスイ
ス国特許出願に記載されているので、この実施例
の説明においては詳述しない。

増幅器段から発生した電圧がダイオード・カス
ケード接続体に沿つて加算されるためには、ただ
１つの増幅器段が接地線路と接続されていれば良
い。他の“浮いている”増幅器段の電圧は接地さ
れている増幅器段の電圧より高く、その電圧値
は、投入接続された増幅器段の数とダイオード・
カスケード接続体に沿つた個々の増幅器段の順序
数に依存した変化する値である。これに対し、読
出し回路によつて発生されたスイツチング信号は
接地線路に対して一定の電圧を有し、従つてスイ
ツチング信号は直接にスイツチング素子に加わら
ないようにすることができる。

第２図は増幅器段６０、および信号線路とスイ
ツチング素子の絶縁のためにホト・カプラ６１と
して形成された装置を示す。増幅器段は、第１図
の実施例と同じく１個の２次巻線６３、１個の整
流器６４、１個のチヨーク６５、１個の平滑コン
デンサ６６および１個のスイツチング素子６７を
有する。スイツチは電界効果トランジスタであ
り、そのゲートはホト・カプラのホト・ダイオー
ド７０と接続されている。ホト・カプラの発光ダ
イオード７１は信号線路７２と接続されている。
電圧差が大きい場合にも発光ダイオードとホト・
ダイオードとを確実に絶縁するために、光の伝送
には光フアイバ７３が使用される。

図示の電界効果トランジスタの代わりに他の半
導体素子、例えばバイポーラトランジスタを使用
しても良い。ホト・ダイオードの出力信号がスイ
ツチング素子を直接制御できない時は、ホト・ダ
イオードとスイツチング素子との間に更に増幅器
が接続される。

第１図および第２図に示した単方向整流回路
は、簡単に半波整流装置として構成することがで
きる。直流電圧のリプルを防ぐためには、セン
タ・タツプ形全波整流回路あるいはブリツジ形全
波整流回路が使用される。

上述したように、３相変圧器を使用し、増幅器
段が３部分に分けられた３次巻線を有する場合に
は、上述の３相ブリツジ形整流器の代わりに星形
あるいは二重星形整流回路が使用され得る。

第３図は増幅器段８０の他の実施例を示す。そ
の整流装置は倍電圧にするための全波整流器とし
て形成されている。さらに、２次巻線８１の端子
の１つは、逆方向の極性で接続された２つのダイ
オード８２，８３およびそれらに所属のチヨーク
８４，８５を介して２つのコンデンサ８７，８８
の端子の１つに接続され、２次巻線のもう１つの
端子はコンデンサの他方の端子の接続点８９と直
接に接続されている。個々のコンデンサの端子の
１つはスイツチング素子９１，９２を介して、ま
た、コンデンサの他方の２つの端子の接続点８９
は直接にダイオード・カスケード接続体９３と接
続されている。ダイオード・カスケード接続体９
３は各端子間にダイオード９４，９５を有してい
る。

図示の全波整流装置は、上述の半波整流装置と
同じく、センタ・タツプ形単相全波整流回路とし
ても構成でき、また３相変圧器用には星形あるい
は二重星形整流回路として構成できる。

【図面の簡単な説明】

第１図は本発明によるスイツチ増幅器の実施例
の簡単なブロツク図、第２図および第３図は本発
明によるスイツチ増幅器用の増幅器段の第１およ
び第２の実施例のブロツク図を示す。 １０……入力端子、１１……Ａ−Ｄ変換器、１
２……記憶装置、１３……読出し回路、１４……
クロツク・パルス発生器、２０……変圧器、２１
……１次巻線、２２……交流電源、２３，２４，
２５，６３，８１……２次巻線、３１，３２，３
３，６５，８４，８５……チヨーク、３５，３
６，６６……平滑コンデンサ、３９，４０，４
１，６７，９１，９２……スイツチング素子、４
３，４４，４５，６０，８０……増幅器段、４
７，９３……ダイオード・カスケード接続体、５
２……低域通過フイルタ、５５，５６，５７，７
２……信号線路、６１……ホト・カプラ、７０…
…ホト・ダイオード、７１…発光ダイオード、７
３……光フアイバ。

Claims (1)

1. 【特許請求の範囲】 １ アナログ低周波信号用のスイツチ増幅器であ
   つて、 (a) 複数個の増幅器段４３，４４，４５が設けら
   れており、該増幅器段はその出力側においてそ
   れぞれ直流電圧を送出するようにし、該増幅器
   段はその出力側が直列に接続されており、 (b) Ａ−Ｄ変換器１１が設けられており、該Ａ−
   Ｄ変換器は、アナログ低周波信号を増幅器段４
   ３，４４，４５の個数に相応する数のパルス列
   に変換し、ここにおいて各増幅器段に１つのパ
   ルス列が配属されるようにし、 (c) 各増幅器段４３，４４，４５の出力端子間
   に、逆方向の極性で少なくとも１つのダイオー
   ド４８，４９，５０がそれぞれ接続されてお
   り、すべての増幅器段４３，４４，４５のダイ
   オード４８，４９，５０が全体で１つのダイオ
   ード・カスケード接続体を形成するようにし、 (d) 各増幅器段４３，４４，４５内に、１次巻線
   ２１および２次巻線２３，２４，２５を有する
   変圧器２０が設けられており、前記２次巻線は
   所属の増幅器段の出力側とそれぞれ作用接続さ
   れており、 (e) 各増幅器段４３，４４，４５内に、配属され
   たパルス列により制御される少なくとも１つの
   スイツチング素子３９，４０，４１が設けられ
   ており、 (f) 各増幅器段４３，４４，４５内には、変圧器
   ２０の２次巻線２３，２４，２５と出力側との
   間に整流回路２７，３１，３５；２８，３２，
   ３６；２９，３３，３７が設けられており、さ
   らに、 (g) 前記ダイオード・カスケード接続体に接続さ
   れている低域通過フイルタ５２が設けられてい
   る、アナログ低周波信号用のスイツチ増幅器に
   おいて、 各増幅器段４３，４４，４５内で、 (h) 変圧器２０の１次巻線２１が交流電圧源２２
   と接続されており、 (i) 少なくとも１つのスイツチング素子３９，４
   ０，４１が、前記整流回路２７，３１，３５；
   ２８，３２，３６；２９，３３，３７と出力側
   との間の出力線路のうちの１つの中に設けられ
   ており、 (j) 少なくとも１つの増幅器段を除いた複数個の
   増幅器段の出力電圧は等しい固定値を有してお
   り、 (k) アナログ低周波信号からパルス列への前記の
   変換により、低周波信号の振幅の瞬時値に相応
   する個数のスイツチング素子３９，４０，４１
   ないし増幅器段４３，４４，４５が投入接続さ
   れるようにしたことを特徴とするスイツチ増幅
   器。 ２ (a) 各整流回路２７，３１，３５；２８，３
   ２，３６；２９，３３，３７は半波整流回路と
   して構成されており、 (b) 各増幅器段４３，４４，４５にはただ１つの
   スイツチング素子が設けられている、特許請求
   の範囲第１項記載のスイツチ増幅器。 ３ (a) 各整流回路２７，３１，３５；２８，３
   ２，３６；２９，３３，３７は中間タツプ形全
   波整流回路として構成されており、 (b) 各増幅器段４３，４４，４５内に、整流回路
   のプラスないしマイナスの出力側にそれぞれ接
   続された２つのスイツチング素子９１，９２が
   設けられている、特許請求の範囲第１項記載の
   スイツチ増幅器。 ４ 増幅器段４３，４４，４５の複数の変圧器
   が、１つの１次巻線２１および増幅器段数に相応
   する数の２次巻線２３，２４，２５を有する１つ
   の変圧器２０にまとめられた、特許請求の範囲第
   １項記載のスイツチ増幅器。 ５ すべての増幅器段４３，４４，４５の出力電
   圧が同一の値を有するようにした、特許請求の範
   囲第１項記載のスイツチ増幅器。 ６ それぞれ異なる出力電圧を有する増幅器段に
   おいて、該増幅器段の出力電圧値は、それぞれ等
   しい固定値を有する前記の複数個の増幅器段の出
   力電圧を２進的に段階的に分割した値である、特
   許請求の範囲第１項記載のスイツチ増幅器。 ７ スイツチング素子６７の制御電極と制御パル
   ス線路７２とを電気的に絶縁するために、電気制
   御信号を光信号に変換する装置７１と光信号を電
   気制御信号に再変換する装置７０とを設けた、特
   許請求の範囲第１項記載のスイツチ増幅器。 ８ 前記電気制御信号を光信号に変換する装置７
   １と光信号を電気制御信号に再変換する装置７０
   の間に光路７３が設けられた、特許請求の範囲第
   ７項記載のスイツチ増幅器。 ９ スイツチング素子の制御電極と制御パルス線
   路とを絶縁するために、電気制御信号を光信号に
   変換する装置と、光信号により制御可能な複数の
   スイツチング素子とを設けた、特許請求の範囲第
   １項記載のスイツチ増幅器。