JPH0583224A - スタツフ多重化装置 - Google Patents
スタツフ多重化装置Info
- Publication number
- JPH0583224A JPH0583224A JP24174391A JP24174391A JPH0583224A JP H0583224 A JPH0583224 A JP H0583224A JP 24174391 A JP24174391 A JP 24174391A JP 24174391 A JP24174391 A JP 24174391A JP H0583224 A JPH0583224 A JP H0583224A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- clock
- stuff
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】調歩式データを波形の歪率およびデータ伝送誤
りを低減してスタッフ多重伝送できる装置の提供を目的
とする。 【構成】調歩式データを非同期同期変換回路にて同期デ
ータに変換してからスタッフ多重伝送および再生を行
う。 【効果】調歩式データを誤りなく時分割多重伝送でき
る。
りを低減してスタッフ多重伝送できる装置の提供を目的
とする。 【構成】調歩式データを非同期同期変換回路にて同期デ
ータに変換してからスタッフ多重伝送および再生を行
う。 【効果】調歩式データを誤りなく時分割多重伝送でき
る。
Description
【０００１】
【産業上の利用分野】本発明は時分割多重伝送装置に利
用する。特に、調歩式データのスタッフ多重伝送技術に
関する。
用する。特に、調歩式データのスタッフ多重伝送技術に
関する。
【０００２】
【従来の技術】この種の多重化方式では、入力される調
歩式データを入力データの速度の数倍のクロックにて多
点サンプリング処理を行い疑似同期データとして時分割
多重し、対向局において再生したデータを端末装置に出
力する構成となっている。
歩式データを入力データの速度の数倍のクロックにて多
点サンプリング処理を行い疑似同期データとして時分割
多重し、対向局において再生したデータを端末装置に出
力する構成となっている。
【０００３】
【発明が解決しようとする課題】この方式によれば、調
歩式データは調歩式データの伝送速度の整数倍の周波数
クロックにて多点サンプリングされ疑似同期データとし
て時分割多重していた。このため速度の早い調歩式デー
タが入力された場合、多点サンプリング処理には周波数
の高いサンプリングクロックが必要となり多重化効率が
低下し、また調歩式データの周波数と比較して低い倍率
の周波数のクロックにてサンプリングした場合には、対
向局にてデータを再生した場合、波形の歪率が悪化しデ
ータ伝送誤りが発生してしまう。
歩式データは調歩式データの伝送速度の整数倍の周波数
クロックにて多点サンプリングされ疑似同期データとし
て時分割多重していた。このため速度の早い調歩式デー
タが入力された場合、多点サンプリング処理には周波数
の高いサンプリングクロックが必要となり多重化効率が
低下し、また調歩式データの周波数と比較して低い倍率
の周波数のクロックにてサンプリングした場合には、対
向局にてデータを再生した場合、波形の歪率が悪化しデ
ータ伝送誤りが発生してしまう。
【０００４】本発明はこのような背景に行われたもので
あり、調歩式データを波形の歪率およびデータ伝送誤り
を低減してスタッフ多重伝送できる装置の提供を目的と
する。
あり、調歩式データを波形の歪率およびデータ伝送誤り
を低減してスタッフ多重伝送できる装置の提供を目的と
する。
【０００５】
【課題を解決するための手段】本発明はデータを入力す
るデータ入力端子と、このデータを一時的に蓄積するバ
ッファメモリと、このバッファメモリからデータを読み
出す読出クロック発生回路と、この読出クロックの位相
を装置内基準クロックを分周して発生される前記バッフ
ァメモリの書込クロックと比較しスタッフ要求を出力す
る位相比較回路と、この位相比較回路からのスタッフ要
求を入力しスタッフ情報を生成するスタッフ制御回路
と、前記バッファメモリから読出されるデータと前記ス
タッフ情報を多重化する多重制御回路とを備えたスタッ
フ多重化装置において、前記データ入力端子に調歩式デ
ータが入力され、この調歩式データを前記装置内基準ク
ロックを分周して発生される書込クロックで同期化し、
前記バッファメモリに書き込む非同期同期変換回路を前
記バッファメモリの前段に備えたことを特徴とする。
るデータ入力端子と、このデータを一時的に蓄積するバ
ッファメモリと、このバッファメモリからデータを読み
出す読出クロック発生回路と、この読出クロックの位相
を装置内基準クロックを分周して発生される前記バッフ
ァメモリの書込クロックと比較しスタッフ要求を出力す
る位相比較回路と、この位相比較回路からのスタッフ要
求を入力しスタッフ情報を生成するスタッフ制御回路
と、前記バッファメモリから読出されるデータと前記ス
タッフ情報を多重化する多重制御回路とを備えたスタッ
フ多重化装置において、前記データ入力端子に調歩式デ
ータが入力され、この調歩式データを前記装置内基準ク
ロックを分周して発生される書込クロックで同期化し、
前記バッファメモリに書き込む非同期同期変換回路を前
記バッファメモリの前段に備えたことを特徴とする。
【０００６】以上のことをデータの送受信という観点か
ら再度説明すると、多重化装置のデータ送信側である本
発明装置において、入力された調歩式データに非同期同
期変換処理を行い同期データに変換する非同期同期変換
回路と、データを蓄積するバッファメモリと、このバッ
ファメモリの読出クロック発生回路と、読出クロックと
装置内基準クロックを分周して発生される書込クロック
との位相差を検出する位相比較回路と、スタッフ情報を
生成するスタッフ制御回路と、データとスタッフ情報を
多重する多重制御回路とを持ち、前記バッファメモリへ
の前記書込クロックと前記読出クロックの位相差を検出
し、単位フレーム内に多重されるデータの個数をＮ＋ｎ
とＮとＮ−ｍ個（Ｎ，ｎ，ｍは整数）の混在の配列と
し、このＮ＋ｎとＮとＮ−ｍの配列を組み替えることに
より、調歩式データと装置内タイミング信号の周波数差
異あるいは位相差異を吸収しスタッフ多重を行う。
ら再度説明すると、多重化装置のデータ送信側である本
発明装置において、入力された調歩式データに非同期同
期変換処理を行い同期データに変換する非同期同期変換
回路と、データを蓄積するバッファメモリと、このバッ
ファメモリの読出クロック発生回路と、読出クロックと
装置内基準クロックを分周して発生される書込クロック
との位相差を検出する位相比較回路と、スタッフ情報を
生成するスタッフ制御回路と、データとスタッフ情報を
多重する多重制御回路とを持ち、前記バッファメモリへ
の前記書込クロックと前記読出クロックの位相差を検出
し、単位フレーム内に多重されるデータの個数をＮ＋ｎ
とＮとＮ−ｍ個（Ｎ，ｎ，ｍは整数）の混在の配列と
し、このＮ＋ｎとＮとＮ−ｍの配列を組み替えることに
より、調歩式データと装置内タイミング信号の周波数差
異あるいは位相差異を吸収しスタッフ多重を行う。
【０００７】データ受信側において、データとスタッフ
情報を分離しスタッフ情報を検出する分離制御回路と、
データを蓄積するバッファメモリと、バッファメモリへ
の書込クロックを制御する書込クロック発生回路と、ス
タッフ情報によりなめらかに変化する読出クロックを生
成するＤＰＬＬ（Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）により構成される読出クロック発生
回路とを持ち、対向局よりの単位フレーム内に多重され
たＮ＋ｎとＮとＮ−ｍの混在の配列を持つデータを調歩
式データとして再生することを特徴とする。
情報を分離しスタッフ情報を検出する分離制御回路と、
データを蓄積するバッファメモリと、バッファメモリへ
の書込クロックを制御する書込クロック発生回路と、ス
タッフ情報によりなめらかに変化する読出クロックを生
成するＤＰＬＬ（Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）により構成される読出クロック発生
回路とを持ち、対向局よりの単位フレーム内に多重され
たＮ＋ｎとＮとＮ−ｍの混在の配列を持つデータを調歩
式データとして再生することを特徴とする。
【０００８】
【作用】調歩式データ入力を非同期同期変換回路で同期
化することにより、スタッフ多重伝送にさらに適合した
形の信号に変換する。
化することにより、スタッフ多重伝送にさらに適合した
形の信号に変換する。
【０００９】
【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例の構成を示す図である。
る。図１は本発明実施例の構成を示す図である。
【００１０】本発明はデータを入力するデータ入力端子
１と、このデータを一時的に蓄積するバッファメモリ３
と、このバッファメモリ３からデータを読み出す読出ク
ロック発生回路６と、この読出クロックの位相を装置内
基準クロック１２を分周して発生されるバッファメモリ
３の書込クロックと比較しスタッフ要求を出力する位相
比較回路４と、この位相比較回路４からのスタッフ要求
を入力しスタッフ情報を生成するスタッフ制御回路５
と、バッファメモリ３から読出されるデータとスタッフ
情報を多重化する多重制御回路９とを備えたスタッフ多
重化装置において、データ入力端子１に調歩式データが
入力され、この調歩式データを装置内基準クロック１２
を分周して発生される書込クロックで同期化し、バッフ
ァメモリ３に書き込む非同期同期変換回路２をバッファ
メモリ３の前段に備えたことを特徴とする。
１と、このデータを一時的に蓄積するバッファメモリ３
と、このバッファメモリ３からデータを読み出す読出ク
ロック発生回路６と、この読出クロックの位相を装置内
基準クロック１２を分周して発生されるバッファメモリ
３の書込クロックと比較しスタッフ要求を出力する位相
比較回路４と、この位相比較回路４からのスタッフ要求
を入力しスタッフ情報を生成するスタッフ制御回路５
と、バッファメモリ３から読出されるデータとスタッフ
情報を多重化する多重制御回路９とを備えたスタッフ多
重化装置において、データ入力端子１に調歩式データが
入力され、この調歩式データを装置内基準クロック１２
を分周して発生される書込クロックで同期化し、バッフ
ァメモリ３に書き込む非同期同期変換回路２をバッファ
メモリ３の前段に備えたことを特徴とする。
【００１１】次に本発明実施例の動作を図１〜図４を参
照して説明する。図２は本発明実施例に使用したスタッ
フ多重信号受信装置の構成を示す図である。図３〜図４
は本発明実施例装置内でのデータ変遷状態を示す図であ
る。
照して説明する。図２は本発明実施例に使用したスタッ
フ多重信号受信装置の構成を示す図である。図３〜図４
は本発明実施例装置内でのデータ変遷状態を示す図であ
る。
【００１２】図１において、調歩式データが入力される
データ入力端子１はデータ入力インターフェース回路１
１および非同期同期変換回路２を経てバッファメモリ３
に接続される。分周回路７にて装置内基準クロック１２
を分周して発生されるクロックは非同期同期変換回路２
にて処理されバッファメモリ３および位相比較回路４に
接続される。読出クロック発生回路６は分周回路７とと
もにクロックを発生し、スタッフ制御回路５に出力す
る。スタッフ制御回路５は位相比較回路４の出力により
読出クロックを制御しバッファメモリ３へ出力する。位
相比較回路４は非同期同期変換回路２にて発生された書
込クロックと読出クロックとの位相を比較し結果をスタ
ッフ制御回路５に出力し、スタッフ制御回路５はタイミ
ング調整回路８にスタッフ情報を出力する。多重制御回
路９は、バッファメモリ３の出力とタイミング調整回路
８の出力を多重化し、多重データ出力端子１０より出力
する。
データ入力端子１はデータ入力インターフェース回路１
１および非同期同期変換回路２を経てバッファメモリ３
に接続される。分周回路７にて装置内基準クロック１２
を分周して発生されるクロックは非同期同期変換回路２
にて処理されバッファメモリ３および位相比較回路４に
接続される。読出クロック発生回路６は分周回路７とと
もにクロックを発生し、スタッフ制御回路５に出力す
る。スタッフ制御回路５は位相比較回路４の出力により
読出クロックを制御しバッファメモリ３へ出力する。位
相比較回路４は非同期同期変換回路２にて発生された書
込クロックと読出クロックとの位相を比較し結果をスタ
ッフ制御回路５に出力し、スタッフ制御回路５はタイミ
ング調整回路８にスタッフ情報を出力する。多重制御回
路９は、バッファメモリ３の出力とタイミング調整回路
８の出力を多重化し、多重データ出力端子１０より出力
する。
【００１３】図２において、多重データ入力端子２０は
分離制御回路２１に接続され、分離制御回路２１にて分
離されたデータはバッファメモリ２５に出力される。同
様に分離制御回路２１にて分離されたスタッフ制御情報
は、タイミング調整回路２７に出力される。書込クロッ
ク発生回路２３は分周回路２２とともに装置内基準クロ
ック１２より書込クロックを発生し、デスタッフ制御回
路２４に出力する。デスタッフ制御回路２４はタイミン
グ調整回路２７の出力により書込クロックを制御し、バ
ッファメモリ２５および位相比較回路２６に出力する。
位相比較回路２６はＤＰＬＬ読出クロック発生回路２８
にて発生されバッファメモリ２５に入力される読出クロ
ックとデスタッフ制御回路２４の出力とを比較し、出力
はＤＰＬＬ読出クロック発生回路２８に入力される。バ
ッファメモリ２５の出力データはデータ出力インターフ
ェース回路２９を経てデータ出力端子３１に出力され
る。
分離制御回路２１に接続され、分離制御回路２１にて分
離されたデータはバッファメモリ２５に出力される。同
様に分離制御回路２１にて分離されたスタッフ制御情報
は、タイミング調整回路２７に出力される。書込クロッ
ク発生回路２３は分周回路２２とともに装置内基準クロ
ック１２より書込クロックを発生し、デスタッフ制御回
路２４に出力する。デスタッフ制御回路２４はタイミン
グ調整回路２７の出力により書込クロックを制御し、バ
ッファメモリ２５および位相比較回路２６に出力する。
位相比較回路２６はＤＰＬＬ読出クロック発生回路２８
にて発生されバッファメモリ２５に入力される読出クロ
ックとデスタッフ制御回路２４の出力とを比較し、出力
はＤＰＬＬ読出クロック発生回路２８に入力される。バ
ッファメモリ２５の出力データはデータ出力インターフ
ェース回路２９を経てデータ出力端子３１に出力され
る。
【００１４】次にデータが本発明装置に入力されてか
ら、受信装置に出力される間のデータ変遷状態を説明す
る。
ら、受信装置に出力される間のデータ変遷状態を説明す
る。
【００１５】単位フレーム内に多重されるデータの個数
をＮ＋ｎとＮとＮ−ｍ個（Ｎ，ｎ，ｍは整数）の混在の
配列とし、このＮ＋ｎとＮとＮ−ｍの配列を組み替える
ことにより、調歩式データと装置内タイミング信号の周
波数差異あるいは位相差異を吸収しスタッフ多重を行う
が、ここではｎ＝１、ｍ＝１として説明する。
をＮ＋ｎとＮとＮ−ｍ個（Ｎ，ｎ，ｍは整数）の混在の
配列とし、このＮ＋ｎとＮとＮ−ｍの配列を組み替える
ことにより、調歩式データと装置内タイミング信号の周
波数差異あるいは位相差異を吸収しスタッフ多重を行う
が、ここではｎ＝１、ｍ＝１として説明する。
【００１６】図３は送信側の状態を示し、図４は受信側
の状態を示す。データ入力端子１に入力されたデータ３
１は非同期同期変換回路２において発生された書込クロ
ック３２によりバッファメモリ３に書き込まれる。読出
クロック発生回路６の出力である読出クロック３３はス
タッフ制御回路５に加えられる。スタッフ制御回路５に
おいて図３に示す時間Ｔを単位とする時間内にＮ＋１個
またはＮ−１個のクロックを得る。この制御された出力
クロック３４によりバッファメモリ３からデータを読出
し多重制御回路９に入力する。ここで非同期同期変換回
路２にて発生した書込クロック３２と読出クロック３３
の周波数が一致していれば、Ｎ＋１、Ｎ−１の交互繰り
返しは規則正しく行われる。非同期同期変換回路２にて
発生した書込クロック３２の周波数が読出クロック３３
の周波数よりわずかに高い場合は、位相差がクロック１
個分発生した時点で位相比較回路４の出力３５が立ち上
がり、この情報を受けたスタッフ制御回路５の出力はこ
の位相差を減少させるために制御を行い、位相比較回路
４の出力３５のａおよびｂの区間に示すように出力クロ
ックのＴを単位とする時間内のクロック数がＮ＋１の状
態を連続させる。この制御により位相差が減少し、その
後はＮ＋１、Ｎ−１の繰り返しが連続する。この後、位
相差がクロック１個分発生するごとに上記制御が行われ
る。また、単位区間内におけるデータの個数Ｎ＋１また
はＮ−１を判断するスタッフ情報３６がタイミング調整
回路８により発生し、多重制御回路９に送られる。スタ
ッフ情報３６は単位区間内におけるデータの個数Ｎ＋１
のときは１となり、Ｎ−１のときは０となる。
の状態を示す。データ入力端子１に入力されたデータ３
１は非同期同期変換回路２において発生された書込クロ
ック３２によりバッファメモリ３に書き込まれる。読出
クロック発生回路６の出力である読出クロック３３はス
タッフ制御回路５に加えられる。スタッフ制御回路５に
おいて図３に示す時間Ｔを単位とする時間内にＮ＋１個
またはＮ−１個のクロックを得る。この制御された出力
クロック３４によりバッファメモリ３からデータを読出
し多重制御回路９に入力する。ここで非同期同期変換回
路２にて発生した書込クロック３２と読出クロック３３
の周波数が一致していれば、Ｎ＋１、Ｎ−１の交互繰り
返しは規則正しく行われる。非同期同期変換回路２にて
発生した書込クロック３２の周波数が読出クロック３３
の周波数よりわずかに高い場合は、位相差がクロック１
個分発生した時点で位相比較回路４の出力３５が立ち上
がり、この情報を受けたスタッフ制御回路５の出力はこ
の位相差を減少させるために制御を行い、位相比較回路
４の出力３５のａおよびｂの区間に示すように出力クロ
ックのＴを単位とする時間内のクロック数がＮ＋１の状
態を連続させる。この制御により位相差が減少し、その
後はＮ＋１、Ｎ−１の繰り返しが連続する。この後、位
相差がクロック１個分発生するごとに上記制御が行われ
る。また、単位区間内におけるデータの個数Ｎ＋１また
はＮ−１を判断するスタッフ情報３６がタイミング調整
回路８により発生し、多重制御回路９に送られる。スタ
ッフ情報３６は単位区間内におけるデータの個数Ｎ＋１
のときは１となり、Ｎ−１のときは０となる。
【００１７】多重制御回路９ではバッファメモリ３より
読出したデータと、タイミング調整回路８の出力である
スタッフ情報３６を多重化処理し、多重化データのあと
にスタッフ情報３６を多重した多重データ出力３７の形
で多重データ出力端子１０に出力する。非同期同期変換
回路２にて発生される書込クロック３２の周波数が読出
クロック３３の周波数より僅かに低い場合には、書込ク
ロック３２と読出クロック３３の位相差がなくなるまで
Ｎ−１の状態が連続することになり、他は前記と同様の
処理が行われる。これにより読出クロック３３と周波数
が異なる調歩式データを誤りなく多重処理できる。
読出したデータと、タイミング調整回路８の出力である
スタッフ情報３６を多重化処理し、多重化データのあと
にスタッフ情報３６を多重した多重データ出力３７の形
で多重データ出力端子１０に出力する。非同期同期変換
回路２にて発生される書込クロック３２の周波数が読出
クロック３３の周波数より僅かに低い場合には、書込ク
ロック３２と読出クロック３３の位相差がなくなるまで
Ｎ−１の状態が連続することになり、他は前記と同様の
処理が行われる。これにより読出クロック３３と周波数
が異なる調歩式データを誤りなく多重処理できる。
【００１８】次に受信側の動作について説明する。多重
データ入力端子２０から入力されたデータは分離制御回
路２１によりデータ部分４２とスタッフ情報４３とに分
離される。書込クロック発生回路２３にて発生されたク
ロックはデスタッフ制御回路２４に入力される。デスタ
ッフ制御回路２４はタイミング調整回路２７を経たスタ
ッフ情報４３に従い書込クロック発生回路２３にて発生
されたクロックを制御し、書込クロック４４を発生す
る。この書込クロック４４により分離制御回路２１の分
離されたデータ４２はバッファメモリ２５に書き込まれ
る。バッファメモリ２５からデータを読み出す読出クロ
ック４５はＤＰＬＬ読出クロック発生回路２８により発
生される。位相比較回路２６は、書込クロック４４と読
出クロック４５との位相差を比較しその結果をＤＰＬＬ
読出クロック発生回路２８に出力する。ＤＰＬＬ読出ク
ロック発生回路２８は入力された位相差情報により書込
クロック４４と読出クロック４５との位相差が最小とな
るように受信側出力クロックの周波数または位相をゆる
やかに変化させる。この制御により入力データの周波数
変化に追従する形で調歩式出力データ４６がデータ出力
インターフェース回路２９を経てデータ出力端子３０よ
り出力される。
データ入力端子２０から入力されたデータは分離制御回
路２１によりデータ部分４２とスタッフ情報４３とに分
離される。書込クロック発生回路２３にて発生されたク
ロックはデスタッフ制御回路２４に入力される。デスタ
ッフ制御回路２４はタイミング調整回路２７を経たスタ
ッフ情報４３に従い書込クロック発生回路２３にて発生
されたクロックを制御し、書込クロック４４を発生す
る。この書込クロック４４により分離制御回路２１の分
離されたデータ４２はバッファメモリ２５に書き込まれ
る。バッファメモリ２５からデータを読み出す読出クロ
ック４５はＤＰＬＬ読出クロック発生回路２８により発
生される。位相比較回路２６は、書込クロック４４と読
出クロック４５との位相差を比較しその結果をＤＰＬＬ
読出クロック発生回路２８に出力する。ＤＰＬＬ読出ク
ロック発生回路２８は入力された位相差情報により書込
クロック４４と読出クロック４５との位相差が最小とな
るように受信側出力クロックの周波数または位相をゆる
やかに変化させる。この制御により入力データの周波数
変化に追従する形で調歩式出力データ４６がデータ出力
インターフェース回路２９を経てデータ出力端子３０よ
り出力される。
【００１９】
【発明の効果】調歩式データに非同期同期変換処理を施
し、単位区間内Ｎ個のデータを多重化する場合Ｎ＋ｎと
ＮとＮ−ｍの混在の形態に変化させ、入力データの変動
によりＮ＋ｎの連続またはＮ−ｍの連続あるいはＮとＮ
−ｍとＮ＋ｎの混在という形式でスタッフ処理を行い、
スタッフ情報をデータとともに時分割多重処理し対向局
に伝送し、対向局において受信したスタッフ情報および
ＤＰＬＬを用いて時分割多重されたデータを再生し端末
装置に出力することにより調歩式データを誤りなく時分
割多重伝送できる効果がある。
し、単位区間内Ｎ個のデータを多重化する場合Ｎ＋ｎと
ＮとＮ−ｍの混在の形態に変化させ、入力データの変動
によりＮ＋ｎの連続またはＮ−ｍの連続あるいはＮとＮ
−ｍとＮ＋ｎの混在という形式でスタッフ処理を行い、
スタッフ情報をデータとともに時分割多重処理し対向局
に伝送し、対向局において受信したスタッフ情報および
ＤＰＬＬを用いて時分割多重されたデータを再生し端末
装置に出力することにより調歩式データを誤りなく時分
割多重伝送できる効果がある。
【図１】本発明実施例装置の構成図。
【図２】本発明実施例に使用した受信側装置の構成図。
【図３】本発明実施例装置内のデータ変遷状況を説明す
る図。
る図。
【図４】本発明実施例に使用した受信側装置内のデータ
変遷状況を説明する図。
変遷状況を説明する図。
１ データ入力端子 ２ 非同期同期変換回路 ３、２５ バッファメモリ ４、２６ 位相比較回路 ５ スタッフ制御回路 ６ 読出クロック発生回路 ７、２２ 分周回路 ８、２７ タイミング調整回路 ９ 多重制御回路 １０ 多重データ出力端子 １１ データ入力インターフェース回路 １２ 装置内基準クロック ２０ 多重データ入力端子 ２１ 分離制御回路 ２３ 書込クロック発生回路 ２４ デスタッフ制御回路 ２８ ＤＰＬＬ読出クロック発生回路 ２９ データ出力インターフェース回路 ３０ データ出力端子 ３１ 調歩式入力データ ３２、４４ 書込クロック ３３、４５ 読出クロック ３４ 出力クロック ３５ 位相比較回路の出力 ３６、４３ スタッフ情報 ３７ 多重データ出力 ４１ 多重データ入力 ４２ データ部分 ４６ 調歩式データ出力
Claims (1)
- 【請求項１】データを入力するデータ入力端子と、この
データを一時的に蓄積するバッファメモリと、このバッ
ファメモリからデータを読み出す読出クロック発生回路
と、この読出クロックの位相を装置内基準クロックを分
周して発生される前記バッファメモリの書込クロックと
比較しスタッフ要求を出力する位相比較回路と、この位
相比較回路からのスタッフ要求を入力しスタッフ情報を
生成するスタッフ制御回路と、前記バッファメモリから
読出されるデータと前記スタッフ情報を多重化する多重
制御回路とを備えたスタッフ多重化装置において、 前記データ入力端子に調歩式データが入力され、この調
歩式データを前記装置内基準クロックを分周して発生さ
れる書込クロックで同期化し、前記バッファメモリに書
き込む非同期同期変換回路を前記バッファメモリの前段
に備えたことを特徴とするスタッフ多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24174391A JPH0583224A (ja) | 1991-09-20 | 1991-09-20 | スタツフ多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24174391A JPH0583224A (ja) | 1991-09-20 | 1991-09-20 | スタツフ多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583224A true JPH0583224A (ja) | 1993-04-02 |
Family
ID=17078886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24174391A Pending JPH0583224A (ja) | 1991-09-20 | 1991-09-20 | スタツフ多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007055016A1 (ja) * | 2005-11-11 | 2007-05-18 | I.Den Videotronics Inc. | 送信装置、受信装置、通信システム及び通信方法 |
| JP2011055660A (ja) * | 2009-09-03 | 2011-03-17 | Meidensha Corp | ディジタル保護継電システムの遠隔監視方法 |
-
1991
- 1991-09-20 JP JP24174391A patent/JPH0583224A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007055016A1 (ja) * | 2005-11-11 | 2007-05-18 | I.Den Videotronics Inc. | 送信装置、受信装置、通信システム及び通信方法 |
| JP2011055660A (ja) * | 2009-09-03 | 2011-03-17 | Meidensha Corp | ディジタル保護継電システムの遠隔監視方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781599A (en) | Packet receiving device | |
| EP0565305B1 (en) | Transmission of a clock signal over an asynchronous data channel | |
| GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
| CN1161930C (zh) | 利用一个压控振荡器同步多个子系统的方法和系统 | |
| JPH0235836A (ja) | 非同期クロツク再発生機能を有する非同期対同期デジタルデータマルチプレクサ／デイマルチプレクサ | |
| EP0283263B1 (en) | Video format signal processing system | |
| US5680422A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| JPH0564171A (ja) | デイジタルビデオ・オーデイオ信号伝送方式及びデイジタルオーデイオ信号再生方法 | |
| JPH0583224A (ja) | スタツフ多重化装置 | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| JPH0530068A (ja) | 調歩式データ多重化方式 | |
| US5715285A (en) | Data transmission apparatus, a data receiving apparatus, and a data transmission system | |
| JP2541679B2 (ja) | 調歩式デ―タ多重化方式 | |
| JP3288192B2 (ja) | 同期クロック回路 | |
| JP2979847B2 (ja) | 正負スタッフ同期方式 | |
| JPH05244113A (ja) | データ伝送装置 | |
| JPH0115182B2 (ja) | ||
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JP2590723B2 (ja) | 映像信号のディジタル伝送システム | |
| JPH04276935A (ja) | 非同期データ同期伝送装置 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JP2605435B2 (ja) | Ｐｃｍ伝送装置とｐｃｍ受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置 | |
| JPH05167995A (ja) | ディジタル信号の伝送装置 | |
| JP2572674B2 (ja) | 信号同期装置 | |
| JPH03254238A (ja) | データ多重化方式 |