JPH0583305A - Ｍｓｋ変調回路 - Google Patents
Ｍｓｋ変調回路Info
- Publication number
- JPH0583305A JPH0583305A JP24226391A JP24226391A JPH0583305A JP H0583305 A JPH0583305 A JP H0583305A JP 24226391 A JP24226391 A JP 24226391A JP 24226391 A JP24226391 A JP 24226391A JP H0583305 A JPH0583305 A JP H0583305A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- output
- frequency
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】Ｉｃｈ，Ｑｃｈデータ信号をディジタル信号処
理回路で処理する簡単なＭＳＫ変調回路を実現し、回路
規模を小さくする。 【構成】Ｉｃｈ，Ｑｃｈデータ信号の正弦波を量子化し
たサンプリングデータを出力するサンプルデータ発生器
１，２と、これの出力信号とクロックをディジタル乗算
するディジタル乗算器５，６と、Ｄ／Ａコンバータ７，
８と、低域通過フィルタ９，１０と、搬送波を乗ずる乗
算器１１，１２と、合成器１４より構成される。
理回路で処理する簡単なＭＳＫ変調回路を実現し、回路
規模を小さくする。 【構成】Ｉｃｈ，Ｑｃｈデータ信号の正弦波を量子化し
たサンプリングデータを出力するサンプルデータ発生器
１，２と、これの出力信号とクロックをディジタル乗算
するディジタル乗算器５，６と、Ｄ／Ａコンバータ７，
８と、低域通過フィルタ９，１０と、搬送波を乗ずる乗
算器１１，１２と、合成器１４より構成される。
Description
【０００１】
【産業上の利用分野】本発明はＭＳＫ変調回路に関し、
特にディジタル衛星通信システムに使用されるＭＳＫ変
調回路に関する。
特にディジタル衛星通信システムに使用されるＭＳＫ変
調回路に関する。
【０００２】
【従来の技術】一般に、衛星通信における変復調方式に
おいては４相ＰＳＫ変調方式が広く用いられているが、
非線形領域においてはＭＳＫ変調方式の方が優れた特性
を示すということは良く知られている。まず、図４，図
５を参照しながらＭＳＫ変調方式について説明する。
今、ビットレートをＦｓとすると、ベースバンド信号Ｉ
ｃｈ，ＱｃｈのボーレートはＦｓ／２となっている。図
５において、それぞれのベースバンド信号をＩ１，Ｑ１
とする。クロックＣＬＫは周波数Ｆｓ／２のクロックを
表し、搬送波ＣＡＲは周波数Ｆ０であり、ここではこれ
を余弦波と考える。図４において、周波数Ｆｓ／２のク
ロックは分周器２０３において２分周され、周波数Ｆｓ
／４のクロックとなり、ＬＰＦ２０４において高調波を
除去される（これを余弦波と考える）。この出力をＩＣ
ＬＫとし９０度シフタ２０５でＩｃｈＣＬＫの位相を９
０度遅らせたものをＱＣＬＫとする（これを正弦波と考
える）。図５にＩＣＬＫ、ＱＣＬＫを示す。図４にもど
り、入力されたベースバンド信号Ｉ１は乗算器２０１に
おいてＩＣＬＫと乗算され、その出力をＩ２とする。同
様にベースバンド信号Ｑ１は乗算器２０２においてＱＣ
ＬＫと乗算され、その出力をＱ２とする（図５のＩ２，
Ｑ２参照）。さらにＩ２は乗算器２０６において搬送波
ＣＡＲと乗算されて出力Ｉ３となる。Ｑ２は乗算器２０
７において９０度シフタ２０８によって位相が９０度遅
れたＣＡＲと乗算され、出力Ｑ３となる。Ｉ３とＱ３は
合成器２０９において合成され、その出力がＭＳＫ変調
波となる。このＭＳＫ変調波信号は搬送波信号の角周波
数とＩｃｈ，Ｑｃｈのクロックの角周波数をそれぞれω
０＝２πＦ０，ωｓ＝２πＦｓとすると、（１）式で表
される。
おいては４相ＰＳＫ変調方式が広く用いられているが、
非線形領域においてはＭＳＫ変調方式の方が優れた特性
を示すということは良く知られている。まず、図４，図
５を参照しながらＭＳＫ変調方式について説明する。
今、ビットレートをＦｓとすると、ベースバンド信号Ｉ
ｃｈ，ＱｃｈのボーレートはＦｓ／２となっている。図
５において、それぞれのベースバンド信号をＩ１，Ｑ１
とする。クロックＣＬＫは周波数Ｆｓ／２のクロックを
表し、搬送波ＣＡＲは周波数Ｆ０であり、ここではこれ
を余弦波と考える。図４において、周波数Ｆｓ／２のク
ロックは分周器２０３において２分周され、周波数Ｆｓ
／４のクロックとなり、ＬＰＦ２０４において高調波を
除去される（これを余弦波と考える）。この出力をＩＣ
ＬＫとし９０度シフタ２０５でＩｃｈＣＬＫの位相を９
０度遅らせたものをＱＣＬＫとする（これを正弦波と考
える）。図５にＩＣＬＫ、ＱＣＬＫを示す。図４にもど
り、入力されたベースバンド信号Ｉ１は乗算器２０１に
おいてＩＣＬＫと乗算され、その出力をＩ２とする。同
様にベースバンド信号Ｑ１は乗算器２０２においてＱＣ
ＬＫと乗算され、その出力をＱ２とする（図５のＩ２，
Ｑ２参照）。さらにＩ２は乗算器２０６において搬送波
ＣＡＲと乗算されて出力Ｉ３となる。Ｑ２は乗算器２０
７において９０度シフタ２０８によって位相が９０度遅
れたＣＡＲと乗算され、出力Ｑ３となる。Ｉ３とＱ３は
合成器２０９において合成され、その出力がＭＳＫ変調
波となる。このＭＳＫ変調波信号は搬送波信号の角周波
数とＩｃｈ，Ｑｃｈのクロックの角周波数をそれぞれω
０＝２πＦ０，ωｓ＝２πＦｓとすると、（１）式で表
される。
【０００３】 Ｉ１ ｃｏｓωｓ／４・（ｃｏｓω０ｔ）＋ Ｑ１ ｓｉｎωｓ／４・（ｓｉｎω０ｔ） ……（１） 従来のＭＳＫ変調回路の構成は図４と同等の方式である
が、通常図６のＭＳＫ変調回路により実現される。ここ
でＩｃｈ，Ｑｃｈ，クロックＣＬＫ，搬送波周波数Ｆ
０，クロック周波数Ｆｓは前述の説明と同じである。図
４において、クロックＣＬＫは分周器４０４において２
分周され、さらにＬＰＦ４０５において高調波を除去さ
れたＩＣＬＫと入力される搬送ＣＡＲとが乗算器４０１
で乗算され、その出力をＩＣＡＲとする。ＣＡＲが９０
度シフタ４０３において位相が９０度遅れたＣＡＲと、
ＩＣＬＫを９０度シフタ４０６で９０度遅らせたＱＣＬ
Ｋとを乗算器４０２で乗算し、その出力をＱＣＡＲとす
る。Ｉｃｈに入力された信号Ｉ１は乗算器４０７におい
てＩＣＡＲと乗算されその出力をＩ２とする。Ｑｃｈに
入力された信号Ｑ１は乗算器４０８においてＱＣＡＲと
乗算されその出力をＱ２とする。Ｉ２とＱ２は合成器４
０９において合成され、ＭＳＫ変調波が出力され（１）
式のものと同じＭＳＫ変調信号が得られる。
が、通常図６のＭＳＫ変調回路により実現される。ここ
でＩｃｈ，Ｑｃｈ，クロックＣＬＫ，搬送波周波数Ｆ
０，クロック周波数Ｆｓは前述の説明と同じである。図
４において、クロックＣＬＫは分周器４０４において２
分周され、さらにＬＰＦ４０５において高調波を除去さ
れたＩＣＬＫと入力される搬送ＣＡＲとが乗算器４０１
で乗算され、その出力をＩＣＡＲとする。ＣＡＲが９０
度シフタ４０３において位相が９０度遅れたＣＡＲと、
ＩＣＬＫを９０度シフタ４０６で９０度遅らせたＱＣＬ
Ｋとを乗算器４０２で乗算し、その出力をＱＣＡＲとす
る。Ｉｃｈに入力された信号Ｉ１は乗算器４０７におい
てＩＣＡＲと乗算されその出力をＩ２とする。Ｑｃｈに
入力された信号Ｑ１は乗算器４０８においてＱＣＡＲと
乗算されその出力をＱ２とする。Ｉ２とＱ２は合成器４
０９において合成され、ＭＳＫ変調波が出力され（１）
式のものと同じＭＳＫ変調信号が得られる。
【０００４】
【発明が解決しようとする課題】上述した従来のＭＳＫ
変調回路は搬送波とクロックを乗算した結果と、Ｉｃ
ｈ，ＱｃｈデータがＬＰＦを通過して正弦波状になった
アナログ信号を乗算しているので、回路的に難しく、ま
た回路の規模も大きくなってしまうという欠点を有す
る。
変調回路は搬送波とクロックを乗算した結果と、Ｉｃ
ｈ，ＱｃｈデータがＬＰＦを通過して正弦波状になった
アナログ信号を乗算しているので、回路的に難しく、ま
た回路の規模も大きくなってしまうという欠点を有す
る。
【０００５】
【課題を解決するための手段】本発明のＭＳＫ変調回路
は、ボーレートが周波数Ｆｓ／２で位相が１／２ビット
ずれたＩチャネル，Ｑチャネルの正弦波データ信号の振
幅をそれぞれ所定のサンプル数でサンプリングしディジ
タル信号に変換するＩチャネルおよびＱチャネル用のサ
ンプルデータ発生器と、周波数Ｆｓ／２のクロックを１
／２分周する分周器と、この分周器の出力クロックを２
分岐した一方のクロックを前記Ｉチャネルサンプルデー
タ発生器の出力ディジタル信号とディジタル乗算する第
１のディジタル乗算器と、前記分周器の出力クロックを
２分岐した他方のクロックを９０度移相して前記Ｑチャ
ネルサンプルデータ発生器の出力ディジタル信号とディ
ジタル乗算する第２のディジタル乗算器とを含んでい
る。
は、ボーレートが周波数Ｆｓ／２で位相が１／２ビット
ずれたＩチャネル，Ｑチャネルの正弦波データ信号の振
幅をそれぞれ所定のサンプル数でサンプリングしディジ
タル信号に変換するＩチャネルおよびＱチャネル用のサ
ンプルデータ発生器と、周波数Ｆｓ／２のクロックを１
／２分周する分周器と、この分周器の出力クロックを２
分岐した一方のクロックを前記Ｉチャネルサンプルデー
タ発生器の出力ディジタル信号とディジタル乗算する第
１のディジタル乗算器と、前記分周器の出力クロックを
２分岐した他方のクロックを９０度移相して前記Ｑチャ
ネルサンプルデータ発生器の出力ディジタル信号とディ
ジタル乗算する第２のディジタル乗算器とを含んでい
る。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２
（ａ），（ｂ）および図３は本実施例の信号フォーマッ
トおよび各部波形の説明図である。
る。図１は本発明の一実施例のブロック図、図２
（ａ），（ｂ）および図３は本実施例の信号フォーマッ
トおよび各部波形の説明図である。
【０００７】ここでＩｃｈとＱｃｈのデータ信号はボー
レードがＦｓ／２で位相が図２（ａ）に示すように１／
２ビットずれて入力される２系列のディジタル信号であ
る。クロックＣＬＫは周波数Ｆｓ／２のクロックを、搬
送波ＣＡＲは周波数Ｆ０の搬送波ｃｏｓ２πＦ０ｔを表
すこととする。図１において、サンプルデータ発生器
１，２では、各Ｉｃｈ，Ｑｃｈデータ信号が図２（ｂ）
の様な周波数Ｆｓ／４の正弦波を次のようにサンプリン
グする。入力信号のディジタル値が“１”の場合には、
アナログ値で図２（ｂ）のＡの部分になるので、Ａを等
間隔にｎサンプルしたとき（ｎ≧４）のそれぞれのサン
プルポイントに対応する振幅をＤ１，Ｄ２…Ｄｎとし、
このそれぞれの振幅をｍビットのディジタル値に量子化
して２Ｔｓの間にＤ１からＤｎまで順次出力する。ま
た、入力信号のディジタル値が“０”の場合には、アナ
ログ値で図２（ｂ）のＢの部分になるのでＢを等間隔に
ｎサンプルしたときのそれぞれのサンプルポイントに対
応する振幅をＤ１Ａ，Ｄ２Ａ…ＤｎＡとし、このそれぞ
れの振幅をｍビットのディジタル値に量子化して２Ｔｓ
の間にＤ１ＡからＤｎＡまで順次出力する。この時のサ
ンプルデータ発生器１，２からの出力信号をそれぞれＩ
１，Ｑ１とする。ｍビットで出力されたＩ１はディジタ
ル乗算器５でｍビットそれぞれが周波数Ｆｓ／４のＩＣ
ＬＫとディジタル的に乗算される。このｍビットの出力
信号はＤ／Ａ ＣＯＮＶ ７においてディジタル／アナ
ログ変換され、アナログ値としてＬＰＦ９を通過し出力
される。ここでＬＰＦ９の入力信号をＩ２，出力信号を
Ｉ３とする。Ｑ１も同様にディジタル乗算器６において
ＱＣＬＫと乗算され、Ｄ／ＡＣＯＮＶ ８でディジタル
／アナログ変換され、ＬＰＦ１０を通過してアナログ値
として出力する。ここでＬＰＦ１０の入力及び出力信号
それぞれをＱ２，Ｑ３とする。ただし、ＩＣＬＫはクロ
ックが分周器３で分周されたもので、ＱＣＬＫはさらに
ＩＣＬＫを９０度シフタで９０度位相を遅らせたもので
ある。信号Ｉ，Ｑ，ＩＣＬＫ，ＱＣＬＫ，Ｉ２，Ｑ２，
Ｉ３，Ｑ３の関係を図３に示す。ただし、Ｉ２，Ｑ２の
サンプル数はｎ＝６の例である。Ｉ３は乗算器１１にお
いてＣＡＲと乗算され、Ｑ３はＣＡＲを９０度位相を遅
らせたものと乗算器１２で乗算され、乗算器１１，１２
の出力信号は合成器１４において合成され、ＭＳＫ変調
波が出力される。
レードがＦｓ／２で位相が図２（ａ）に示すように１／
２ビットずれて入力される２系列のディジタル信号であ
る。クロックＣＬＫは周波数Ｆｓ／２のクロックを、搬
送波ＣＡＲは周波数Ｆ０の搬送波ｃｏｓ２πＦ０ｔを表
すこととする。図１において、サンプルデータ発生器
１，２では、各Ｉｃｈ，Ｑｃｈデータ信号が図２（ｂ）
の様な周波数Ｆｓ／４の正弦波を次のようにサンプリン
グする。入力信号のディジタル値が“１”の場合には、
アナログ値で図２（ｂ）のＡの部分になるので、Ａを等
間隔にｎサンプルしたとき（ｎ≧４）のそれぞれのサン
プルポイントに対応する振幅をＤ１，Ｄ２…Ｄｎとし、
このそれぞれの振幅をｍビットのディジタル値に量子化
して２Ｔｓの間にＤ１からＤｎまで順次出力する。ま
た、入力信号のディジタル値が“０”の場合には、アナ
ログ値で図２（ｂ）のＢの部分になるのでＢを等間隔に
ｎサンプルしたときのそれぞれのサンプルポイントに対
応する振幅をＤ１Ａ，Ｄ２Ａ…ＤｎＡとし、このそれぞ
れの振幅をｍビットのディジタル値に量子化して２Ｔｓ
の間にＤ１ＡからＤｎＡまで順次出力する。この時のサ
ンプルデータ発生器１，２からの出力信号をそれぞれＩ
１，Ｑ１とする。ｍビットで出力されたＩ１はディジタ
ル乗算器５でｍビットそれぞれが周波数Ｆｓ／４のＩＣ
ＬＫとディジタル的に乗算される。このｍビットの出力
信号はＤ／Ａ ＣＯＮＶ ７においてディジタル／アナ
ログ変換され、アナログ値としてＬＰＦ９を通過し出力
される。ここでＬＰＦ９の入力信号をＩ２，出力信号を
Ｉ３とする。Ｑ１も同様にディジタル乗算器６において
ＱＣＬＫと乗算され、Ｄ／ＡＣＯＮＶ ８でディジタル
／アナログ変換され、ＬＰＦ１０を通過してアナログ値
として出力する。ここでＬＰＦ１０の入力及び出力信号
それぞれをＱ２，Ｑ３とする。ただし、ＩＣＬＫはクロ
ックが分周器３で分周されたもので、ＱＣＬＫはさらに
ＩＣＬＫを９０度シフタで９０度位相を遅らせたもので
ある。信号Ｉ，Ｑ，ＩＣＬＫ，ＱＣＬＫ，Ｉ２，Ｑ２，
Ｉ３，Ｑ３の関係を図３に示す。ただし、Ｉ２，Ｑ２の
サンプル数はｎ＝６の例である。Ｉ３は乗算器１１にお
いてＣＡＲと乗算され、Ｑ３はＣＡＲを９０度位相を遅
らせたものと乗算器１２で乗算され、乗算器１１，１２
の出力信号は合成器１４において合成され、ＭＳＫ変調
波が出力される。
【０００８】
【発明の効果】上述したように本発明は、サンプルデー
タ発生器によりＩｃｈ，Ｑｃｈデータをディジタル化
し、ディジタル信号で処理するので、簡単な回路で実現
でき、また回路規模も比較的小さくすることができると
いう効果を有する。
タ発生器によりＩｃｈ，Ｑｃｈデータをディジタル化
し、ディジタル信号で処理するので、簡単な回路で実現
でき、また回路規模も比較的小さくすることができると
いう効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の信号フォーマット及び波形の説明図
である。
である。
【図３】本実施例の各部波形の説明図である。
【図４】従来のＭＳＫ変調方式のブロック図である。
【図５】従来の波形説明図である。
【図６】従来のＭＳＫ変調回路のブロック図である。
１，２ サンプルデータ発生器 ３ 分周器 ４，１３ ９０度シフタ ５，６ ディジタル乗算器 ７，８ Ｄ／Ａ変換器 ９，１０ ロウパスフィルタ（ＬＰＦ） １１，１２ 乗算器 １４ 合成器
Claims (2)
- 【請求項１】 ボーレートが周波数Ｆｓ／２で位相が１
／２ビットずれたＩチャネル，Ｑチャネルの正弦波デー
タ信号の振幅をそれぞれ所定のサンプル数でサンプリン
グしディジタル信号に変換するＩチャネルおよびＱチャ
ネル用のサンプルデータ発生器と、周波数Ｆｓ／２のク
ロックを１／２分周する分周器と、この分周器の出力ク
ロックを２分岐した一方のクロックを前記Ｉチャネルサ
ンプルデータ発生器の出力ディジタル信号とディジタル
乗算する第１のディジタル乗算器と、前記分周器の出力
クロックを２分岐した他方のクロックを９０度移相して
前記Ｑチャネルサンプルデータ発生器の出力ディジタル
信号とディジタル乗算する第２のディジタル乗算器とを
含んでいることを特徴とするＭＳＫ変調回路。 - 【請求項２】 前記サンプルデータ発生器に入力される
周波数Ｆｓ／４のＩチャネル又はＱチャネルの正弦波デ
ータ信号を２つの２Ｔｓ（Ｔｓ＝１／Ｆｓ）の時間周期
に分け、この時間周期の間に前記正弦波データ信号が正
の振幅又は負の振幅ごとにサンプリングデータを記憶し
てディジタル化することを特徴とする請求項１記載のＭ
ＳＫ変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24226391A JPH0583305A (ja) | 1991-09-24 | 1991-09-24 | Ｍｓｋ変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24226391A JPH0583305A (ja) | 1991-09-24 | 1991-09-24 | Ｍｓｋ変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583305A true JPH0583305A (ja) | 1993-04-02 |
Family
ID=17086667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24226391A Pending JPH0583305A (ja) | 1991-09-24 | 1991-09-24 | Ｍｓｋ変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583305A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422394B1 (ko) * | 2001-12-22 | 2004-03-11 | 한국전자통신연구원 | 짝수차항 고조파 주파수 체배기를 이용한 광대역 직접디지털 주파수 합성기 |
-
1991
- 1991-09-24 JP JP24226391A patent/JPH0583305A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422394B1 (ko) * | 2001-12-22 | 2004-03-11 | 한국전자통신연구원 | 짝수차항 고조파 주파수 체배기를 이용한 광대역 직접디지털 주파수 합성기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112344A (ja) | 無線受信機及び復調方法 | |
| JPH05252212A (ja) | ディジタル無線変調器 | |
| JPS6139754A (ja) | 角度変調信号発生回路及びそれに関連する振幅及び位相変調信号発生回路 | |
| US4674105A (en) | Digital signal processor | |
| US4130802A (en) | Unidirectional phase shift keyed communication system | |
| US5652552A (en) | Phase modulator | |
| US5942955A (en) | Quasi-GMSK modulator | |
| US4034305A (en) | Demodulator for signals hybrid modulated by more and less significant digit signals in succession in each clock interval | |
| WO1996015585A1 (en) | Rf transmitter | |
| US7019599B2 (en) | Apparatus for continuous phase quadrature amplitude modulation and demodulation | |
| US5198779A (en) | Digital oscillator | |
| JPH0583305A (ja) | Ｍｓｋ変調回路 | |
| US5751198A (en) | Angular modulator with a phase variation divided and integrated | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| US5905413A (en) | Angular modulator with a phase variation divided and integrated | |
| JPH08256185A (ja) | 変調器 | |
| AU642373B2 (en) | A digital quadrature phase detector for angle modulated signals | |
| US20050157816A1 (en) | Circuit and method for binary modulation | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| JPH0758796A (ja) | 直交振幅変調器 | |
| KR940004196B1 (ko) | Gmsk디지틀 변조장치 및 방법 | |
| JPH0669969A (ja) | ４相位相変調器 | |
| KR0154087B1 (ko) | Cpm 신호 생성 장치 | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |