JPH0583308A - デイジタル変調信号発生器 - Google Patents
デイジタル変調信号発生器Info
- Publication number
- JPH0583308A JPH0583308A JP3238206A JP23820691A JPH0583308A JP H0583308 A JPH0583308 A JP H0583308A JP 3238206 A JP3238206 A JP 3238206A JP 23820691 A JP23820691 A JP 23820691A JP H0583308 A JPH0583308 A JP H0583308A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bias
- bias circuit
- signals
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 校正時において、直流バイアス回路を自動制
御することにより、ミキサの特性に起因するローカル信
号の漏れのないディジタル変調信号発生器を実現するこ
とにある。 【構成】 ２つのディジタル信号にそれぞれ直流バイア
ス回路からの直流バイアスを加算する加算器と、この加
算器へ入力するディジタル信号を開閉するスイッチを設
け、直交変調波中のローカル信号の漏れを検知する検知
器を設け、この検知器の出力により直流バイアス回路を
制御し、また、スイッチを制御する制御器を設ける。
御することにより、ミキサの特性に起因するローカル信
号の漏れのないディジタル変調信号発生器を実現するこ
とにある。 【構成】 ２つのディジタル信号にそれぞれ直流バイア
ス回路からの直流バイアスを加算する加算器と、この加
算器へ入力するディジタル信号を開閉するスイッチを設
け、直交変調波中のローカル信号の漏れを検知する検知
器を設け、この検知器の出力により直流バイアス回路を
制御し、また、スイッチを制御する制御器を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル無線通信機
器に関し、特に信号源として利用される直交変調機能を
有する信号発生器に関する。
器に関し、特に信号源として利用される直交変調機能を
有する信号発生器に関する。
【０００２】
【従来の技術】従来の実施例の構成図を図４に示す。直
交変調器においてミキサが理想的でないことにより、出
力にローカル信号が漏れ、また、この漏れ量は温度変化
によっても変動する。図４はこのローカル信号の漏れを
減少させている実施例である。図４において入力データ
列はシリアル・パラレル変換器１で変換され、Ｉチャネ
ル及びＱチャネルに分離される。それぞれの信号はディ
ジタル・フィルタ２ａ、２ｂ、Ｄ／Ａ変換器３ａ、３
ｂ、ローパスフィルタ４ａ、４ｂにより処理された後、
ローカル信号源５の出力ｃｏｓωLｔ及び９０°位相器
８の出力−ｓｉｎωLｔがミキサ６ａ、６ｂによりミキ
シングされ、加算器９によりそれぞれを加算され、周波
数変換器１０及びレベル調整器１１により出力される。
ミキサ６ａ、６ｂとして使用するミキサの構成例を図５
及び図６に示す。図５のダブルバランス・ミキサにおい
てはＩ信号１０１及びＱ信号１０２の直流バイアスを、
図６のギルバート型掛算器においてはＩ信号１０１ａと
Ｉ信号の反転信号１０１ｂの直流バイアスの相対値及び
Ｑ信号１０２ａとＱ信号の反転信号１０２ｂの直流バイ
アスの相対値をそれぞれ図４における直流バイアス回路
７で調整することによって、ローカル信号１００、１０
０ａ及びローカル信号の反転信号１００ｂの漏れを減少
させることが可能である。１０３、１０３ａ及び１０３
ｂはミキシングされた出力である。そして、図４の構成
において、ローカル信号１００、１００ａ及びローカル
信号の反転信号１００ｂの漏れはミキサ６ａ、６ｂを直
流バイアス回路７により手動で調整するか、若しくは直
流バイアス回路７の直流バイアス値を固定にして減少さ
せていた。
交変調器においてミキサが理想的でないことにより、出
力にローカル信号が漏れ、また、この漏れ量は温度変化
によっても変動する。図４はこのローカル信号の漏れを
減少させている実施例である。図４において入力データ
列はシリアル・パラレル変換器１で変換され、Ｉチャネ
ル及びＱチャネルに分離される。それぞれの信号はディ
ジタル・フィルタ２ａ、２ｂ、Ｄ／Ａ変換器３ａ、３
ｂ、ローパスフィルタ４ａ、４ｂにより処理された後、
ローカル信号源５の出力ｃｏｓωLｔ及び９０°位相器
８の出力−ｓｉｎωLｔがミキサ６ａ、６ｂによりミキ
シングされ、加算器９によりそれぞれを加算され、周波
数変換器１０及びレベル調整器１１により出力される。
ミキサ６ａ、６ｂとして使用するミキサの構成例を図５
及び図６に示す。図５のダブルバランス・ミキサにおい
てはＩ信号１０１及びＱ信号１０２の直流バイアスを、
図６のギルバート型掛算器においてはＩ信号１０１ａと
Ｉ信号の反転信号１０１ｂの直流バイアスの相対値及び
Ｑ信号１０２ａとＱ信号の反転信号１０２ｂの直流バイ
アスの相対値をそれぞれ図４における直流バイアス回路
７で調整することによって、ローカル信号１００、１０
０ａ及びローカル信号の反転信号１００ｂの漏れを減少
させることが可能である。１０３、１０３ａ及び１０３
ｂはミキシングされた出力である。そして、図４の構成
において、ローカル信号１００、１００ａ及びローカル
信号の反転信号１００ｂの漏れはミキサ６ａ、６ｂを直
流バイアス回路７により手動で調整するか、若しくは直
流バイアス回路７の直流バイアス値を固定にして減少さ
せていた。
【０００３】
【発明が解決しようとする課題】しかし、調整が手動あ
るので頻繁に調整することは手間がかかり、また、直流
バイアス値を固定にしてしまうと周囲温度の変化等に対
して随時調整することはできない。従って本発明の目的
は、校正時において、直流バイアス回路を自動制御する
ことにより、ミキサの特性に起因するローカル信号の漏
れのないディジタル変調信号発生器を実現することにあ
る。
るので頻繁に調整することは手間がかかり、また、直流
バイアス値を固定にしてしまうと周囲温度の変化等に対
して随時調整することはできない。従って本発明の目的
は、校正時において、直流バイアス回路を自動制御する
ことにより、ミキサの特性に起因するローカル信号の漏
れのないディジタル変調信号発生器を実現することにあ
る。
【０００４】
【課題を解決するための手段】このような目的を達成す
るために、本発明では、データ信号列をディジタル処理
し、Ｉチャネル及びＱチャネル信号を得るディジタル信
号処理器と、前記２信号をアナログ信号に変換し、この
アナログ信号の各々で搬送波の同相成分及び直交成分を
変調して直交変調波を得る直交変調信号発生器と、前記
直交変調波を周波数変換し、レベル調整して出力する出
力器を備えたディジタル変調信号発生器において、前記
ディジタル信号処理器に設けられた直流バイアス回路
と、前記Ｉ及びＱチャネル信号にそれぞれ前記直流バイ
アス回路からの直流バイアスを加算する加算器と、この
加算器へ入力する前記Ｉ及びＱチャネル信号を開閉する
スイッチと、前記直交変調波中のローカル信号の漏れを
検知する検知器と、この検知器の出力により前記直流バ
イアス回路を制御し、また前記スイッチを制御する制御
器を設けたことを特徴とするものである。
るために、本発明では、データ信号列をディジタル処理
し、Ｉチャネル及びＱチャネル信号を得るディジタル信
号処理器と、前記２信号をアナログ信号に変換し、この
アナログ信号の各々で搬送波の同相成分及び直交成分を
変調して直交変調波を得る直交変調信号発生器と、前記
直交変調波を周波数変換し、レベル調整して出力する出
力器を備えたディジタル変調信号発生器において、前記
ディジタル信号処理器に設けられた直流バイアス回路
と、前記Ｉ及びＱチャネル信号にそれぞれ前記直流バイ
アス回路からの直流バイアスを加算する加算器と、この
加算器へ入力する前記Ｉ及びＱチャネル信号を開閉する
スイッチと、前記直交変調波中のローカル信号の漏れを
検知する検知器と、この検知器の出力により前記直流バ
イアス回路を制御し、また前記スイッチを制御する制御
器を設けたことを特徴とするものである。
【０００５】
【作用】校正時において、ローカル信号の漏れを最小と
なるよう直流バイアス値を設定することにより、ローカ
ル信号の漏れの少ないディジタル変調信号を発生するこ
とができる。
なるよう直流バイアス値を設定することにより、ローカ
ル信号の漏れの少ないディジタル変調信号を発生するこ
とができる。
【０００６】
【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係るディジタル変調信号発生器の実施例
である。図１において、図４に示す従来例と同一要素に
は同一符号を付して重複する説明を省略する。分波器１
３はバンドパスフィルタ１４に接続し、バンドパスフィ
ルタ１４はパワー検出器１５に接続し、パワー検出器１
５はＡ／Ｄ変換器１６に接続する。Ａ／Ｄ変換器１６の
出力は制御器１７に入力する。直流バイアス回路１８及
びスイッチ１９ａ、１９ｂは制御信号により制御器１７
に接続される。ディジタル・フィルタ２ａ、２ｂの出力
はスイッチ１９ａ、１９ｂ及び加算器２０ａ、２０ｂを
介してＤ／Ａ変換器３ａ、３ｂに接続される。直流バイ
アス回路１８の出力は加算器２０ａ、２０ｂに入力す
る。入力データ列はシリアル・パラレル変換器１で変換
され、Ｉチャネル及びＱチャネルに分離される。この信
号はディジタル・フィルタ２ａ、２ｂにより帯域制限さ
れ、スイッチ１９ａ、１９ｂを介して加算器２０ａ、２
０ｂに接続される。前記２つの信号は加算器２０ａ、２
０ｂにより直流バイアス回路１８の２つの出力とそれぞ
れ加算され、Ｄ／Ａ変換器３ａ、３ｂによりアナログ信
号となる。これらのアナログ信号はローパスフィルタ４
ａ、４ｂによりＤ／Ａ変換器３ａ、３ｂのクロック成分
を除去された後、ローカル信号源５の出力ｃｏｓωLｔ
及び９０°位相器８の出力−ｓｉｎωLｔがミキサ６
ａ、６ｂによりミキシングされ、分波器１２より合成さ
れ直交変調を行う。
図１は本発明に係るディジタル変調信号発生器の実施例
である。図１において、図４に示す従来例と同一要素に
は同一符号を付して重複する説明を省略する。分波器１
３はバンドパスフィルタ１４に接続し、バンドパスフィ
ルタ１４はパワー検出器１５に接続し、パワー検出器１
５はＡ／Ｄ変換器１６に接続する。Ａ／Ｄ変換器１６の
出力は制御器１７に入力する。直流バイアス回路１８及
びスイッチ１９ａ、１９ｂは制御信号により制御器１７
に接続される。ディジタル・フィルタ２ａ、２ｂの出力
はスイッチ１９ａ、１９ｂ及び加算器２０ａ、２０ｂを
介してＤ／Ａ変換器３ａ、３ｂに接続される。直流バイ
アス回路１８の出力は加算器２０ａ、２０ｂに入力す
る。入力データ列はシリアル・パラレル変換器１で変換
され、Ｉチャネル及びＱチャネルに分離される。この信
号はディジタル・フィルタ２ａ、２ｂにより帯域制限さ
れ、スイッチ１９ａ、１９ｂを介して加算器２０ａ、２
０ｂに接続される。前記２つの信号は加算器２０ａ、２
０ｂにより直流バイアス回路１８の２つの出力とそれぞ
れ加算され、Ｄ／Ａ変換器３ａ、３ｂによりアナログ信
号となる。これらのアナログ信号はローパスフィルタ４
ａ、４ｂによりＤ／Ａ変換器３ａ、３ｂのクロック成分
を除去された後、ローカル信号源５の出力ｃｏｓωLｔ
及び９０°位相器８の出力−ｓｉｎωLｔがミキサ６
ａ、６ｂによりミキシングされ、分波器１２より合成さ
れ直交変調を行う。
【０００７】分波器１３により取り出した直交変調信号
はバンドパスフィルタ１４により帯域制限され、パワー
検出器１５により検出された信号はＡ／Ｄ変換器１６で
ディジタル信号に変換される。このディジタル信号によ
り制御器１７は直流バイアス制御信号を発生し、また、
スイッチ制御信号を発生する。これらの制御信号はそれ
ぞれ直流バイアス回路１８及びスイッチ１９ａ、１９ｂ
を制御する。５０はバンドパスフィルタ１４、パワー検
出器１５及びＡ／Ｄ変換器１６から成るローカル信号の
漏れレベル検出器である。
はバンドパスフィルタ１４により帯域制限され、パワー
検出器１５により検出された信号はＡ／Ｄ変換器１６で
ディジタル信号に変換される。このディジタル信号によ
り制御器１７は直流バイアス制御信号を発生し、また、
スイッチ制御信号を発生する。これらの制御信号はそれ
ぞれ直流バイアス回路１８及びスイッチ１９ａ、１９ｂ
を制御する。５０はバンドパスフィルタ１４、パワー検
出器１５及びＡ／Ｄ変換器１６から成るローカル信号の
漏れレベル検出器である。
【０００８】ローカル信号の漏れを最小となるよう、校
正の指令を前記制御器１７に入力すると図３に示すフロ
ーチャートに従って、ローカル信号の漏れを最小、例え
ば−６０ｄＢｃ以下等、にすべく、直流バイアス回路１
８の出力を調整する。つまり、制御器１７は前記校正の
指令によりスイッチ１９ａ、１９ｂを開放にし、Ｉ及び
Ｑチャネル信号を切断する。Ａ／Ｄ変換器１６の出力を
読み取り”ａ”とする。Ｉチャネルの直流バイアスを直
流バイアス回路１８によりΔＶだけ増加させる。ここ
で、Ａ／Ｄ変換器１６の出力を読み取り”ｂ”とする。
もし、”ａ＞ｂ”であればａにｂの値を代入し、”ａ＜
ｂ”若しくは”ａ＝ｂ”となるまで図３中イ及びロの操
作を繰り返す。もし、”ａ＜ｂ”若しくは”ａ＝ｂ”で
あればａにｂの値を代入し、Ｉチャネルの直流バイアス
を直流バイアス回路１８によりΔＶだけ減少させる。次
にＱチャネルの直流バイアスを直流バイアス回路１８に
よりΔＶだけ増加させる。ここで、Ａ／Ｄ変換器１６の
出力を読み取り”ｂ”とする。もし、”ａ＞ｂ”であれ
ばａにｂの値を代入し、”ａ＜ｂ”若しくは”ａ＝ｂ”
となるまで図３中ハ及びニの操作を繰り返す。もし、”
ａ＜ｂ”若しくは”ａ＝ｂ”であればａにｂの値を代入
し、Ｑチャネルの直流バイアスを直流バイアス回路１８
によりΔＶだけ減少させる。次にＩチャネルの直流バイ
アスを直流バイアス回路１８によりΔＶだけ減少させ
る。ここで、Ａ／Ｄ変換器１６の出力を読み取り”ｂ”
とする。もし、”ａ＞ｂ”であればａにｂの値を代入
し、”ａ＜ｂ”若しくは”ａ＝ｂ”となるまで図３中ホ
及びヘの操作を繰り返す。もし、”ａ＜ｂ”若しくは”
ａ＝ｂ”であればａにｂの値を代入し、Ｉチャネルの直
流バイアスを直流バイアス回路１８によりΔＶだけ増加
させる。次にＱチャネルの直流バイアスを直流バイアス
回路１８によりΔＶだけ減少させる。ここで、Ａ／Ｄ変
換器１６の出力を読み取り”ｂ”とする。もし、”ａ＞
ｂ”であればａにｂの値を代入し、”ａ＜ｂ”若しく
は”ａ＝ｂ”となるまで図３中ト及びチの操作を繰り返
す。もし、”ａ＜ｂ”若しくは”ａ＝ｂ”であればａに
ｂの値を代入し、Ｑチャネルの直流バイアスを直流バイ
アス回路１８によりΔＶだけ増加させる。ここで、も
し、”ａ”が−６０ｄＢ以下になっていなければ図３中
イ及びロの操作の戻り、前述の一連の操作を行う。”
ａ”が−６０ｄＢｃ以下であれば校正終了とみなし、制
御器１７によりスイッチ１９ａ、１９ｂを短絡にしてＩ
及びＱチャネル信号を接続する。
正の指令を前記制御器１７に入力すると図３に示すフロ
ーチャートに従って、ローカル信号の漏れを最小、例え
ば−６０ｄＢｃ以下等、にすべく、直流バイアス回路１
８の出力を調整する。つまり、制御器１７は前記校正の
指令によりスイッチ１９ａ、１９ｂを開放にし、Ｉ及び
Ｑチャネル信号を切断する。Ａ／Ｄ変換器１６の出力を
読み取り”ａ”とする。Ｉチャネルの直流バイアスを直
流バイアス回路１８によりΔＶだけ増加させる。ここ
で、Ａ／Ｄ変換器１６の出力を読み取り”ｂ”とする。
もし、”ａ＞ｂ”であればａにｂの値を代入し、”ａ＜
ｂ”若しくは”ａ＝ｂ”となるまで図３中イ及びロの操
作を繰り返す。もし、”ａ＜ｂ”若しくは”ａ＝ｂ”で
あればａにｂの値を代入し、Ｉチャネルの直流バイアス
を直流バイアス回路１８によりΔＶだけ減少させる。次
にＱチャネルの直流バイアスを直流バイアス回路１８に
よりΔＶだけ増加させる。ここで、Ａ／Ｄ変換器１６の
出力を読み取り”ｂ”とする。もし、”ａ＞ｂ”であれ
ばａにｂの値を代入し、”ａ＜ｂ”若しくは”ａ＝ｂ”
となるまで図３中ハ及びニの操作を繰り返す。もし、”
ａ＜ｂ”若しくは”ａ＝ｂ”であればａにｂの値を代入
し、Ｑチャネルの直流バイアスを直流バイアス回路１８
によりΔＶだけ減少させる。次にＩチャネルの直流バイ
アスを直流バイアス回路１８によりΔＶだけ減少させ
る。ここで、Ａ／Ｄ変換器１６の出力を読み取り”ｂ”
とする。もし、”ａ＞ｂ”であればａにｂの値を代入
し、”ａ＜ｂ”若しくは”ａ＝ｂ”となるまで図３中ホ
及びヘの操作を繰り返す。もし、”ａ＜ｂ”若しくは”
ａ＝ｂ”であればａにｂの値を代入し、Ｉチャネルの直
流バイアスを直流バイアス回路１８によりΔＶだけ増加
させる。次にＱチャネルの直流バイアスを直流バイアス
回路１８によりΔＶだけ減少させる。ここで、Ａ／Ｄ変
換器１６の出力を読み取り”ｂ”とする。もし、”ａ＞
ｂ”であればａにｂの値を代入し、”ａ＜ｂ”若しく
は”ａ＝ｂ”となるまで図３中ト及びチの操作を繰り返
す。もし、”ａ＜ｂ”若しくは”ａ＝ｂ”であればａに
ｂの値を代入し、Ｑチャネルの直流バイアスを直流バイ
アス回路１８によりΔＶだけ増加させる。ここで、も
し、”ａ”が−６０ｄＢ以下になっていなければ図３中
イ及びロの操作の戻り、前述の一連の操作を行う。”
ａ”が−６０ｄＢｃ以下であれば校正終了とみなし、制
御器１７によりスイッチ１９ａ、１９ｂを短絡にしてＩ
及びＱチャネル信号を接続する。
【０００９】なお、図６に示すギルバート型掛算器等を
ミキサとして用いる場合、Ｉ信号及びＱ信号はそれぞれ
差動入力となる。従ってこの場合、図２に示すようにＱ
信号に対しては差動増幅器２１を用い、直流バイアスを
非反転信号に対しては差動増幅器２１から、反転信号に
対しては容量２３により直流分を除去した後、固定直流
バイアス回路２２より供給する。Ｉ信号についても図２
に示す要領で直流バイアス供給する。図２において６ｃ
はギルバート型掛算器である。
ミキサとして用いる場合、Ｉ信号及びＱ信号はそれぞれ
差動入力となる。従ってこの場合、図２に示すようにＱ
信号に対しては差動増幅器２１を用い、直流バイアスを
非反転信号に対しては差動増幅器２１から、反転信号に
対しては容量２３により直流分を除去した後、固定直流
バイアス回路２２より供給する。Ｉ信号についても図２
に示す要領で直流バイアス供給する。図２において６ｃ
はギルバート型掛算器である。
【００１０】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。すなわち、校正
時に制御器により自動的に直流バイアスを制御して、ロ
ーカル信号の漏れが最小となるように調整することが可
能である。また、必要に応じて校正を再度行うことによ
り、周囲温度の変化に対してもローカル信号の漏れを小
さくすることが可能である。
本発明によれば次のような効果がある。すなわち、校正
時に制御器により自動的に直流バイアスを制御して、ロ
ーカル信号の漏れが最小となるように調整することが可
能である。また、必要に応じて校正を再度行うことによ
り、周囲温度の変化に対してもローカル信号の漏れを小
さくすることが可能である。
【図１】本発明に係るディジタル変調信号発生器の実施
例を示す構成図である。
例を示す構成図である。
【図２】図１のディジタル変調信号発生器におけるギル
バート型掛算器の接続方法を示す構成図である。
バート型掛算器の接続方法を示す構成図である。
【図３】図１のディジタル変調信号発生器の校正動作を
示すフロー図である。
示すフロー図である。
【図４】従来のディジタル変調信号発生器の実施例を示
す構成図である。
す構成図である。
【図５】ダブルバランス・ミキサの構成を示す回路図で
ある。
ある。
【図６】ギルバート型掛算器によるミキサの構成を示す
回路図である。
回路図である。
１ シリアル・パラレル変換器 ２ ディジタル・フィルタ ３ Ｄ／Ａ変換器 ４ ローパスフィルタ ５ ローカル信号源 ６ ミキサ ７，１８，２２ 直流バイアス回路 ８ 位相器 ９，２０ 加算器 １０ 周波数変換器 １１ レベル調整器 １２，１３ 分波器 １４ バンドパスフィルタ １５ パワー検出器 １６ Ａ／Ｄ変換器 １７ 制御器 １９ スイッチ ２１ 差動増幅器 ２３ 容量 ５０ ローカル信号の漏れレベル検出器 １００ ローカル信号 １０１ Ｉ信号 １０２ Ｑ信号 １０３ 出力信号
Claims (1)
- 【請求項１】データ信号列をディジタル処理し、Ｉチャ
ネル及びＱチャネル信号を得るディジタル信号処理器
と、前記２信号をアナログ信号に変換し、このアナログ
信号の各々で搬送波の同相成分及び直交成分を変調して
直交変調波を得る直交変調信号発生器と、前記直交変調
波を周波数変換し、レベル調整して出力する出力器を備
えたディジタル変調信号発生器において、 前記ディジタル信号処理器に設けられた直流バイアス回
路と、 前記Ｉ及びＱチャネル信号にそれぞれ前記直流バイアス
回路からの直流バイアスを加算する加算器と、 この加算器へ入力する前記Ｉ及びＱチャネル信号を開閉
するスイッチと、 前記直交変調波中のローカル信号の漏れを検知する検知
器と、 この検知器の出力により前記直流バイアス回路を制御
し、また前記スイッチを制御する制御器を設けたことを
特徴とするディジタル変調信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238206A JPH0583308A (ja) | 1991-09-18 | 1991-09-18 | デイジタル変調信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238206A JPH0583308A (ja) | 1991-09-18 | 1991-09-18 | デイジタル変調信号発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583308A true JPH0583308A (ja) | 1993-04-02 |
Family
ID=17026730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238206A Pending JPH0583308A (ja) | 1991-09-18 | 1991-09-18 | デイジタル変調信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583308A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11248764A (ja) * | 1997-12-22 | 1999-09-17 | Rohde & Schwarz Gmbh & Co Kg | 測定装置、特にスペクトルアナライザーの伝達関数決定ならびに補償法 |
| JP2011024232A (ja) * | 2010-08-18 | 2011-02-03 | Renesas Electronics Corp | 通信用半導体集積回路 |
| JP2018042130A (ja) * | 2016-09-08 | 2018-03-15 | 東芝電波プロダクツ株式会社 | 周波数変換器、レーダ装置、無線装置、及び受信装置 |
-
1991
- 1991-09-18 JP JP3238206A patent/JPH0583308A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11248764A (ja) * | 1997-12-22 | 1999-09-17 | Rohde & Schwarz Gmbh & Co Kg | 測定装置、特にスペクトルアナライザーの伝達関数決定ならびに補償法 |
| JP2011024232A (ja) * | 2010-08-18 | 2011-02-03 | Renesas Electronics Corp | 通信用半導体集積回路 |
| JP2018042130A (ja) * | 2016-09-08 | 2018-03-15 | 東芝電波プロダクツ株式会社 | 周波数変換器、レーダ装置、無線装置、及び受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162763A (en) | Single sideband modulator for translating baseband signals to radio frequency in single stage | |
| US6298093B1 (en) | Apparatus and method for phase and frequency digital modulation | |
| CA2069513C (en) | Linear transmitter training method and apparatus | |
| KR960015277B1 (ko) | 이중 브랜치 수신기 | |
| RU2156538C2 (ru) | Способ и устройство автоматической регулировки усиления и исключения смещения постоянной составляющей в приемнике с квадратурной демодуляцией | |
| US6317589B1 (en) | Radio receiver and method of operation | |
| US7010280B1 (en) | Linear RF power amplifier and transmitter | |
| JP3464630B2 (ja) | 局部発振器リークキャンセル回路 | |
| JP2000286915A (ja) | 信号変調回路及び信号変調方法 | |
| US6002923A (en) | Signal generation in a communications transmitter | |
| JPH02182060A (ja) | 変調装置 | |
| US5293407A (en) | Digital modulator with digital power control circuit | |
| JPH01135223A (ja) | 周波数差検出器 | |
| US6731917B1 (en) | Method and apparatus for minimizing image power in the output of a receiver circuit | |
| JP3570843B2 (ja) | 位相変調器 | |
| US6618096B1 (en) | System and method for adaptively balancing quadrature modulators for vestigial-sideband generation | |
| JPH0583308A (ja) | デイジタル変調信号発生器 | |
| GB2326037A (en) | Maintaining signals in phase quadrature | |
| JPH11341091A (ja) | 自動利得制御回路 | |
| US4312032A (en) | RF Power control apparatus | |
| US6930563B2 (en) | Self-adjusting I-Q modulator system | |
| US20040066857A1 (en) | Reducing I/Q imbalance through image rejection | |
| US20040076241A1 (en) | Method for reducing transmissions in boundary zones, in amplitude modulation transmitters operating in digital mode | |
| JP3259100B2 (ja) | 変調器 | |
| GB2334187A (en) | Quadrature modulator with automatic compensation |