JPH0585087B2 - - Google Patents

Info

Publication number
JPH0585087B2
JPH0585087B2 JP62088251A JP8825187A JPH0585087B2 JP H0585087 B2 JPH0585087 B2 JP H0585087B2 JP 62088251 A JP62088251 A JP 62088251A JP 8825187 A JP8825187 A JP 8825187A JP H0585087 B2 JPH0585087 B2 JP H0585087B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
frequency
output
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62088251A
Other languages
Japanese (ja)
Other versions
JPS63253709A (en
Inventor
Toshiaki Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62088251A priority Critical patent/JPS63253709A/en
Publication of JPS63253709A publication Critical patent/JPS63253709A/en
Publication of JPH0585087B2 publication Critical patent/JPH0585087B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は、通信路において信号波の圧縮・伸張
を行つて雑音の軽減を行うコンパンダ回路に関す
る。 〔従来の技術〕 従来、この種のコンパンダ回路は、バイポーラ
トランジスタで構成される整流器、可変利得増幅
器からなり、入力または出力信号波を整流した電
圧、または電流で可変利得増幅器の利得を制御す
ることにより、振幅の圧縮および伸張の動作を行
つていた。 〔発明が解決しようとする問題点〕 上述した従来のコンパンダ回路は、バイポーラ
トランジスタでのみ実現し易い回路構成となつて
いたので、アナログ的な動作を行い、消費電力が
大きく、また回路の小形化も困難であるという問
題があつた。 本発明の目的は、このような問題を解決し、小
形で消費電力を少くしたデイジタル回路からなる
コンパンダ回路を提供することにある。 〔問題点を解決するための手段〕 本発明のコンパンダ回路の構成は、入力信号波
を整流する整流回路と、この整流回路の出力電圧
を制御電圧としてこの電圧に対応する発振周波数
信号を出力する電圧制御発振器と、前記入力信号
波を入力し、前記電圧制御発振器の出力周波数の
クロツクによりスイツチ回路が制御される第1の
スイツチトキヤパシタフイルタと、一定の周波数
により制御され前記第1のスイツチトキヤパシタ
フイルタの出力を入力しこの第1のスイツチトキ
ヤパシタフイルタと逆の周波数特性を有する第2
のスイツチトキヤパシタフイルタとを含むことを
特徴とする。 〔実施例〕 次に本発明について図面を参照して説明する。 第1図はは本発明の一実施例のコンパンダ回路
のブロツク図である。入力信号波VINは整流器1
及びプリフイルタ3に入力される。整流器1は入
力信号波VINの振幅に応じた直流電圧VREを出力
する。電圧制御発振器2(以下、VCOという)
はこの直流電圧VREを制御電圧としてその振幅に
応じて発振周波数Sを変化させる。この発振周波
Sで、スイツチトキヤパシタフイルタ4(以
下、SCFという)をスイツチングさせると、入力
信号波VINの振幅に応じてSCF4のしや断特性が変
化し、結果的に入力信号波VINがSCF4を通過する
時の利得がその振幅に応じて変化することにな
る。 ここでSCF4の出力電圧は、信号波周波数に対
して、一定の傾きを持つてしまうため、SCF4
後にこのSCF4とは逆の傾きを持つ等化フイルタ
5を挿入して、平坦(フラツト)な特性に戻して
いる。また、サンプリングによる折返し雑音およ
びクロツク成分を落すために、信号路の最前段及
び最後段に通常のRCアクテイブフイルタで構成
されたプリフイルタ3、及びポストフイルタ6を
入れ、このポストフイルタ6から出力波VOT取出
している。 以上に挙げた回路1〜は6はすべてMOS型ト
ランジスタで構成出来、コンパンダ回路のMOS
型集積回路化が可能となる。 これら各ブロツクの具体例を第2図〜第5図に
示す。 第2図は第1図の流整器1の一例の回路図であ
る。この回路は、オペアンプ7、コンパレータ
8、インバータ9およびトランジスタT1,T2
抵抗R1〜R3およびコンデンサC1から構成され、
入力信号VINに対応して直流出力電圧VOTを出力
する。 第3図a,bは第1図の電圧制御発振器3の一
例およびその定電流源の一例の回路図である。こ
の回路3は、定電流源10,11、オペアンプ1
2、インバータ13、トランジスタT3,T4、抵
抗R4,R5およびコンデンサC2から構成され、整
流器1の出力からの制御電圧VOTに対応した発振
周波数Sの出力が得られる。この場合、定電流源
10,11は、第3図bのように、オペアンプ1
4、トランジスタT5、抵抗R6の回路により制御
電圧VCに対して電流Iが出力される。 第4図は第1図のプリフイルタ3およびポスト
フイルタ6の一例の回路図である。この回路は、
オペアンプ15と、抵抗R7,R8およびコンデン
サC3,C4から構成され、抵抗R7,R8、コンデン
サC3,C4を適当な値に設定して所定特性のフイ
ルタを得るようにしている。 第5図a,bは第1図のSCF45およびこれに
用いるトランスフアゲートの一例の回路図であ
る。このSCFは、第5図aのように、4段のオペ
アンプ16〜19と、信号の切替えを行うトラン
スフアゲートG1〜12,G21〜32と、これ
らトランスフアゲートにより切替えられるコンデ
ンサC10〜C22とから構成される。また、ト
ランスフアゲートG1〜12,G21〜32は、
第5図bに示すように、N−MOSトランジスタ
とP−MOSトランジスタとから構成され、これ
らトランジスタのゲートには、クロツクとその反
転信号とが入力され、トランスフアゲートG1〜
12とトランスフアゲートG21〜32とは、い
ずれか一方に切替えられるようになつている。 次に、本実施例の動作を具体例により説明す
る。 第6図は本実施例の具体例として振幅の伸張動
作を示す周波数特性図であり、これらは次の第1
表の状態A〜Cの特性を示している。
[Industrial Application Field] The present invention relates to a compander circuit that reduces noise by compressing and expanding signal waves in a communication path. [Prior Art] Conventionally, this type of compander circuit consists of a rectifier made of bipolar transistors and a variable gain amplifier, and the gain of the variable gain amplifier is controlled by a voltage or current obtained by rectifying an input or output signal wave. The amplitude was compressed and expanded. [Problems to be solved by the invention] The conventional compander circuit described above has a circuit configuration that can be easily realized only with bipolar transistors, so it operates in an analog manner, consumes a large amount of power, and requires miniaturization of the circuit. The problem was that it was also difficult. SUMMARY OF THE INVENTION An object of the present invention is to solve these problems and provide a compander circuit made of a digital circuit that is compact and consumes less power. [Means for Solving the Problems] The compander circuit of the present invention has a configuration that includes a rectifier circuit that rectifies an input signal wave, and an oscillation frequency signal that outputs an oscillation frequency signal corresponding to this voltage using the output voltage of this rectifier circuit as a control voltage. a voltage controlled oscillator; a first switch capacitor filter which receives the input signal wave and whose switch circuit is controlled by a clock having an output frequency of the voltage controlled oscillator; and a first switch capacitor filter which is controlled by a constant frequency; The output of the passive filter is input to the second switch which has the opposite frequency characteristic to that of the first switching filter.
It is characterized by including a switch capacitor filter. [Example] Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a compander circuit according to an embodiment of the present invention. The input signal wave V IN is rectifier 1
and is input to the prefilter 3. The rectifier 1 outputs a DC voltage V RE according to the amplitude of the input signal wave V IN . Voltage controlled oscillator 2 (hereinafter referred to as VCO)
uses this DC voltage V RE as a control voltage and changes the oscillation frequency S according to its amplitude. When the switch capacitor filter 4 (hereinafter referred to as SCF) is switched at this oscillation frequency S , the shearing characteristic of the SCF 4 changes according to the amplitude of the input signal wave V IN , and as a result, the input signal wave V The gain when IN passes through SCF 4 will change depending on its amplitude. Here, the output voltage of SCF 4 has a constant slope with respect to the signal wave frequency, so an equalization filter 5 with an opposite slope to that of SCF 4 is inserted after SCF 4 to make it flat. ) characteristics. In addition, in order to reduce aliasing noise and clock components caused by sampling, a pre-filter 3 and a post-filter 6, which are made up of ordinary RC active filters, are installed at the first and last stages of the signal path. I'm taking out the OT . Circuits 1 to 6 listed above can all be configured with MOS type transistors, and the MOS of the compander circuit
It becomes possible to create integrated circuits. Specific examples of each of these blocks are shown in FIGS. 2 to 5. FIG. 2 is a circuit diagram of an example of the flow rectifier 1 shown in FIG. This circuit consists of an operational amplifier 7, a comparator 8, an inverter 9, and transistors T 1 , T 2 ,
Consists of resistors R 1 to R 3 and capacitor C 1 ,
Outputs a DC output voltage V OT in response to the input signal V IN . 3a and 3b are circuit diagrams of an example of the voltage controlled oscillator 3 of FIG. 1 and an example of its constant current source. This circuit 3 includes constant current sources 10 and 11, and an operational amplifier 1.
2. It is composed of an inverter 13, transistors T 3 and T 4 , resistors R 4 and R 5 , and a capacitor C 2 , and an output of an oscillation frequency S corresponding to the control voltage V OT from the output of the rectifier 1 is obtained. In this case, the constant current sources 10 and 11 are connected to the operational amplifier 1 as shown in FIG. 3b.
4. A current I is outputted in response to a control voltage V C by a circuit including a transistor T 5 and a resistor R 6 . FIG. 4 is a circuit diagram of an example of the prefilter 3 and postfilter 6 shown in FIG. 1. This circuit is
It consists of an operational amplifier 15, resistors R7 , R8 , and capacitors C3 , C4 , and the resistors R7 , R8 and capacitors C3 , C4 are set to appropriate values to obtain a filter with predetermined characteristics. ing. FIGS. 5a and 5b are circuit diagrams of an example of the SCFs 4 and 5 shown in FIG. 1 and a transfer gate used therein. As shown in FIG. 5a, this SCF is composed of four stages of operational amplifiers 16 to 19, transfer gates G1 to 12 and G21 to 32 that switch signals, and capacitors C10 to C22 that are switched by these transfer gates. be done. In addition, transfer gates G1 to G12, G21 to 32 are
As shown in FIG. 5b, it is composed of an N-MOS transistor and a P-MOS transistor, and a clock and its inverted signal are input to the gates of these transistors.
12 and transfer gates G21 to G32 can be switched to either one. Next, the operation of this embodiment will be explained using a specific example. FIG. 6 is a frequency characteristic diagram showing the amplitude expansion operation as a specific example of this embodiment, and these are the following first
The characteristics of states A to C in the table are shown.

【表】 今、基準となる信号波の入力電圧レベルをVINO
(dB)とし、その時の整流出力VREO(V),VCO3
の出力周波数SO(Hz),SCFのしや断周波数CO
(Hz)および信号波の出力電圧レベルVOTO(dB)
とする。また、SCF4は信号帯域以下にしや断周
波数を持つLPFとし、−24dB/COTの傾きを持
つものとすると、そのしや断特性線は第6図のA
の様になる。この時等価フイルタ5としては、し
や断周波数が信号帯域以上にあり、+24dB/
OCTの傾きを持つHPFを用いる。 ここで入力波VINを基準レベル(A)より10dB下げ
たとすると、特性線Bのようになる。VCO3の
特性として入力波VINが基準レベルよりα(dB)
下がると、発振周波数が2-/24倍となるものとす
ると、出力周波数Sは2-10/24SOとなる。 一般に、SCFではしや断周波数Cは発振周波数
Sに比例するから、このしや断周波数Cは2−1
0/24・COとなり、そのしや断特性線は、第6図
のBの様になり、信号波帯域において一様に
10dB下がる。従つて出力波VOTはVOTO−20(dB)
となる。さらに、入力波VINを10(dB)下げると、
発振周波数〓Sは2-20/24SOとなり、しや断周波
Cも2-20/24COとなるから、そのしや断特性線
は第6図のCの様になり、信号波帯域においてさ
らに一様に10dB下がる。従つて出力波VOTはVOTO
−40(dB)となる。 以上のことから入力波VINと出力波VOTとの関
係を見てみると、信号波の入力における基準電圧
とのレベル差は、出力においてデシベル値で2倍
となつており、振幅の伸長動作が行なわれている
ことがわかる。また、入力波VINのダイナミツク
レンジは、VCOの特性と、SCFの特性とで決ま
るが、本実施例でVCOの周波数可変範囲を0.1SO
SOとすると、入力波VINのダイナミツクレンジ
は約80dBとれることになる。 第7図は本実施例で、もう一方の具体例とし
て、振幅の圧縮動作を示す周波数特性図であり、
これらは次の第2表の状態D〜Fの特性を示して
いる。 今、基準となる信号波の入力電圧レベルをVIN2
(dB)とし、その時の各VRESC及びVOTの値
をVRE2,〓S2C2及びVOT2とする。また、SCF4
は、HPFで+12dB/OCTの傾きを持つものとす
ると、しや断特性線は第7図のEの様に
[Table] Now, set the input voltage level of the reference signal wave to V INO
(dB), then the rectified output V REO (V), VCO3
output frequency SO (Hz), SCF cut-off frequency CO
(Hz) and signal wave output voltage level V OTO (dB)
shall be. In addition, if SCF 4 is an LPF with a shearing frequency below the signal band and has a slope of -24 dB/COT, its shearing characteristic line will be A in Figure 6.
It will look like this. At this time, the equivalent filter 5 has a cutoff frequency that is above the signal band, and is +24 dB/
HPF with OCT slope is used. If the input wave V IN is lowered by 10 dB from the reference level (A), the characteristic line B will appear. As a characteristic of VCO3, the input wave V IN is α (dB) below the reference level.
Assuming that the oscillation frequency becomes 2 -/24 times as it decreases, the output frequency S becomes 2 -10/24 SO . Generally, in SCF, the cutting frequency C is the oscillation frequency
Since it is proportional to S , the shear frequency C is 2-1
0/24・CO , and its shear characteristic line is like B in Figure 6, which is uniform in the signal wave band.
10dB down. Therefore, the output wave V OT is V OTO −20 (dB)
becomes. Furthermore, if the input wave V IN is lowered by 10 (dB),
Oscillation frequency = S becomes 2 -20/24SO , and the shearing frequency C also becomes 2 −20/24CO , so the shearing characteristic line becomes like C in Figure 6, and the signal wave The band is further uniformly lowered by 10dB. Therefore, the output wave V OT is V OTO
-40 (dB). Looking at the relationship between the input wave V IN and the output wave V OT from the above, we can see that the level difference from the reference voltage at the input of the signal wave is twice the decibel value at the output, and the amplitude is expanded. It can be seen that the action is taking place. Furthermore, the dynamic range of the input wave V IN is determined by the characteristics of the VCO and the characteristics of the SCF, but in this example, the frequency variable range of the VCO is set to 0.1 SO
~ SO , the dynamic range of the input wave V IN will be approximately 80 dB. FIG. 7 is a frequency characteristic diagram showing the amplitude compression operation as another specific example of this embodiment.
These show the characteristics of states D to F in Table 2 below. Now, set the input voltage level of the reference signal wave to V IN2
(dB), and the values of V RE , S , C and V OT at that time are V RE2 , 〓 S2 , C2 and V OT2 . Also, SCF 4
Assuming that has a slope of +12 dB/OCT at HPF, the shear characteristic line will look like E in Figure 7.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に、本発明は、MOSトランジ
スタからなる整流器、電圧制御発振器、アクテイ
ブフイルタ及びスイツチトキヤパシタフイルタを
用いて、コンパンタ回路を構成することにより、
小形で低消費電力のMOS集積回路化が可能なコ
ンパンダ回路が得られる。
As explained above, the present invention constructs a compantor circuit using a rectifier made of MOS transistors, a voltage controlled oscillator, an active filter, and a switched capacitor filter.
A compander circuit that can be made into a small MOS integrated circuit with low power consumption can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のコンパンダ回路の
ブロツク図、第2図、第3図、第4図および第5
図は第1図の整流回路、電圧制御発振器、プリ及
びポストフイルタおよびスイツチトキヤパシタフ
イルタの各具体例を示す回路図、第6図、第7図
は本実施例の振幅の伸長動作および圧縮動作を説
明する周波数特性図である。 1……整流器、2……電圧制御発振器
(VCO)、3……プリフイルタ、4……スイツチ
ト・キヤパシタフイルタ(SCF)、5……等価フ
イルタ、6……ポストフイルタ、7,12,14
〜19……オペアンプ、8……コンパレータ、
9,13……インバータ、10,11……定電流
源、C1〜C3,C10〜C22……コンデン
サ、G1〜12,G21〜32……トランスフア
ゲート、T1〜T5……MOSトランジスタ、R
1〜R8……抵抗。
FIG. 1 is a block diagram of a compander circuit according to an embodiment of the present invention, FIGS. 2, 3, 4, and 5.
The figure is a circuit diagram showing specific examples of the rectifier circuit, voltage controlled oscillator, pre- and post-filter, and switch capacitor filter shown in Figure 1. Figures 6 and 7 are amplitude expansion and compression operations of this embodiment. FIG. 1... Rectifier, 2... Voltage controlled oscillator (VCO), 3... Prefilter, 4... Switch capacitor filter (SCF), 5... Equivalent filter, 6... Post filter, 7, 12, 14
~19... operational amplifier, 8... comparator,
9, 13... Inverter, 10, 11... Constant current source, C1-C3, C10-C22... Capacitor, G1-12, G21-32... Transfer gate, T1-T5... MOS transistor, R
1 to R8...Resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号波を整流する整流回路と、この整流
回路の出力電圧を制御電圧としこの電圧に対応す
る発振周波数信号を出力する電圧制御発振器と、
前記入力信号波を入力し、前記電圧制御発振器の
出力周波数のクロツクによりスイツチ回路が制御
される第1のスイツチトキヤパシタフイルタと、
一定の周波数により制御され前記第1のスイツチ
トキヤパシタフイルタの出力を入力しこの第1の
スイツチトキヤパシタフイルタと逆の周波数特性
を有する第2のスイツチトキヤパシタフイルタと
を含むことを特徴とするコンパンダ回路。
1. A rectifier circuit that rectifies an input signal wave, and a voltage controlled oscillator that uses the output voltage of this rectifier circuit as a control voltage and outputs an oscillation frequency signal corresponding to this voltage.
a first switch capacitor filter which receives the input signal wave and whose switch circuit is controlled by a clock having an output frequency of the voltage controlled oscillator;
A compander comprising a second switch capacitor filter that is controlled by a constant frequency, receives the output of the first switch capacitor filter, and has a frequency characteristic opposite to that of the first switch capacitor filter. circuit.
JP62088251A 1987-04-09 1987-04-09 Compander circuit Granted JPS63253709A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62088251A JPS63253709A (en) 1987-04-09 1987-04-09 Compander circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62088251A JPS63253709A (en) 1987-04-09 1987-04-09 Compander circuit

Publications (2)

Publication Number Publication Date
JPS63253709A JPS63253709A (en) 1988-10-20
JPH0585087B2 true JPH0585087B2 (en) 1993-12-06

Family

ID=13937643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088251A Granted JPS63253709A (en) 1987-04-09 1987-04-09 Compander circuit

Country Status (1)

Country Link
JP (1) JPS63253709A (en)

Also Published As

Publication number Publication date
JPS63253709A (en) 1988-10-20

Similar Documents

Publication Publication Date Title
JPH0787324B2 (en) Method and apparatus for extracting a DC control signal from an input audio frequency signal
US5113147A (en) Wide-band differential amplifier using gm-cancellation
JPH0585087B2 (en)
US6262623B1 (en) Log-domain filter having a variable dynamic range window
JPS58147215A (en) Automatic gain controller
JPS645370Y2 (en)
Reyes et al. A wireless volume control receiver for hearing aids
JP2993449B2 (en) Step attenuator
JPS636799Y2 (en)
JPS6093327U (en) electronic tuner circuit
JPS5847310A (en) Tone controlling circuit
JPH0343804B2 (en)
JPH032988Y2 (en)
JPH0145155Y2 (en)
JPH0119454Y2 (en)
JPH0747040Y2 (en) Frequency characteristic correction circuit for delay circuit
JPS6354812A (en) Alc circuit
JPH0787333B2 (en) Active filter
JPS6145631Y2 (en)
JPH04196797A (en) Dtmf receiver
JPH0453065Y2 (en)
JPS6144925U (en) automatic gain control amplifier circuit
JPS5873653U (en) High cut circuit in AM receiver
JPH02296408A (en) Differential amplifier circuit
JPS60247314A (en) Fdnr type low pass filter