JPH0585149U - ディジタル・スピーカ電話機 - Google Patents

ディジタル・スピーカ電話機

Info

Publication number
JPH0585149U
JPH0585149U JP038688U JP3868892U JPH0585149U JP H0585149 U JPH0585149 U JP H0585149U JP 038688 U JP038688 U JP 038688U JP 3868892 U JP3868892 U JP 3868892U JP H0585149 U JPH0585149 U JP H0585149U
Authority
JP
Japan
Prior art keywords
signal
incoming
outgoing
digital
envelope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP038688U
Other languages
English (en)
Other versions
JP2558662Y2 (ja
Inventor
ゴードン・ジェイ．・リーザー
ジェラルド・クン
Original Assignee
マイテル・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイテル・コーポレーション filed Critical マイテル・コーポレーション
Publication of JPH0585149U publication Critical patent/JPH0585149U/ja
Application granted granted Critical
Publication of JP2558662Y2 publication Critical patent/JP2558662Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M9/00—Arrangements for interconnection not involving centralised switching
    • H04M9/08—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic
    • H04M9/085—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic using digital techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
    • H04M1/6033—Substation equipment, e.g. for use by subscribers including speech amplifiers for providing handsfree use or a loudspeaker mode in telephone sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
    • H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
    • H04Q1/45—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling
    • H04Q1/453—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using multi-frequency signalling in which m-out-of-n signalling frequencies are transmitted

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephonic Communication Services (AREA)

Abstract

(57)【要約】 【目的】 周囲の騒音が異なる音響的環境においてもチ
ャンネル・スイッチングのしきい値を調整する必要がな
く、誤ったチャンネル・スイッチングを防止することが
できるディジタル・スピーカ電話機を提供する。 【構成】 着信ディジタル信号の着信雑音レベルと発信
ディジタル信号の発信雑音レベルを検出しそれぞれ着信
ディジタル雑音フロア信号と発信ディジタル雑音フロア
信号を発生し、着信ディジタル信号と発信ディジタル信
号のうちの一方の信号が他方の信号に比較して以前に抑
圧されているかを検出し、もし着信ディジタル信号が以
前に抑圧されているとき発信包絡線信号を発信雑音フロ
ア信号と比較し、もし発信包絡線信号が発信雑音フロア
信号よりも大きいとき着信ディジタル信号を抑圧する。
また、発信ディジタル信号についても同様に処理する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案はディジタル・スピーカ電話機に関し、特にディジタル構内自動式交換 機( 以下、ディジタルＰＡＢＸという。 )と接続して使用されるディジタル・ス ピーカ電話機に関する。
【０００２】
【従来の技術及び考案が解決しようとする課題】
スピーカ電話機は加入者がハンド・セットを取り受話部を耳にあてることなく 、他の加入者と通話することが可能である。このスピーカ電話機には、加入者の 音声信号を受信するためのマイクロフォンを備えるとともに、電話線を介して遠 方の加入者から受信された音声信号を再生するためのスピーカを備えている。こ のように、加入者の手を用いることなしに２人の加入者の間で通話を行うことが できる。
【０００３】 多くの従来技術における共通の問題は帰還の問題である。同時にスピーカとマ イクロフォンを使うことによって、スピーカとマイクロフォンの間に正の帰還路 が生じ、これによって、この正の帰還路がないときの利得よりも大きい閉じたル ープ利得を有することになり、その結果、不安定なシステムとなる。
【０００４】 従来技術の１つの型のアナログ・スピーカ電話機は、マイクロフォン・チャン ネルとスピーカ・チャンネルによってそれぞれ伝送される信号の相対振幅を検出 し比較するのに応答して、マイクロフォン又はスピーカのいずれか１つを動作状 態にさせるための音声動作スイッチング(voice operated switching)を利用して いる。もう一方のマイクロフォン又はスピーカは、帰還路をとり除き切断するた め非動作状態にされ、それによってシステムを安定化させている。
【０００５】 前述の従来の技術のスピーカ電話機の欠点は、もし遠方の加入者が話しをして いるとき、もう一方のローカルの加入者のスピーカ・フォンが典型的にスピーカ ・モードに切り換えられることである。すなわち、ローカルの加入者のマイクロ フォンは非動作状態にされる。従って、遠方の加入者は、望ましくない効果であ るとされる「電話線が使用不可能状態になっている」との印象を受ける。
【０００６】 従来技術の第２の型のスピーカ電話機は、１９８２年５月２１日にカナダ国特 許出願番号４０３,５８２ でマイテル・コーポレーションによって出願されたも ので、信号の相対振幅に応答してマイクロフォン・チャンネルとスピーカ・チャ ンネルにおける信号を減衰するための自動利得制御回路を利用している。
【０００７】 上述の両方の従来技術のスピーカ電話機において、遠方の加入者から受信され た音声信号が、ある予め決められたしきい値と比較され、もしその音声信号がし きい値よりも大きいとき、その音声信号がスピーカを介して伝送される。しかし ながら、その音声信号は長距離にわたってトランクによって伝達されている間典 型的には減衰される。従って、比較的低い振幅の受信された音声信号を検出する のに応答して、スピーカが動作状態とされるために、ある予め決められたしきい 値は、典型的には事実上小さく設定される。結果として、ダイヤリングや漏話等 から生じ典型的にはしきい値よりも大きい振幅を有する長距離のトランクによっ て伝送された雑音は、偶然のスプリアス・チャンネル・スイッチングを生じる。
【０００８】 従来の技術のスピーカ電話機のマイクロフォンによって受信された発信信号は 、もしその発信信号が別のしきい値よりも大きいとき遠方の加入者に伝送される 。スピーカ電話機が利用される音響的環境が種々に変化するために（例えば騒音 がある工場のフロア又は静かなオフィスなど）、前述の別のしきい値は、音響的 環境からの雑音信号がマイクロフォンをオンに切り換えられ、その結果、その雑 音信号が遠方の加入者に伝送されないように調整されることが要求される。また 、時間が経過するにつれて回路素子の温度ドリフトはしきい値における変動をも たらし、典型的には熟練された資格のある技術者のサービスによって調整が必要 である。
【０００９】 従来技術のアナログ・スピーカ電話機のもう１つの欠点は、増幅されスピーカ を介して出力される遠方の加入者からの音声信号が、ローカルの加入者の音響的 環境における壁又は他の音響的反射物によって時々、反射することである。この エコー信号はマイクロフォンによって受信され、ローカルの加入者からの生の音 声信号として誤って検出し、マイクロフォンをオンに切り換えるとともにスピー カをオフに切り換え、それによって、遠方の加入者からの連続する音声信号を受 信することを防げるかもしれない。
【００１０】 また、もし電話線から受信される着信音声信号及びマイクロフォンによって受 信される発信音声信号の振幅がおおむね等しいならば、不安定なスプリアス・ス イッチングが従来技術のスピーカ電話機のマイクロフォン・チャンネルとスピー カ・チャンネルとの間で生じる。
【００１１】 もう１つの従来技術のスピーカ電話機は、音声動作スイッチングと関係した問 題を解決するために、マイクロフォンの収容体とスピーカの収容体とが分離した ものを用いている。マイクロフォンとスピーカの間の分離は有効的にループ利得 を１よりも減少させ、それによってシステムを安定化させる。この装置を用いて より普通の型の会話を伝送することが可能であるが、２つの収容体及び２対の電 話線を用いることにより、複雑さを増すとともにコストを上昇させる。さらに、 ローカルの加入者は、マイクロフォンに対してでなくたびたびスピーカに向って 直接話しを行う。従って、遠方の加入者に送信される信号の振幅とその明瞭度を 減少させる。
【００１２】 本考案の目的は以上の問題点を解決し、マイクロフォンとスピーカを１つの収 容体に収容することができるとともに、周囲の騒音が異なる音響的環境において もチャンネル・スイッチングのしきい値を調整する必要がなく、また加入者が話 し中に一時的に話しを停止したとき相手の加入者に突然のチャンネル・スイッチ ングによって電話線が突然不通になったという印象を相手の加入者に与えること がなく、さらにエコー信号の受信によって誤ったチャンネル・スイッチングを防 止することができるディジタル・スピーカ電話機を提供することにある。
【００１３】
【課題を解決するための手段】
本考案は、ある与えられた時間において、マイクロフォン又はスピーカのうち いずれか１つを動作状態とさせるために音声動作ディジタル・スイッチングを用 い、これによって、帰還路をとり除く。従って、マイクロフォンとスピーカを１ つの収容体に収容することが可能となり、これによって、前述した後者の従来技 術のスピーカ電話機の欠点を改善することができる。
【００１４】 本考案においては、マイクロフォンと電話線からの発信音声信号及び着信音声 信号を受信することに応答して、それぞれ発信音声信号と着信音声信号のディジ タル包絡線信号が発生される。また、ローカルの加入者の音響的環境及び電話線 に存在するバック・グラウンド雑音のディジタル信号が発生され、マイクロフォ ン・チャンネルとスピーカ・チャンネルに存在する雑音と実際の音声エネルギー とを区別するために発生された音声信号の包絡線信号と比較される。すなわち、 “有効な"音声包絡線信号が検出される。
【００１５】 本考案によれば、バック・グラウンド雑音のレベルにおける変化が自動的に補 償されるために、バック・グラウンド雑音が連続的にモニタされる。このように 、本考案のディジタル・スピーカ電話機は、バック・グラウンド雑音にかかわら ず、“実際の話し声”又は音声信号の検出に応答してスイッチングが生じるよう に、自己適応性を有する。
【００１６】 従って、本考案は、工場又は事務所のような、ある特別なローカルの音響的環 境においてスピーカ電話機が正しく動作するために、別のしきい値レベルが資格 ある技術者によって調整されることが要求される前述の第１の従来技術のスピー カ電話機の欠点を改善する。
【００１７】 発生される話し声の包絡線の立上り時間は、その立下り時間よりも小さくされ る。従って、もしローカルの加入者が話し中に一時的に話しを停止し、かつ低い 振幅の雑音信号が電話線に存在するならばローカルの加入者の発生される話し声 の包絡線の振幅が電話線上の雑音信号の振幅よりも小さい振幅にゆっくりと減衰 するために、ローカルの加入者のマイクロフォン・チャンネルは、制御状態を維 持する。このように、スプリアス・チャンネル・スイッチングの従来技術の欠点 が改善される。
【００１８】 また、本考案は、ローカルの音響的環境からのバック・グラウンド雑音を抑圧 するために、マイクロフォン・チャンネルにおける信号に関する自動利得制御の 機能を備える。例えば、もしローカルの加入者が話し中に一時的に話しを停止す るならば、初めはバック・グラウンド雑音は遠方の加入者に送信されるが、突然 のチャンネル・スイッチングによって電話線が突然不通になったという印象を遠 方の加入者に与えないように、バック・グラウンド雑音が徐々に減衰される。も しローカルの加入者が話しを続けるならばことばの初めが断ち切られないように 、急しゅんな立上りとゆっくりした立下りをもつ利得制御機能が備えられる。従 って、ゆっくりとした立下り時間周期の結果として部屋の雑音の減衰がゆるやか になる。
【００１９】 本考案はまた、予期されるエコーのレベル又は反射減衰量を評価し、そのレベ ルの信号を発生するための回路を備えている。有効な話し声の包絡線信号は予期 されるエコーのレベル又は反射減衰量と比較され、それによってエコー信号の受 信による誤ったチャンネル・スイッチングが防止される。
【００２０】 本考案のディジタル・スピーカ電話機はＰＣＭバイトを直接的に処理する。こ のように、近年のディジタルＰＡＢＸによる固有の特徴の利点を利用することが 可能である。例えば、本考案のディジタル信号プロセッサ部は、複数の加入者の スピーカ電話機と電話線又はトランク回路の間で多重化されることが可能である 。従って、ディジタル信号プロセッサは、ＰＡＢＸの主制御ボードに備えること が可能となり、それによって各加入者のスピーカ電話機が、単にマイクロフォン 、スピーカ及びＰＣＭバイトをアナログ信号に変換又はその逆の変換を行うため の符復号器から構成される。ディジタル信号プロセッサを多重化する結果として 、従来技術のスピーカ電話機において、かなりのコストの節約及びスペースの節 減を行うことができる。
【００２１】 一般に、本考案は、着信アナログ信号及び発信アナログ信号のそれぞれのディ ジタル信号を伝送する着信及び発信の一方向性のデータ・ラインに接続するため のスピーカ電話機であって、発信アナログ信号を送信するためのマイクロフォン と、着信アナログ信号を受信するためのスピーカと、発信アナログ信号を受信し それに応答して発信アナログ信号のディジタル変換信号を発生するとともに着信 アナログ信号のディジタル変換信号を受信しそれに応答して着信アナログ信号を 発生するための上記マイクロフォン及びスピーカに接続される符復号器と、デー タ・ラインからの着信信号と発信信号のそれぞれの現在の着信信号の標本及び現 在の発信信号の標本を受信するための回路を含むディジタル信号プロセッサと、 着信信号又は発信信号の前の信号のどちらかの信号がもう一方の信号に比較して 抑圧されているかを検出するため回路と、もし着信又は発信信号の前の信号のも う一方の信号が抑圧されていたならば着信又は発信の雑音フロアの標本の１つを それに対応する着信又は発信包絡線信号の標本と比較するとともに、もしその対 応する包絡線信号の標本が対応する雑音フロア信号の標本よりも大きいならば現 在の着信又は発信信号の標本のもう一方の標本を抑圧するための別の回路とを備 えている。
【００２２】 さらに、本考案に係るディジタル・スピーカ電話機は、着信ディジタル信号及 び発信ディジタル信号のそれぞれを伝送する一方向性の着信及び発信データ・ラ インに接続するためのディジタル・スピーカ電話機であって、 （ａ）発信アナログ信号を送信するためのマイクロフォンと、 （ｂ）着信アナログ信号を受信するためのスピーカと、 （ｃ）上記発信アナログ信号を受信しそれに応答して上記発信ディジタル信号を 発生するとともに上記着信ディジタル信号を受信しそれに応答して着信アナログ 信号を発生するための上記マイクロフォン及び上記スピーカに接続される符復号 器と、 （ｄ）ディジタル信号プロセッサとを備える。
【００２３】 ここで、上記ディジタル信号プロセッサは、 （ｄ−１）上記着信ディジタル信号の着信包絡線と上記発信ディジタル信号の発 信包絡線を検出してそれぞれ着信ディジタル包絡線信号と発信ディジタル包絡線 信号を発生する第１の発生手段と、 （ｄ−２）上記着信ディジタル信号の着信雑音レベルと上記発信ディジタル信号 の発信雑音レベルを検出しそれぞれ着信ディジタル雑音フロア信号と発信ディジ タル雑音フロア信号を発生する第２の発生手段と、 （ｄ−３）上記着信ディジタル信号と上記発信ディジタル信号のうち予め決めら れた１つの信号におけるエコー信号の量を検出し、上記検出されたエコー信号の 量を示すディジタルランプ信号を発生する第３の発生手段と、 （ｄ−４）所定値の着信ディジタルしきい値信号と所定値の発信ディジタルしき い値信号を発生する第４の発生手段と、 （ｄ−５）上記着信ディジタル信号と上記発信ディジタル信号のうちの一方の信 号が他方の信号に比較して以前に抑圧されているかを検出し、もし上記着信ディ ジタル信号が以前に抑圧されているとき第１の処理を実行し、一方、もし上記発 信ディジタル信号が以前に抑圧されているとき第２の処理を実行する制御手段と を備え、 （ｅ−１）上記第１の処理は、上記発信包絡線信号を上記発信雑音フロア信号と 比較し、もし上記発信包絡線信号が上記発信雑音フロア信号よりも大きいとき上 記着信ディジタル信号を抑圧し、一方、もし上記発信包絡線信号が上記発信雑音 フロア信号よりも大きくないとき第３の処理を実行する処理であり、 （ｅ−２）上記第３の処理は、上記着信雑音フロア信号、上記着信しきい値信号 及び上記ランプ信号を加算して当該加算結果を示す第１の和信号を発生した後、 上記着信包絡線信号を上記第１の和信号と比較して、もし上記着信包絡線信号が 上記第１の和信号よりも小さいとき上記着信ディジタル信号を抑圧し、一方、も し上記着信包絡線信号が上記第１の和信号よりも小さくないとき上記発信ディジ タル信号を抑圧する処理であり、 （ｅ−３）上記第２の処理は、上記着信包絡線信号を上記着信雑音フロア信号と 比較し、もし上記着信包絡線信号が上記着信雑音フロア信号よりも大きいとき上 記発信ディジタル信号を抑圧し、一方、もし上記着信包絡線信号が上記着信雑音 フロア信号よりも大きくないとき第４の処理を実行する処理であり、 （ｅ−４）上記第４の処理は、上記発信雑音フロア信号、上記発信しきい値信号 及び上記ランプ信号を加算して当該加算結果を示す第２の和信号を発生した後、 上記発信包絡線信号を上記第２の和信号と比較して、もし上記発信包絡線信号が 上記第２の和信号よりも小さいとき上記発信ディジタル信号を抑圧し、一方、も し上記発信包絡線信号が上記第２の和信号よりも小さくないとき上記第１の処理 を実行する処理であることを特徴とする。
【００２４】
【実施例】
以下の本考案の実施例の動作の記述において、マイクロフォン・チャンネル又 はスピーカ・チャンネルが “制御状態にある" ということは、スピーカ電話機 のマイクロフォン又はスピーカの１つが動作状態にされ、一方マイクロフォン又 はスピーカのもう一方が非動作状態にされることを意味する。
【００２５】 図１は本考案の一実施例を示すディジタル・スピーカ電話機のブロック図であ る。図１において、マイクロフォン１０が発信アナログ信号を増幅するための増 幅器１１に接続される。増幅器１１は上記発信アナログ信号をＰＣＭ信号に変換 するための符復号器１２のアナログ入力に接続される。発信ＰＣＭ信号ＰＣＭo は一方向性のデータライン１３に印加され、さらに、図５において詳細後述され 必要とされるチャンネル・スイッチング及びエコー・キャンセレーション等を有 効的に行うために該ＰＣＭ信号ＰＣＭo を処理するためのディジタル信号プロセ ッサ１４に印加される。処理された発信ＰＣＭ信号ＰＣＭo'はＰＣＭ信号伝送線 の一方向性のデータライン１５に印加される。
【００２６】 利得制御回路１６Ａはデータライン１５及び前述のマイクチャンネル利得制御 を有効的に行うためのディジタル信号プロセッサに接続される。動作時において 、利得制御回路１６Ａは、ディジタル信号プロセッサ１４から処理されたディジ タル発信信号ＰＣＭo'及び予め決められた制御信号を受信し、図８において詳細 後述されるように１３ビット線形コードへの変換とそれに続くシフト操作によっ て上記信号の利得調整を行う。利得調整された信号ＰＣＭo'は別の伝送のための データライン１５に再び印加される。
【００２７】 一方向性のデータライン１６からの着信ディジタル信号ＰＣＭi はディジタル 信号プロセッサ１４によって受信され、図５において詳細後述されるようにディ ジタル信号プロセッサ１４の着信チャンネルに印加されそこにおいて処理される 。その後、処理された着信ディジタル信号ＰＣＭi'は、一方向性のデータライン １７を介して符復号器１２に印加される。符復号器１２は着信ディジタル信号Ｐ ＣＭi'の変換された着信アナログ信号を発生し、該信号を増幅しスピーカ１９を 介して出力するための増幅器１８に印加する。
【００２８】 ディジタル信号プロセッサ１４は受信ＰＣＭチャンネル又は発信ＰＣＭチャン ネルのどちらのチャンネルが前の標本において制御状態にされたかを検出すると ともに、ＰＣＭi 又はＰＣＭo の新しい標本の発生された包絡線信号標本の振幅 パラメータが各雑音フロア信号の標本、エコー信号の標本及び予め決められたし きい値信号の標本に比較し大きいかどうかを検出し、それに応答してマイクロフ ォン・チャンネルとスピーカ・チャンネルのスイッチングを行う。
【００２９】 さらに、ディジタル信号プロセッサ１４は、図６及び図７において詳細後述さ れるように、スピーカ１９に送信されるリンギング・トーン及びビジー・トーン のようなプログラマブル・トーンを発生するために用いられる。
【００３０】 図２は、本考案の一実施例を示すチップ・リング線２０を介して平衡２線式電 話線に接続されるディジタル・スピーカ電話機のブロック図である。図２におい て、ディジタル信号プロセッサ１４は一方向性のデータライン１５, １６を介し て第２の符復号器２１に接続され、第２の符復号器２１は、不平衡出力線２２Ａ 及び不平衡入力線２２Ｂを介して、それぞれチップ・リング線Ｔ及びＲ２０に接 続するためのアナログ・トランク回路２３に接続される。
【００３１】 マイクロフォン１０から出力される発信信号は、符復号器１２においてディジ タル信号ＰＣＭo に変換される。該ＰＣＭo 信号は、前述のチャンネル・スイッ チング等を行うためのＤＳＰ１４に印加され、それに応答して発信信号ＰＣＭo' が発生される。ＰＣＭo'信号は、利得制御回路１６Ａにおいて利得調整された後 、データライン１５に再び印加され、符復号器２１において発信アナログ信号に 変換される。さらに、該信号は遠隔の交換局にチップ・リング線２０に送信する ためのアナログ・トランク回路２３に送信される。
【００３２】 チップ・リング線Ｔ及びＲ２０上の着信信号はアナログ・トランク回路２３に 印加される。トランク回路２３は種々のインピーダンス整合変換を行うとともに 、公知の方法で着信信号を不平衡入力線２２Ｂに送信する。次いで、該着信信号 は不平衡入力線２２Ｂから符復号器２１によって受信され、符復号器２１におい て着信ディジタル信号ＰＣＭi に変換された後、チャンネル・スイッチング等の ためのディジタル信号プロセッサ１４に印加される。処理された着信ディジタル 信号ＰＣＭi'はアナログ信号に変換するための符復号器１２に送信された後、ス ピーカ１９に出力される。
【００３３】 図３は、本考案の一実施例を示すディジタル・スイッチング回路網に接続され たディジタル信号プロセッサ(ＤＳＰ)１４のブロック図である。図３において、 ＰＣＭ信号伝送線の複数の一方向のデータライン２４が、２対の単方向性のデー タラインから出力されたＰＣＭ信号を選択するためのディジタル・スイッチング 回路網２５に接続される。各データライン２４は、さらに別のディジタル・スイ ッチング回路網２５又は符復号器１２又は２１に接続されることが可能である。 ディジタル・スイッチング回路網２５は従来技術において公知であり、前述の通 り、複数のローカルのスピーカ電話機と外線間に設けられるディジタル信号プロ セッサ(ＤＳＰ)１４を有効的に多重化する。
【００３４】 動作中、マイクロプロセッサ（図示せず）のような外部コントローラからの予 め決められた制御信号ＣＴＲＬを受信するのに応答して、予め決められた第１の 対の一方向性のデータラインが、ディジタル・スイッチング回路網２５によって 選択される。一方向性データラインによって伝送された信号は、前述のチャンネ ル・スイッチング等を有効的に行うためにディジタル信号プロセッサ１４に印加 される。上記第１の対のデータラインから選択された複数のデータラインは典型 的には例えば図１におけるライン１５及び１６のような一方向性のデータライン に接続される。選択された第２の対のデータラインは典型的には一方向性のデー タライン１３及び１７に接続される。処理された信号ＰＣＭo'及びＰＣＭi'は、 ディジタル信号プロセッサ(ＤＳＰ)１４から受信され一方向性の予め決められた 第２の対のデータラインと接続するためにディジタル・スイッチング回路網２５ に印加される。
【００３５】 さらに説明を進める前に、図４を参照して、本考案で用いられる公知のＰＣＭ μ法則の符号化技術について述べる。
【００３６】 ＰＣＭ信号は、例えば１５, １６, １３, １７及び２４等のデータラインに沿 って伝送するためにたびたび圧縮される。北アメリカにおいては、ディジタル圧 縮は、一般にμ法則コードとして当該技術分野において公知である方法によって 行われている。一方、ヨーロッパにおいては、このディジタル圧縮はＡ法則コー ドによって行われている。μ法則コードにおいて、ＰＣＭ信号の標本の最も重要 なビットは符号ビットであり、ここで、“１"は正の振幅を示し、“０"は負の振 幅を示す。図４のグラフにおいて、アナログ信号振幅が水平軸に入力されると、 このグラフの特性曲線に対応してＰＣＭ信号標本の値が垂直軸で定まる。上記符 号ビットよりも重要度が低い第１の複数ビットは、信号の予め決められた振幅の セグメント又はコード(chord)を表わす。３つのコード又はセグメントが図４に おいて参照番号２６で示されている。重要度がより低い第２の複数ビットは１つ のセグメント又はコードの範囲における離散的な振幅ステップを表わす。一連の 離散的な振幅ステップが図４において参照番号２７で示されている。例えば、８ ビットのμ法則のコードは典型的には最も重要な符号ビット１ビットと、コード (セグメント)を示す３ビット及び予め決められたコード(セグメント)の範囲にお ける１６の振幅ステップの特定される１つのステップに対応する４ビットから構 成される。図１に示される符復号器１２及び図２における符復号器１２及び２１ において、公知の方法でアナログ信号が、μ法則のＰＣＭ信号に変換され、また 、逆にμ法則のＰＣＭ信号からアナログ信号に変換される。
【００３７】 図５において、本考案のディジタル信号プロセッサ(ＤＳＰ)１４（図１）、図 ２及び図３を示す詳細なブロック図が示されている。着信ＰＣＭ信号ＰＣＭi 及 び発信ＰＣＭ信号ＰＣＭo がそれぞれＰＣＭバッファ２００に接続される一方向 性のデータライン１６及び１３によって伝送される。ＰＣＭバッファ２００はア キュムレータ２０１のＰＣＭ ＩＮ端子及びＰＣＭ ＯＵＴ端子に接続される。 処理された着信ＰＣＭ信号ＰＣＭi'及び発信ＰＣＭ信号ＰＣＭo'は、それぞれ一 方向性のデータライン１７及び１５に送信される。データライン１６、１３、１ ７及び１５は、図１、図２及び図３において同じ番号で示されたデータラインに 対応する。着信ＰＣＭ信号ＰＣＭi 及び発信ＰＣＭ信号ＰＣＭo は、アキュムレ ータ２０１の制御入力ＣＴＲＬに接続されるタイミング及び制御回路２０２の制 御のもとに、コントロール・バス２０３を介してアキュムレータ２０１によって 受信される。アキュムレータ２０１の出力ＱＲは、演算論理装置(ＡＬＵ)２０４ のＳ１入力に接続される。この演算論理装置(ＡＬＵ)２０４については詳細後述 される。
【００３８】 マイクロフォン包絡線検出レジスタ２０５及びライン包絡線検出レジスタ２０ ６は、それぞれマイクロフォン・チャンネルとスピーカ・チャンネルにおける信 号の振幅の包絡線に対応するディジタル標本値を一時的に記憶するための記憶レ ジスタである。これらの記憶レジスタ２０５及び２０６については詳細後述され る。
【００３９】 マイクロフォン雑音検出レジスタ２０７及びライン雑音検出レジスタ２０８は 、それぞれマイクロフォン・チャンネルとスピーカ・チャンネルによって伝送さ れた雑音信号の振幅包絡線に対応するディジタル標本値を記憶するための記憶レ ジスタである。従って、記憶された雑音フロアの標本値は、マイクロフォン・チ ャンネル又はスピーカ・チャンネルのうち特定の１つのチャンネルに関係する平 均的な周囲雑音の振幅を表わす。例えば、遠方の加入者から受信された信号は漏 話及び高電圧線等からの６０Ｈz の干渉妨害により高い平均的な周囲雑音を含む 傾向があり、また、近くの加入者から受信された信号は周囲の室内騒音による雑 音信号を含む。
【００４０】 しきい値レジスタ２０９は、レジスタ２０５及び２０６において記憶された包 絡線信号の標本値と比較するために予め決められたディジタルしきい値を記憶す る。(前述の比較を含む)一連の動作が上記ディジタルしきい値及びレジスタ２０ ５、２０６、２０７及び２０８において記憶されたディジタル値を用いて、演算 論理装置(ＡＬＵ)２０４によって実行される。これらの動作については詳細後述 される。結局、これらの動作はマイクロフォン・チャンネルとスピーカ・チャン ネルのスイッチングのために行われる。
【００４１】 ランプ・レジスタ２１０は、スピーカ・チャンネルが制御状態にあるとき予期 される室内エコー、又はマイクロフォン・チャンネルが制御状態にあるときマイ クロフォンにおける予期される反射減衰量を示す値を記憶するための記憶レジス タである。ランプレジスタ２１０は、エコー信号又は室内における残響による誤 ったチャンネル・スイッチングを防止するために用いられる。これについては詳 細後述される。
【００４２】 レジスタ２１１、２１２及び２１４は、前述の動作のうち予め決められた１つ の動作を実行した結果を一時的に記憶するための記憶レジスタであり、これにつ いては詳細後述される。
【００４３】 演算論理装置(ＡＬＵ)２０４の出力ＯＵＴは、アキュムレータ２０１の入力Ｉ Ｎに接続されるとともに、レジスタ２０５ないし２１４の各入力Ｓ１に接続され る。レジスタ２０５ないし２１４のシリアル出力ＳＯは共に接続され、ＡＬＵ２ ０４の入力Ｓ２に接続される。
【００４４】 タイミング及び制御回路２０２は、コントロール・バス２０３を介して、アキ ュムレータ２０１、ＰＣＭバッファ２００及びＡＬＵ２０４の各複数の制御入力 ＣＴＲＬに接続されるとともに、レジスタ２０５ないし２１４のイネーブル入力 Ｅに接続される。
【００４５】 制御フリップ・フロップ２１６は、前のＰＣＭ信号標本の処理中においてライ ン・チャンネル又はマイクロフォン・チャンネルのうち前に制御状態にある１つ のチャンネルを示すディジタル信号を記憶するための１ビットメモリである。
【００４６】 近年、ディジタルＰＡＢＸが典型的にＰＣＭ信号を送信又は受信するためのタ イム・スロットのスキーム(scheme)で動作されている。マイテル・コーポレイシ ョンのＳＴ−ＢＵＳのスキーム( ＳＴ−ＢＵＳは、マイテル・コーポレイション の登録商標である。 )において用いるために設計された好ましい実施例において は、ディジタル信号の１つの “フレーム" は、典型的には３２個の８ビットの ＰＣＭの “タイム・スロット" から構成される。着信信号の標本ＰＣＭi 及び 発信信号の標本ＰＣＭo は典型的には３２個のタイム・スロットのうち予め決め られたタイム・スロットの間送信される。
【００４７】 上記においては、ＰＣＭi , ＰＣＭi'、ＰＣＭo 及びＰＣＭo'は、連続したＰ ＣＭ標本から構成される信号を示しているが、下記の記述においては、これらの 記号は、ＰＣＭ信号の個々の標本を示すことを意味する。
【００４８】 図５及び図９のフロー・チャートにおいて、動作中、(奇数フレームとして示 される)第１のフレームの予め決められたタイム・スロットの間において送信さ れるマイクロフォン信号の標本ＰＣＭo は、データライン１３を介してローカル 加入者のマイクロフォンから受信された後、ＰＣＭバッファ２００において記憶 され、次いで、フロー・チャートのステップ１Ａに従って、タイミング及び制御 回路２０２の制御下で、アキュムレータ２１０にロードされる。
【００４９】 受信されたマイクロフォン信号の標本ＰＣＭo は、上述の通り、μ法則コード の表示で示されている。線形コードにおいては、ある１つの標本の最も重要なビ ットにおける“１"は負の値を示している。ＰＣＭ信号の標本の線形コードへの 全部の変換は、そのＰＣＭ信号の標本について演算動作を実行するためには不必 要であり、そのＰＣＭ信号の標本の最も重要なビット、すなわち、符号ビット) は、演算論理装置(ＡＬＵ)２０４において、２つの補数演算を実行するために、 “０"にリセットされる。フローチャートのステップ１に従って、ＰＣＭ信号の 標本ＰＣＭo はタイミング及び制御回路２０２の制御下で、符号ビットをクリア することによって、アキュムレータ２０１において修正される。
【００５０】 マイクロフォン・ピーク検出レジスタ２０５は、Ｐu（ｎ−１）で示される前 の標本の間、マイクロフォン・チャンネルにおける信号の包絡線の瞬時振幅を表 わすディジタル標本値を記憶している。
【００５１】 ＲＥＣＴu(n)で示される修正されたマイクロフォン信号の標本が演算論理装置 (ＡＬＵ)２０４の入力Ｓ１に入力される。Ｐu（ｎ−１）は、タイミング及び制 御回路２０２の制御下でレジスタ２０５からＡＬＵ２０４の入力Ｓ２に入力され る。Ｐu（ｎ−１）は、２の補数を加算することによって、ＡＬＵ２０４におい てＲＥＣＴu(n)から減算される。このＲＥＣＴu(n)−Ｐu(n−１)の減算の結果が アキュムレータ２０１の入力ＩＮに入力される。もし、この減算結果が最も重要 なビットにおいて論理“１"で示される負であるとき、マイクロフォン信号の振 幅は減衰され、次いで、(ＲＥＣＴu(n−１)−Ｐu(n−１))の結果がタイミング及 び制御回路２０２の制御下でアキュムレータ２０１において８ビットだけ左へシ フトされる。上記減算結果を８ビットだけ左へシフトすることは、２５６で振幅 を除算することに対応する。もし、演算論理装置(ＡＬＵ)２０４における減算に よって増加するマイクロフォン信号の振幅を示す“０"が最も重要なビットに与 えられるとき、減算結果(ＲＥＣＴu(n)−Ｐu(n−１))は、アキュムレータ２０１ において５ビットだけ左へシフトされる。これは３２で除算することに対応する 。
【００５２】 このとき、このシフトされた結果は、ＡＬＵ２０４の入力Ｓ１に入力され、Ａ ＬＵ２０４において前の包絡線の標本値Ｐu(n−１)に加算される。この加算の結 果はレジスタ２０５に記憶される。
【００５３】 レジスタ２０５における加算結果は、マイクロフォン包絡線信号の現在の標本 値であり、次式によって表わすことができる。もし、マイクロフォン信号の振幅 が増加しているとき、
【数１】 Ｐu(n)＝Ｐu(n−１)＋[ＲＥＣＴu(n)−Ｐu(n−１)]／３２ で表わされ、一方、もしマイクロフォン信号の振幅が減少しているとき、
【数２】 Ｐu(n)＝Ｐu(n−１)＋[ＲＥＣＴu(n)−Ｐu(n−１)]／２５６ で表わされる。
【００５４】 Ｐu(n)の連続する標本値から発生される包絡線信号は、おおむねマイクロフォ ン信号の包絡線をトラッキングし、適度の立上り時間とゆっくりとした減衰時間 を有する。
【００５５】 図９のフローチャートのステップ２において、現在のマイクロフォン包絡線の 標本値Ｐu(n)は、アキュムレータ２０１にシフトされて入力される。レジスタ２ ０７に記憶されている前のマイクロフォン雑音フロアの標本値Ｎu(n−１)が演算 論理装置(ＡＬＵ)２０４においてＰu(n)から減算される。もし、この減算結果が 正であるとき、Ｎu(n−１)は演算論理装置(ＡＬＵ)２０４において１だけ増加さ れ、それによって、マイクロフォン雑音検出レジスタ２０７に次に入力される現 在のマイクロフォン雑音フロアの標本Ｎu(n)を発生させる。一方、もし前述の減 算結果が負であるとき、前の雑音フロア値が演算論理装置(ＡＬＵ)２０４におい て８だけ減少される。
【００５６】 前述の減算結果に応答して雑音フロアの値を１だけ増加させ、並びに８だけ減 少させることによって、雑音検出レジスタ２０７及び２０８は、本質的にそれぞ れ包絡線検出レジスタ２０５及び２０６のための負性ピ−ク検出器として機能す る。すなわち、レジスタ２０７及び２０８は長い立上り時間と短い減少時間を示 す。
【００５７】 フローチャートのステップ３において、着信(又はライン)信号の現在の標本Ｐ ＣＭi は、ＰＣＭバッファ２００にロードされ、ＰＣＭバッファ２００からアキ ュムレータ２０１に入力される。ＰＣＭ信号の標本ＰＣＭi はマイクロフォン・ チャンネルを参照して上述の通りアキュムレータ２０１１において修正され、そ の結果、ＲＥＣＴL(n) として示される現在の修正されたライン信号の標本とな るライン包絡線検出レジスタにおいて記憶されたライン包絡線信号の前の標本値 ＰL(n−１）は、演算論理装置(ＡＬＵ)２０４においてＲＥＣＴL(n) から減算さ れた後、ステップ１について前述されたように、タイミング及び制御回路２０２ の制御下で５又は８ビットだけ左へシフトされる。この結果はＰL(n−１) に加 算され、ライン包絡線検出レジスタ２０６において記憶される。
【００５８】 ライン包絡線信号の現在の標本値ＰL(n) は次式によって表わすことができる 。もし、着信信号の振幅が増加しているとき、
【数３】 ＰL(n)＝ＰL(nー１)＋[ＲＥＣＴL(n)−ＰL(n−１)]／３２ で表され、一方、もし着信信号の振幅が減少しているとき、
【数４】 ＰL(n)＝ＰL(n−１)＋[ＲＥＣＴL(n)−ＰL(n−１)]／２５６ で表わされる。
【００５９】 フローチャートのステップ４において、現在のライン雑音フロアの標本値ＮL( n) が、フローチャートのステップ２を参照して上述されたように、マイクロフ ォン雑音フロアの標本値の計算と同様の方法によって、計算されライン雑音検出 レジスタ２０８において記憶される。
【００６０】 Ｎu(n)とＮL(n)の連続する標本から発生される雑音フロアの値はそれぞれマイ クロフォン・チャンネルとライン・チャンネルにおける平均的な周囲雑音の振幅 を表わし、長い立上り時間と立ち下り時間を有する。従って、マイクロフォン・ チャンネル又はライン・チャンネルにおけるスプリアスピークの包絡線信号の標 本値に応答しない。
【００６１】 フローチャートのステップ５において、ランプレジスタ２１０の内容が演算論 理装置(ＡＬＵ)２０４にロードされランプ・レジスタ２１０において減少される 。その後、ランプの減少された値は、詳細後述されるようにランプ・レジスタ２ １０において記憶される。
【００６２】 ステップ１Ａにおいて、タイミング及び制御回路２０２は現在のＰＣＭフレー ムが奇数であるか偶数であるかを決定する。もし、現在のフレームが偶数である とき、ステップ６が実行される。
【００６３】 フローチャートのステップ６ないし１４における詳細後述される動作が、レジ スタ２０５ないし２１４において、記憶された現在の標本値について実行される 。従って、後の添字“(n)"がフローチャート及び下記において省略される。
【００６４】 前の標本においてマイクロフォン・チャンネル又はライン・チャンネルのどち らが最もアクティブであるかどうかの表示が、制御フリップ・フロップ２１６に おいて記憶される。本考案の好ましい実施例において、フリップ・フロップ２１ ６に記憶される“１" は前の標本において制御状態であるスピーカ・チャンネル を示し、フリップ・フロップ２１６に記憶される “０" は前の標本において制 御状態であるマイクロフォン・チャンネルを示す。
【００６５】 フリップ・フロップ２１６に記憶されるビットの値は、前の標本においてどの チャンネルが制御状態であるかを決めるためにタイミング及び制御回路２０２の 制御下で検出される。これは、図９のフローチャートのステップ６に対応してい る。
【００６６】 フローチャートのステップ７Ａにおいて、もしマイクロフォン・チャンネルが 制御状態であるとき、レジスタ２０８に記憶されたマイクロフォン雑音フロアの 標本値Ｎu が演算論理装置(ＡＬＵ)２０４においてマイクロフォン包絡線の標本 値Ｐu から減算される。その結果である有効的なマイクロフォン信号の標本値が レジスタ２１１に記憶される。
【００６７】 もし、ステップ７Ａにおける減算結果が正であるとき、ローカルの加入者が依 然話し中であり、マイクロフォン・チャンネルが制御状態を維持しており、レジ スタ２１１において記憶された結果がアキュムレータ２０１にロードされ、アキ ュムレータ２０１において８で乗算される。( すなわち、３ビット右へシフトさ れる。 )この後、ステップ８Ａにおいて、ランプ・レジスタ２１０において記憶 された値は、ＡＬＵ２０４において、８(Ｐu−Ｎu) から減算され、その結果が レジスタ２１４に記憶される。
【００６８】 もし、ランプ・レジスタにおいて記憶された値が、８(Ｐu−Ｎu)よりも小さい ならば、ランプ・レジスタ２１０は値８(Ｐu−Ｎu)とともにロードされる。従っ て、ランプ・レジスタ２１０において記憶された値は、マイクロフォン・チャン ネルにおける信号のピークを追随又は “トラッキング" を行う。再びステップ ５について考えると、ランプ・レジスタ２１０の内容は交互に現われるフレーム 毎に減少され、従って、マイクロフォン・チャンネルに通話信号がないとき、ラ ンプ・レジスタ２１０において記憶された値は、ゼロに向ってゆっくりと減少す る。
【００６９】 ステップ１０において、レジスタ２１１において記憶された値(Ｐu−Ｎu)は、 通話しきい値Ｔu と比較される。もし、比較結果が正であるとき、音声エネルギ ーはマイクロフォン・チャンネルに存在すると考えられ、ステップ１１Ａにおい てタイミング及び制御回路２０２が、図８を参照して後述される利得制御フリッ プフロップ２１６において記憶するために、バス２０３上に、予め決められた制 御信号を発生する。
【００７０】 もし、発信信号が前に減衰されているとき、利得制御回路１６Ａ(図１、図２ 及び図３）は２５６フレーム後、発信信号の利得を増加させる。もし、ステップ １０の比較によって、負の結果が与えられるならば、ステップ１１Ｂにおいてマ イクロフォン・チャンネルにおける発信信号の利得が２０４８フレーム後に減少 されるように生じる。本考案の好ましい実施例においては、−１８dＢ、−１２d Ｂ、−６dＢ及び０dＢの４つの利得ステップが用いられる。その利得は図８を参 照して後述されるように、次の手順によって調整される。すなわち、アキュムレ ータ２０１からマイクロフォン標本値ＰＣＭo'を受信し、線形コードに変換し、 予め決められたビット数だけ左へシフトし、利得制御回路１６Ａ内においてμ法 則コードに再び変換され、次いで、アキュムレータ２０１にそのシフトされた標 本値を再び記憶する。
【００７１】 ステップ１２Ａにおいて、“無音コード(quiet code)" をＰＣＭバッファ２０ ０に送信することによって、スピーカ１９がオフとされる。無音コードは各ビッ トが複数の論理ロー信号( すなわち、２進数ゼロ信号 )から構成される一連のＰ ＣＭ信号の標本から構成される。無音コードの発生について、図６及び図７を参 照して詳細後述される。
【００７２】 もし、ステップ７Ａにおける減算結果が負であるとき(すなわち、マイクロフ ォン・チャンネルにおいて音声エネルギーが存在しないとき)、スピーカ・チャ ンネルに再び利得制御される機会が与えられる。まず最初に、レジスタ２０８の 内容がレジスタ２０６において記憶された値ＰLから減算される。次いでその結 果（ＰL−ＮL）がレジスタ２１２において記憶される。そして、ライン・ピーク 検出レジスタ２０６において記憶された値からマイクロフォン・リターンロス信 号のすべての影響を除去するために、ランプ・レジスタ２１０において記憶され た信号が、(ＰL−ＮL)から減算される。この減算結果がしきい値ＴＨLと比較さ れ、もし比較結果が負であるならば、そのとき制御がスピーカ・チャンネルに切 り換わらず、ステップ１２Ａにおいて、スピーカが再びオフとされる。しかしな がら、もしステップ１３Ａの減算結果が正であるとき、ステップ１４Ａにおいて 、制御フリップ・フロップ２１６に記憶されたビットを“０" にセットすること によって、制御がスピーカ・チャンネルに移る。従って、プログラム・フローが ステップ６に再び巡回するか又は戻るとき、制御フリップ・フロップ２１６にお いて記憶された“０"は、スピーカ・チャンネルが制御状態であることを示して いる。
【００７３】 次に、レジスタ２１２に記憶された値(ＰL−ＮL)は、１６で乗算され、(すな わち、アキュムレータ２０１において４ビットだけ右へシフトされ)、レジスタ ２１４において記憶され、ステップ８Ｂにおいてランプ・レジスタ２１０の内容 と比較される。もし、この比較結果が負であるとき、ステップ１２Ｂにおいて遠 方の加入者へ無音トーンを発生し、送信することによってマイクロフォンがオフ とされる。しかしながら、もし比較結果が正であるとき、ランプレジスタ２１０ にレジスタ２１４で記憶されている値１６(ＰL−ＮL)をロードする。
【００７４】 値１６(ＰL−ＮL)は、予測される室内エコー信号の振幅の概算値である。増幅 器１１及び１８を含むスピーカ１９とマイクロフォン１０との間（図１及び図２ ）の信号利得は典型的には２０ dＢ(従って、１６倍)である。もしその予測され た信号振幅がランプ・レジスタ２１０において記憶されている値よりも大きいと き、ランプ・レジスタ２１０は、１６(ＰL−ＮL)に等しい値にセットされる。ラ ンプ・レジスタ２１０は、上述の方法で連続的に更新され、ステップ５において １だけ減少される。従って、これにより、エコー信号によるチャンネル・スイッ チングが実質的に除去される。
【００７５】 ステップ１２Ｂにおいて、スピーカから出力される信号がマイクロフォンを介 して遠方の加入者に送信されないようにするために、無音コードをＰＣＭバッフ ァ２００に送信することによって、マイクロフォンが有効的にオフとされる。
【００７６】 ステップ７Ｂ、１３Ｂ及び１４Ｂは上述で参照されたステップ７Ａ、１３Ａ及 び１４Ａに対応する。従って、スピーカ・チャンネルが制御状態であることに従 って実行されるステップは、スピーカ１９とマイクロフォン１０との間の大利得 (２０dＢ)に帰因することを除いて、マイクロフォン・チャンネルが制御状態に あることに関する前述において参照されるステップに対応する。この乗算係数１ ６は、残響の十分な除去が実行されるように係数８に対して用いる。また、スピ ーカ・チャンネルが制御状態にあるとき、マイクロフォン利得制御が用いられな い。上述のように、マイクロフォン利得制御はスピーカ電話機を用いるローカル 加入者から遠方の加入者への雑音の伝送を連続的に除去し、従って、スピーカ・ チャンネルが制御状態であるとき、マイクロフォン利得制御は必要とされない。
【００７７】 もし、遠方の加入者が通話を停止し、その加入者が最後に話したことばが、ロ ーカルの加入者のスピーカ電話機の音響上の環境におけるある壁又は他の反射器 で反射され、エコー信号を生じるとき、マイクロフォン１０はこれらのエコー信 号を受信し、次の標本の間、このエコー信号をＰＣＭバッファ２００に出力する 。ランプ・レジスタ２１０がスピーカ・チャンネルにおける信号のピークに追従 しているため、そのランプ・レジスタ２１０に記憶される値は大きくなる。遠方 の加入者が通話を停止しているために、ＰLは小さい値であり、ステップ７Ｂに おける減算によって、負の結果を与える。ステップ１３Ｂにおいて、ランプ・レ ジスタ２１０に記憶されたマイクロフォン・エコー信号がレジスタ２１１に記憶 された値(Ｐu−Ｎu)から減算される。次いで、この減算結果がレジスタ２０９に 記憶されたしきい値ＴＨuと比較される。
【００７８】 上述のようにランプ・レジスタ２１０に記憶される値が大きいために、ステッ プ１３Ｂにおける減算結果が負となる。ステップ１３Ｂにおける減算における負 の結果は、ライン・チャンネルが依然制御状態にあることを示している。言いか えれば、もし遠方の加入者が話し中に一時的に話しを停止したとき、加入者のス ピーカ電話機におけるマイクロフォン１０によってピック・アップされたエコー 信号は、マイクロフォン・チャンネルが再び制御状態となるのに十分に大きくな ることはない。
【００７９】 もし、エコー信号が消滅した後、両方の加入者が依然沈黙しているとき、ＰL は依然低く、ステップ７Ｂ及び１３Ｂにおいて実行される連続した両方の減算に よって負の結果を与える。従って、ラインチャンネルが依然制御状態にある。し かしながら、ランプ・レジスタ２１０に記憶された値が受信された負のＰＣＭフ レーム毎に(ステップ５において)１だけ減少されると、しだいにゼロに近づく。 レジスタ２１１に記憶された有効なマイクロフォン信号振幅(Ｐu−Ｎu)がＴＨu とランプ値によって出力される値の和よりも大きいようなときまで、ラインチャ ンネルは制御状態を保持する。しきい値ＴＨu は、マイクロフォン・チャンネル における低い振幅信号(例えば、バックグラウンドのスプリアス雑音等)を受信し た結果として制御が不注意に切り換わらないしきい値レベルを確立する。
【００８０】 同じ原理によって、もしローカルの加入者と遠方の加入者の両方が同時に、声 の大きさも同様に話し始めるならば、前に制御状態にあったチャンネルが制御状 態を保持する。
【００８１】 しかしながら、もしローカルの加入者が話し始め、一方遠方の加入者が一時的 に話しを停止しているとき、Ｐuの現在の標本は、Ｎuとしきい値ＴＨuの和より も大きくなる。ランプ値は、約１００msec後におおむねゼロに減少される。)結 果として、ステップ１３Ｂにおける減算は正の結果を与え、ステップ１４Ｂにお いて制御フリップ・フロップ２１６に“１" がロードされる。レジスタ２０７に 記憶された値(Ｐu−Ｎu)は８によって乗算され、その結果はレジスタ２１１にお いて記憶される。ステップ８Ａ及び９Ａの実行に従って、もしランプ値が８(Ｐu −Ｎu)よりも小さいとき、レジスタ２１４に記憶されている２進値８(Ｐu−Ｎu) をランプ・レジスタ２１０にロードする。マイクロフォン利得制御の調整が、ス テップ１０、１１Ａ及び１１Ｂにおいて行われ、ステップ１２Ａにおいてスピー カ１９がオフとされる。
【００８２】 要約すると、スピーカ電話機のディジタル信号プロセッサ部は、ライン・チャ ンネル又はマイクロフォン・チャンネルのどちらのチャンネルが前に制御状態で あったかを検出し、さらに、着信包絡線信号の標本値と発信包絡線信号の標本値 をそれぞれに対応する予め決められたしきい値及びエコー値と比較することによ って、他のチャンネルに対して再び制御を行うための機会を与える。もしローカ ルの加入者が話しをしているならば、ライン・チャンネルの信号標本は圧縮され 、その信号に応答してマイクロフォン・チャンネルの利得が調整される。同様に 、もし遠方の加入者が話しをしているならば、マイクロフォン信号の標本が圧縮 される。このディジタル信号プロセッサは第１に、遠方及び近くの加入者の両方 のスピーカ電話機が、同時にそれぞれのマイクロフォン・モードに切り換えられ ることを防止し、第２に、一方の加入者が話しをしているか又は両方の加入者が 声の大きさを同じくして話しをしているときエコー信号によるスプリアス・チャ ンネル切換えを防止する。
【００８３】 本考案はまた、チャンネルに関係する平均的な雑音フロアの信号標本値を検出 しその信号標本値をチャンネルによって伝送された音声信号から減算することに よって、漏話等によって着信チャンネル及び発信チャンネルにおいて、発生され た雑音に対して補償する。
【００８４】 図６及び図７は、それぞれ本考案のディジタル信号プロセッサ１４の好ましい 実施例によるデータ記憶及び処理回路のブロック図、並びにタイミング及び制御 回路のブロック図である。
【００８５】 図６において、詳細後述するインストラクションＲＯＭ４１８(図７)によって 発生されるシフト・レフト(ＳＨＩＦＴ ＬＥＦＴ)命令の実行に応答して、着信 ８ビットＰＣＭ信号の標本ＰＣＭi 及び発信８ビットＰＣＭ信号の標本ＰＣＭo が、システムクロック信号φの正への変化時にＰＣＭバッファ２００にシリアル にロードされる。
【００８６】 ＰＣＭバッファ２００は双方向性アキュムレータ２０１のＰＣＭ ＩＮ端子及 びＰＣＭ ＯＵＴ端子に接続される。アキュムレータ２０１は、演算論理装置( ＡＬＵ)２０４のＳ１入力に接続される。記憶レジスタ２０５−２１４は図５を 参照して記述されたように、演算論理装置(ＡＬＵ)２０４のＳ２入力に接続され る。レジスタ２０５−２１４のイネーブル入力バーＥ（以下、バーＥをＥ−と示 す。）は、それぞれ３対８デコーダ３０２の出力Ｙ０−Ｙ５及び３対８デコーダ ３０４の出力Ｙ０−Ｙ２に接続される。本考案の好ましい実施例において、アキ ュムレ−タ２０１とレジスタ２０５−２１４はそれぞれ１４ビットの容量を有す る。
【００８７】 レジスタ２０５−２１４は、例えばランダム・アクセス・メモリのような種々 の任意の記憶レジスタであることが可能である。しかしながら、好ましい実施例 においては、レジスタ２０５−２１４はシフト・レジスタである。
【００８８】 アキュムレータ２０１のＱＡ出力は、ＰＣＭバッファ２００のＩ２入力に接続 される。ＱＡ出力は、アキュムレータ２０１に記憶された１４ビットの値のうち 重要度が最も低い８ビットをＰＣＭバッファ２００に送信する。このＰＣＭバッ ファ２００は典型的には８ビット信号を記憶する。
【００８９】 雑音検出レジスタ２０７及び２０８は、後述されるＤＴＭＦトーンの発生を実 行するためのマイクロプロセッサμＰ(図示せず)からパラレルにロードすること が可能である。しきい値レジスタ２０９は上述のしきい値ＴＨu 、ＴＨ2 及びＴ u を記憶するためにパラレルにロードすることが可能である。ランプ・レジスタ ２１０のパラレル出力Ｑ０−ＱＦはデータＲＯＭ３０６にアドレス割り当てをす るために用いられる。
【００９０】 レジスタ２０５−２１４の各シリアル出力ＳＯに現われる信号は、データビッ トＤ３、Ｄ４及びＤ５の制御下で、ゲート３０８及び３１０を介して、レジスタ ２０５−２１４の各シリアル入力ＳＩに選択的に帰還されることが可能である。
【００９１】 図６において示された回路の動作について記述する前に、図５を参照して記述 されたタイミング及び制御回路２０２が示された図７を参照して説明する。
【００９２】 高周波発振器４０２は約４．０９６ＭＨz の信号をマスタ・クロック回路４０ ４に出力する。高周波信号を受信することに応答して、マスタ・クロック回路４ ０４は、マスタ・クロック回路４０４のＣＬＫ出力から前述のクロック信号φを 発生する。さらに、マスタ・クロック回路４０４は、マスタ・クロック回路４０ ４のＲＥＳＴＡＲＴ出力からフレーム・パルス信号ＦＰを発生する。このＲＥＳ ＴＡＲＴ出力はインバータ４０７を介して、フレーム・カウンタ・フリップ・フ ロップ４０６に入力される。
【００９３】 フリップ・フロップ４０６がマスタ・クロック回路４０４からフレーム・パル ス信号ＦＰを受信するのに応答してトグル(toggle)として機能するように、フリ ップ・フロップ４０６のバーＱ（以下、バーＱをＱ−と示す。）出力はフリップ ・フロップ４０６のＤ入力に接続される。フリップ・フロップ４０６のＱ出力は 、詳細後述されるジャンプ制御回路に接続される。
【００９４】 マスタカウンタ４０８の出力Ｑ０、Ｑ１、Ｑ２及びＱ３は４対１６デコーダ４ １０のＡ入力、Ｂ入力、Ｃ入力及びＤ入力に接続される。
【００９５】 デコーダ４１０の出力Ｙ２、Ｙ４、Ｙ７及びＹ１３は、リセット回路４１２の ＤＥＣＯＤＥ入力に接続される。データビットＤ２、Ｄ３、Ｄ４及びＤ９、並び にイネーブル信号ＳＨＬＡＢ、ＳＨＲＢ、ＲＥＧＬＤ及びＡＣＣＯＮＴＢがリセ ット回路４１２のＣＯＮＴＲＯＬ入力に入力される。リセット回路４１２のＣＯ ＮＴＲＯＬ入力及びＤＥＣＯＤＥ入力における信号のうち予め決められた組み合 わせの信号が入力されることによって、リセット回路４１２のＥＮ出力からリセ ット信号を発生させる。ＥＮ出力が、マスタ・カウンタ４０８のクリア入力ＣＬ Ｒに接続されるとともに、インバータ４１６を介してプログラムカウンタ４１４ のカウント・イネーブル入力ＣＥＮに接続される。また、マスタ・クロック４０ ４によって発生されるフレーム・パルス信号ＦＰがリセット回路４１２のＣＯＮ ＴＲＯＬ入力に入力される。
【００９６】 マスタ・カウンタ４０８は(１０進数で)０から１４で計数し、リセット回路４ １２のＥＮ出力が瞬時的にローとなった後、リセット信号がカウンタ４０８に出 力される。マスタ・カウンタ４０８は、ＲＯＭ４１８において記憶されている命 令を実行するために必要とされるサイクル数を計数する。命令は、１から１４の クロック・サイクルの間の範囲で命令を実行するための時間の長さを変化するこ とが必要とされる。例えば、演算論理装置(ＡＬＵ)２０４を介して２つの２進標 本を加算するのに１４サイクルが必要とされ、また、ジャンプ命令はただ１サイ クルだけが必要とされる。各時間に対して、カウンタ４０８はリセットされ、プ ログラム・カウンタ４１４が１クロック・サイクルに対して動作状態とされ、１ だけ減算され、これによって、ＲＯＭ４１８において次のロケーションをアドレ ス割り当てする。インストラクションＲＯＭ４１８にアドレス割り当てされたロ ケーションの内容は、７つの異なるタイプの命令、すなわちジャンプ(ＪＵＭＰ) 、インクデック(ＩＮＣＤＥＣ)、演算(ＡＲＩＴＨＭＥＴＩＣ)、シフト・レフト (ＳＨＩＦＴ ＬＥＦＴ)、シフト・ライト(ＳＨＩＦＴ ＲＩＧＨＴ)、レジスタ ・ロード( ＲＥＧＩＳＴＥＲ ＬＯＡＤ )及びアキュムレータ制御( ＡＣＣＵＭ ＵＬＡＴＯＲ ＣＯＮＴＲＯＬ )のうちの１つの命令を区別して用いるために、 (図６における)デコーダ３０２、３０４及び３１２並びに(図７に示されている) デコーダ４２０において復号される。
【００９７】 ７つのタイプの命令のうち種々の命令が図５及び図９のフローチャートに従っ て詳述された種々の動作の実行を行う。
【００９８】 マスタ・カウンタ４０８はまた、リセット回路４１２のＣＯＮＴＲＯＬ入力に 現われるＳＨＬＡＢ、ＳＨＲＢ又はＡＣＣＯＮＴＢ信号に応答してリセットされ る。例えば、マスタ・カウンタ・４０８及びプログラム・カウンタ４１４は、マ スタ・クロック４０４からのフレームパルス信号ＦＰを受信することによってリ セットされる。本考案の好ましい実施例においては、フレームパルス信号が１２ ５μsec 毎に出力される。演算命令及びインクデック命令は典型的には、実行の ために１４クロック・サイクルが必要とされ、シフト・レフト命令及びシフト・ ライト命令は実行のため１クロック・サイクルから８クロック・サイクルが必要 とされ、さらに、ジャンプ命令、アキュムレータ制御命令及びレジスタ・ロード 命令は実行のためただ１クロック・サイクルが必要とされる。
【００９９】 インストラクションＲＯＭ４１８の最も重要なデータ出力Ｄ６、Ｄ７、Ｄ８及 びＤ９に現われる信号は、いくつかのジャンプ制御信号を出力するためにデコー ダ４２０において復号される。デコーダ４２０の出力Ｙ２、Ｙ４及びＹ５からの 条件付きジャンプ信号はそれぞれインバータ４２２、４２４及び４２６において 極性反転され、ＡＮＤゲート４２８、４３０及び４３２の各第１の入力に入力さ れる。アキュムレータ２０１(図６)からのＳＧＮ信号はアキュムレータに記憶さ れた値が正であるか負であるかを示すために出力される。すなわち、ＳＧＮ信号 はアキュムレータ２０１において記憶される値の最も重要度が高いビットである 。ＳＧＮ信号はＡＮＤゲート４２８の第２の入力に印加される。ＡＮＤゲート４ ３０の第２の入力はフリップ・フロップ４０７のＱ出力に接続される。
【０１００】 デコーダ４２０の出力Ｙ０は、ＮＯＲゲート４３６の第１の入力に印加するた めの無条件ジャンプ信号を出力するためにインバータ４３４において極性反転さ れる。インバータ４３４の出力並びにＡＮＤゲート４２８及び４３０の出力が、 それぞれＮＯＲゲート４３６の第１の入力、第２の入力及び第３の入力に接続さ れ、ＮＯＲゲート４３６の出力はＡＮＤゲート４３８の第１の入力に接続される 。
【０１０１】 クロック信号φ、データ・ビットＤ３及びイネーブル信号ＣＴＥＮが、それぞ れＡＮＤゲート４４０の第１の入力、第２の入力及び第３の入力に印加される。 ＡＮＤゲート４４０の出力は制御フリップ・フロップ２１６のクロック入力に接 続される。フリップ・フロップ２１６のＤ入力はアキュムレータ２０１のＳＧＮ 出力に接続される。フリップ・フロップ２１６のＱ出力はＡＮＤゲート４３２の 第２の入力に接続される。ＡＮＤゲート４３２の出力はＮＯＲゲート４４２の第 １の入力に接続され、ジャンプ命令のうち予め決められた１つの命令を実行する ためのＪＭＰＳＧＮＬとして示されるイネーブル信号を発生する。ＮＯＲゲート ４４２の第２の入力はアースに接続され、ＮＯＲゲート４４２の出力はＡＮＤゲ ート４３８の第２の入力に接続される。ＡＮＤゲート４３８の出力はプログラム ・カウンタ４１４のバーＰＣＬＤ（以下、ＰＣＬＤ−と示す。）入力に接続され る。
【０１０２】 ＡＮＤゲート４２８、４３０及び４３２の出力又はインバータ４３４の出力の いずれかの出力がハイとなったとき、それに対応するＮＯＲゲート４３６又は４ ４２の出力はローとなり、これによって、ＡＮＤゲート４３８の出力はローとな る。結果として、プログラム・カウンタ４１４に、ＲＯＭ４１８からデータビッ トＤ０ないしＤ６がロードされる。このデータビットＤ０ないしＤ６は、ＲＯＭ ４１８における割り込みアドレスのロケーションを表わす。従って、予め決めら れた信号がＡＮＤゲート４２８、４３０、４３２及びインバータ４３４に印加さ れるのに応答して、プログラム制御が割り込みアドレスに“ジャンプ”する。
【０１０３】 デコーダ４２０の出力Ｙ３は、図１を参照して記述されまた図８を参照して詳 細後述される利得制御回路１６Ａに印加するためのＧＣＢＮイネーブル信号を発 生する。
【０１０４】 図６においてデータビットＤ６、Ｄ７及びＤ８が前述の３対８デコーダ３１２ において復号される。データビットＤ９はデコーダ３１２のイネーブル入力バー ＥＮ（以下、ＥＮ−と示す。）に接続され、従って、デコーダ３１２及び４２０ (図７)のうち１つが動作状態であるとき、デコーダ３１２及び４２０の他の１つ が非動作状態とされる。デコーダ３１２の出力Ｙ１がデコーダ３０４のイネーブ ル入力ＥＮ−が接続される。デコーダ３１２に出力Ｙ２が１つ又は前述のアキュ ムレータ制御命令を実行するために信号ＡＣＣＯＮＴＢを発生する。このＡＣＣ ＯＮＴＢ信号は、前述の制御イネーブル信号ＣＴＥＮを出力するために、インバ ータ３１４において極性反転される。インバータ３１４の出力はＡＮＤゲート３ １６及び３１８の第１の入力に接続される。ＡＮＤゲート３１６及び３１８の第 ２の入力はそれぞれインストラクションＲＯＭ４１８(図７)のＤ４及びＤ５デー タ出力に接続される。デコーダ３１２のＹ２出力がローになりかつＲＯＭ４１８ (図７)のデータ出力Ｄ４がハイになるのに応答して、ＡＮＤゲート３１６の出力 がハイになり、ＳＥＴ ＳＧＮ信号を発生する。このＳＥＴＳＧＮ信号は、アキ ュムレータ２０１において記憶された値のうち符号ビットＳＧＮを１にセットす る。同様に、デコーダ３１２のＹ２出力がローになりかつＤ５データ出力がハイ になるのに応答して、ＡＮＤゲート３１８の出力は、アキュムレータ２０１に記 憶された値の符号ビットをクリアするためのＣＬＲ ＳＧＮ信号を発生する。
【０１０５】 デコーダ３１２のＹ１出力がローになるのに応答してデコーダ３０４が動作状 態とされる。デコーダ３１２のＹ１出力はまた、ＡＮＤゲート３２０の第１の入 力に接続される。ＡＮＤゲート３２０の第２の入力はデコーダ３１２のＹ６出力 に接続される。ＡＮＤゲート３２０の出力は、演算命令の予め決められた１つを 実行するためにアキュムレータ２０１及びＡＬＵ２０４に印加するためのＡＬＵ Ｂイネーブル信号を発生する。
【０１０６】 デコーダ３１２のＹ３出力は、前述のレジスタ・ロード命令の１つを実行する ためのＲＥＧＬＤＢ信号を発生する。このＲＥＧＬＤＢ信号がしきい値ＴＨu 、 ＴＨL及びＴuをロードするために、しきい値レジスタ２０９のレジスタ・ロード 入力ＬＤに印加される。
【０１０７】 デコーダ３１２のＹ４出力は、シフト・ライト命令の１つを実行するためのＳ ＨＲＢ信号を発生する。このＳＨＲＢ信号はＮＯＲゲート３２２及び３２４の第 １の入力に印加される。ＮＯＲゲート３２２の第２の入力はインストラクション ＲＯＭ４１８(図７)のＤ５データ出力に接続される。インストラクションＲＯＭ ４１８(図７)のデータ出力Ｄ５及びアキュムレータ２０１のＳＧＮ出力は、それ ぞれＮＡＮＤゲート３２６の第１の入力及び第２の入力に印加され、そのＮＡＮ Ｄゲート３２６の出力は、ＮＯＲゲート３２４の第２の入力に接続される。ＮＯ Ｒゲート３２２及び３２４の出力はそれぞれＯＲゲート３２８の第１の入力及び 第２の入力に接続される。ＯＲゲート３２８の出力はシフト・イネーブル信号を 発生し、このシフト・イネーブル信号がアキュムレータ２０１の制御ＣＴＲＬ入 力に印加される。
【０１０８】 デコーダ３１２の出力Ｙ５はＳＨＬＡＢイネーブル信号を発生し、このＳＨＬ ＡＢイネーブル信号はまたアキュムレータ２０１の制御ＣＴＲＬ入力に印加され る。
【０１０９】 デコーダ３１２の出力Ｙ７は、ＡＬＵ２０４に印加される値を増加又は減少す るためのＩＮＣＤＥＣイネーブル信号を発生する。デコーダ３１２のＹ７出力は また、ＡＮＤゲート３３０の第１の入力に接続され、そのＡＮＤゲート３３０の 第２の入力はデコーダ３１２のＹ６出力に接続される。ＡＮＤゲート３３０の出 力はデコーダ３０２のイネーブル入力バーＥ（以下、Ｅ−と示す。）に接続され る。
【０１１０】 ＳＨＩＦＴ信号及びＳＨＬＡＢ信号はアキュムレータ２０１に記憶されたデー タを右へシフト又は左へシフトすることを実行させる。これについては、表８及 び表９を参照して詳細後述される。
【０１１１】 ＡＬＵＢ信号は、ＡＬＵ２０４における演算動作を制御するとともに、アキュ ムレータ２０１における動作結果を記憶することを制御する。
【０１１２】 ＡＮＤゲート３１６からのＳＥＴ ＳＧＮ信号及びＡＮＤゲート３１８からの ＣＬＲ ＳＧＮ信号は、アキュムレータ２０１に記憶されるデータの最も重要な ビットをそれぞれ“１"又は“０"にセットさせる。例えば、図９で示されたステ ップ１及び３において、着信信号が修正されることが必要とされ、ステップ１４ Ａにおいて制御ワードが正の値にセットされることが必要とされる。これら２つ の必要条件は、ＳＥＴ ＳＧＮ信号を発生させアキュムレータ２０１に印加する ことによって満足される。また、ステップ１４Ｂにおいて、フリップ・フロップ ２１６に記憶された制御信号を無効にすることが必要とされる。このことは、Ｃ ＬＲ ＳＧＮ信号を発生させアキュムレータ２０１に印加し、次いでＳＧＮ信号 ( すなわち、ゼロ )をフリップ・フロップ２１６のデータ入力Ｄにロードするこ とによって実行される。
【０１１３】 データビットＤ３、Ｄ４及びＤ５は、演算論理装置(ＡＬＵ)２０４の加算、減 算及びストリーム・ブランキング(stream blanking) の動作間の選択のために、 演算論理装置(ＡＬＵ)２０４の制御入力に接続される。これについては、表４、 表５及び表６を参照して詳細後述される。
【０１１４】 最も重要度が低いデータビットＤ０、Ｄ１及びＤ２は、デコーダが動作状態と されるのに応答して復号される。デコーダ３０２は、デコーダ３１２のＹ７出力 からの論理ロー信号を受信するのに応答して動作状態とされる。デコーダ３０２ のデコード出力Ｙ０−Ｙ５は、シフト・レジスタ２０５ないし２１４のイネーブ ル入力Ｅ−を介して、シフト・レジスタ２０５ないし２１４を選択的に動作状態 とするために用いられる。
【０１１５】 データＲＯＭ３０６に記憶されたハイ・ページとロー・ページを選択するため に出力Ｙ６及びＹ７は、データＲＯＭ３０６のＥ１及びＥ２入力に接続される。
【０１１６】 デコーダ３０４はデコーダ３１２のＹ１出力がローとなるのに応答して動作状 態とされる。データビットＤ０、Ｄ１及びＤ２は、シフト・レジスタ２１１、２ １２及び２１４に送信するためイネーブル信号を出力するために、デコーダ３０ ４において復号される。
【０１１７】 スピーカ電話機としてのディジタル信号プロセッサの動作は、マスタ・クロッ ク回路４０４によって発生されるフレームパルス信号ＦＰの各１２５μsec のフ レームのスタート時に初期化される。これによってプログラムカウンタ４１４の ＣＬＲ入力をハイにするとともに、リセット回路４１２のＥＮ出力をローにし、 従って、カウンタ４０８及び４１４をクリアする。これによって、インストラク ションＲＯＭ４１８の第１のメモリー・ロケーションのアドレス割り当てを行う 。
【０１１８】 シリアルＰＣＭバッファ２００は現在のラインＰＣＭ信号の標本ＰＣＭi とマ イクロフォンＰＣＭ信号の標本ＰＣＭo を受信し、該標本が処理された時間であ る１２５μsec のフレームの残りの時間において各タイム・スロットを記憶する 。好ましい実施例においては約４μsec であるこのタイム・スロットに従って、 ＰＣＭバッファ２００に記憶された信号の標本がシフトされて圧縮され、又はも しそうでなければ演算処理されるように、ＲＯＭ４１８における命令がデコーダ ３１２において復号される。
【０１１９】 ＰＣＭワードは、まず最初に最も重要なビットについて、シフトされるが、演 算論理装置（ＡＬＵ）２０４はまず最初に最も重要度の低いビットをロードする ことを必要とされる。従って、まず最初にワードが最も重要なビットについてア キュムレータ２０１のＰＣＭ ＩＮ入力にシフトされて入力され、また、まず最 初に最も重要度の低いビットについてアキュムレータ２０１のＱＲ出力をシフト されて出力されるように、アキュムレータ２０１が双方向性を有するように構成 される。同様に、データは、まず最初に最も重要度の低いビットについて入力Ｉ Ｎにシフトされて入力され、またまず最初に最も重要なビットについてＰＣＭＯ ＵＴ及びＱＡからシフトされて出力される。
【０１２０】 アキュムレータ２０１に記憶される着信信号の標本を修正するために、該信号 の標本がアキュムレータ２０１においてシフトされ、出力Ｙ２がローになるよう にＲＯＭ４１８によって発生された現在の命令データビットがデコーダ３１２に おいて復号され、また、ＡＮＤゲート３１８の出力がハイとなりアキュムレータ ２０１に記憶された標本の最も重要なビット(符号ビット)をゼロにクリアするよ うにデータビットＤ５がハイとなる。このことは、図５を参照して記述されたよ うに入力標本を修正することに対応する。
【０１２１】 上述のように、制御フリップフロップ２１６をセット又はリセットするために 、アキュムレータ２０１からＳＧＮ信号がフリップフロップ２１６のＤ入力に印 加される。デコーダ３１２のＹ２出力がローになるようにデータビットＤ６−Ｄ ８がデコーダ３１２において復号される。データビットＤ３が論理ハイレベルに あるとき、クロック信号φの立上り時において、ＡＮＤゲート４４０の出力がハ イとなり、制御フリップフロップ２１６にＳＧＮの値をラッチさせる。
【０１２２】 ＡＬＵ２０４における減算のため、しきい値ワードＴＨu、ＴＨL又はＴu の１ つをしきい値レジスタ２０９にロードするために、デコーダ３１２の出力Ｙ３が ローとなりこれによってＲＥＧＬＤＢ信号をレジスタ２０９のＬＤ入力に入力す るように、インストラクションＲＯＭ４１８によって発生されるデータビットＤ ６−Ｄ８が復号される。さらに、デコーダ３１２の出力Ｙ６及びＹ７がハイ論理 レベルになる結果としてデコーダ３１２が動作状態となるのに応答してデコーダ ３０４の出力Ｙ１がローになるように、デ−タビットＤ０−Ｄ２がデコーダ３０ ４において復号される。結果として、６個の最も重要度の低いデータビットＤ０ ないしＤ５(しきい値ワードに対応 )がレジスタ２０９にロードされる。次いで 、しきい値ワードは、演算論理装置(ＡＬＵ)２０４においてピーク値と雑音値間 の差から減算され、その結果がアキュムレータ２０１に記憶される。次に、フロ ーチャートにおけるステップ１３Ａ及び１３Ｂを参照して記述されたように、レ ジスタ２１０に記憶されたランプ値が、アキュムレータ２０１における結果から 減算される。
【０１２３】 もし、演算論理装置(ＡＬＵ)２０４における減算結果が負であるならば、アキ ュムレータ２０１のＳＧＮ出力がハイとなり、ＡＮＤゲート４２８(図７)に条件 付ジャンプのための “条件" を出力する。出力Ｙ２がローとなりプログラム・ カウンタ４１４に予め決められたジャンプアドレスでロードされるように、イン ストラクションＲＯＭ４１８からデータビットＤ６、Ｄ７及びＤ８がデコーダ４ ２０において復号される。
【０１２４】 図５及び図９を参照して記述されたステップ９Ａ及び９Ｂにおいて、ランプレ ジスタ２１０に値８(Ｐu−Ｎu)及び値１６(ＰL−ＮL)がそれぞれロードされる。 (Ｐu−Ｎu)の値を右へ３ビットシフトすることによって、８で乗算する演算がア キュムレータ２０１において実行され、また、左へ４ビットシフトすることによ って、１６で乗算する演算が実行される。
【０１２５】 シフト・レジスタ２０５−２１４のうち予め決められたシフト・レジスタにお いて記憶された信号の標本が、シフト・レジスタのＳＯ出力からシフトされて出 力され、ＡＮＤゲート３３２から論理ローイネーブル信号を受信するのに応答し て伝送ゲート３０８を介してシフト・レジスタのＳＩ入力に帰還されることが可 能である。ＡＮＤゲート３３２の第１の入力はＲＯＭ４１８のＤ５出力に接続さ れ、その第２の入力はＮＡＮＤゲート３３４の出力に接続される。ＮＡＮＤゲー ト３３４の２つの入力は、それぞれインストラクションＲＯＭ４１８のＤ３出力 及びＤ４出力に接続される。ＡＮＤゲート３３２及びＮＡＮＤゲート３３４に印 加されるデータビットＤ３、Ｄ４及びＤ５の予め決められた値に応答して、レジ スタ２０５−２１４のうち選択された１つのレジスタが、伝送ゲート３０８又は ３１０の１つを介して、対応するレジスタのＳＩ入力において信号の標本を受信 する。これについては、演算命令の記述を参照して詳細後述される。
【０１２６】 上述のように、インストラクションＲＯＭ４１８によって発生されたデータビ ットＤ０−Ｄ９は、図９のフローチャートを参照して記述された種々の動作を実 行するための前述のジャンプ命令、インクデック命令、演算命令、シフトレフト 命令、シフトライト命令、レジスタ・ロード命令及びアキュムレータ制御命令を 出力するために復号される。
【０１２７】 各命令は、種々のフォームを有し、データビットＤ０−Ｄ９の特定の値に依存 している。
【０１２８】 ジャンプ命令は、結果としてＡＮＤゲート４３８の出力をローにし、インスト ラクションＲＯＭ４１８のデータビットＤ０−Ｄ５をプログラム・カウンタ４１ ４にロードさせる信号を発生する。データビットＤ０−Ｄ９を復号することに応 答して発生される種々のジャンプ命令が表１に示されている。
【０１２９】 表２において示される値に従ってデータビットＤ０−Ｄ９を復号し、表３にお いて示される値に従ってレジスタの１つ、もしくはＲＯＭ３０６のハイ・ページ 又はロー・ぺージを選択することによって発生されるインクデック命令の実行に 応答して、レジスタ２０１−２１０の内容が増加又は減少される。
【０１３０】 演算論理装置(ＡＬＵ)２０４のＳ１入力及びＳ２入力におけるデータはともに 加算、減算又は演算命令の発生に応答して演算的にかつ論理的に演算が実行され る。この演算命令は、表４及び表５において示されるように、データビットＤ３ −Ｄ９が復号されるのに応答して発生される。ＡＬＵ２０４のＳ２入力における データは、レジスタ２０５−２１４のうち選択された１つのレジスタから出力さ れる。表３で示されたＤ０−Ｄ２の値に従って、データＲＯＭ３０６とともにレ ジスタ２０５−２１０が選択される。もし表５に従ってデータビットＤ６がハイ 論理レベルにありかつデータビットＤ７−Ｄ９が論理ローレベルにあるとき、表 ６に示された値に従って、シフト・レジスタ２１１−２１４が選択される。
【０１３１】 表７に示されるシフト・レフト命令の特別な形を実行することに応答して、ア キュムレータ２０１及びＰＣＭバッファ２００の間で、ＰＣＭ値がシフトされる 。
【０１３２】 表８を参照して示される、シフト・ライト命令の実行に応答して、アキュムレ ータ２０１に記憶されたデータは、アキュムレータ２０１において、１ビット、 ３ビット又は５ビットだけ右へ条件付で又は無条件でシフトされることが可能で ある。
【０１３３】 データビットＤ８及びＤ９が論理ローレベルに、データビットＤ６及びＤ７が 論理ハイレベルになる(レジスタ・ロード命令)のに応答して、しきい値レジスタ ２０９にデータビットＤ０−Ｄ４で定義されるしきい値をロードする。
【０１３４】 表９を参照して示されるように、アキュムレータ制御命令の実行に応答して、 前述の通り、アキュムレータ２０１において記憶される値の最も重要なビット( 符号ビット)がクリア又はセットされることが可能である。
【０１３５】 ここで記述された回路は、外部マイクロプロセッサ(図示せず)の制御下でＤＴ ＭＦトーン及びリンギング・トーンを発生するために用いられる。
【０１３６】 データＲＯＭ３０６(図６)の低いオーダーのページは好ましくは３２ワードの 正弦波ルックアップ・テーブルを含み、高いオーダーのページは好ましくは線形 対μ法則変換テーブルを含む。データＲＯＭ３０６は、デコーダ３０２によって 動作状態とされることに応答して、ランプレジスタ２１０によってアドレス割り 当てされる。レジスタ２１０のＱＡ−ＱＦ出力は、データＲＯＭ３０６のハイ・ ページ又はロー・ページにおける特定のロケーションをアドレス割り当てするた めのアドレス値を出力する。ＲＯＭ３０６のＥ１入力に印加される論理ハイ信号 は、ロー・ページ・データを読み出すためのＲＯＭ３０６を動作状態にし、Ｅ２ 入力に印加される論理ハイ信号は、ハイ・ページ・データを読み出すためのＲＯ Ｍ３０６を動作状態にする。
【０１３７】 ＤＴＭＦトーンは、２つの６ビットディジタル化正弦波を加算し、その加算結 果を８ビットμ法則で符号化された値に変換することによって、発生される。デ ータＲＯＭ３０６のアドレス入力に印加されるレジスタ２１０の内容は、予め決 められた周波数で正弦波信号を発生するための予め決められた位相増分に対応す るトーン係数値だけ増加される。デュアル・トーンを発生するために、レジスタ ２１０の内容がセーブされ、ある第２のアドレスがレジスタ２１０にロードされ 、次いで、外部マイクロプロセッサによって発生されたある第２のトーン係数値 によって更新される。
【０１３８】 マイクロフォン包絡線検出レジスタ２０５は、前述の予め決められた周波数で 第１の正弦波の第１の標本を発生するためにＲＯＭテーブルにアドレス割り当て を行うための第１の値を記憶し、ライン包絡線検出レジスタ２０６は、より高い 周波数を有する第２の正弦波の第１の標本を発生するために、ＲＯＭ３０６にア ドレス割り当てを行うための第２の値を記憶する。マイクロフォン雑音検出レジ スタ２０７に、外部マイクロプロセッサからの第１のトーン係数がロードされる 。ライン雑音検出レジスタ２０８に同様な方法で第２のトーン係数がロードされ る。
【０１３９】 動作中、レジスタ２０５の内容が、レジスタ２０７において記憶される第１の トーン係数に加算される。その加算結果は、データＲＯＭのＥ１入力に印加され る論理ハイ信号に応答して動作状態とされるデータＲＯＭ３０６にアドレス割り 当てするためのレジスタ２１０にシフトされて入力される。次いでレジスタ２１ ０の内容がレジスタ２０５に記憶される。第１の正弦波の第１の標本に対応する データが、ＲＯＭ３０６のＳＯ出力からＡＬＵ２０４のＳ２入力にシフトされて 入力され、ＡＬＵ２０４からアキュムレータ２０１にシフトされて入力される。 このとき、データビットＤ３又はＤ４の少なくとも１つのビットがローになり、 データビットＤ５がハイになるのに応答して、アキュムレータ２０１から伝送ゲ ート３１０を介してレジスタ２１４に、標本がシフトされて入力される。
【０１４０】 次に、レジスタ２０６の内容は、レジスタ２０８に記憶される第２のトーン係 数に加算される。この加算結果は、データＲＯＭ３０６に第２のロケーションを アドレス割り当てするために、レジスタ２１０にシフトされて入力される。この ときレジスタ２１０の内容は、レジスタ２０６において記憶される。
【０１４１】 第２の(高い周波数の)正弦波の第１の標本に対応するＲＯＭ３０６からのデー タは、ＲＯＭ３０６からアキュムレータ２０２にシフトされて入力された後、レ ジスタ２１４に記憶されたその標本に加算される。その結果である線形和はレジ スタ２１０にシフトされて入力される。次に論理ハイ信号がＲＯＭ３０６のＥ２ 入力に印加されるのに応答して、ＲＯＭ３０６に記憶されたデータの高いオーダ ーのページが動作状態とされる。レジスタ２１０に記憶された２つの正弦波の標 本の和が、データＲＯＭ３０６に記憶された線形対μ法則変換テーブルにおける ロケーションをアドレス割り当てするために用いられる。このときデータＲＯＭ ３０６から変換されたμ法則の正弦波の標本は、ＡＬＵ２０４及びアキュムレー タ２０１を介して、ＰＣＭバッファ２００にシフトされて出力される。
【０１４２】 次いで、レジスタ２０５及び２０６の更新された内容は、前述されたように、 レジスタ２０７及び２０８において記憶されたトーン係数に加算され、全体のプ ロセスが繰り返えされる。
【０１４３】 本考案の好ましい実施例においては、レジスタ２０５及び２０６に記憶された 値の最も重要な６ビットは、レジスタ２１０を介してＲＯＭ３０６にアドレス割 り当てを行うために用いられる。レジスタ２０７及び２０８に記憶されるトーン 係数は、８ビットの広さであることが必要とされる。結果として出力されるＤＴ ＭＦトーンは、所望の周波数の±１．５％の範囲内であって、５００Ｈz から１ ６３３Ｈz までの間の周波数を有するトーンが発生される。
【０１４４】 ディジタル信号プロセッサはまた、トーン・リンガとして用いることが可能で ある。本考案の好ましい実施例においては、トーンのリンギング信号は矩形波で あり、その周波数が、５００Ｈz から３６４Ｈz の間で１６Ｈz の間隔でシフト される。５００Ｈz と３６４Ｈz の矩形波の半分の周期で、多くの標本を表わす 値を、マイクロプロセッサから雑音検出レジスタ２０７及び２０８にロードする ことによって、矩形波が発生される。レジスタ２０５にレジスタ２０７の内容が ロードされ、このとき、レジスタ２０５はダウン・カウンタとして用いられる。 レジスタ２０６は矩形波の振幅を表わす値を含む。
【０１４５】 動作中、符号ビットがセットされたかどうかを決めるために、すなわち、カウ ンタ・レジスタの内容が０に減少されたかどうかを決めるために、“カウンタ" レジスタ２０５の内容は、演算論理装置(ＡＬＵ)２０４において減少され、アキ ュムレータ２０１にロードされる。このとき、減少された値は“カウンタ"レジ スタに再びロードされる。次に矩形波の振幅を表わすレジスタ２０６の内容がＰ ＣＭバッファ２００にロードされ、符復号器１２及び増幅器１８(図１及び図２) を介して、スピーカに送信される。このプロセスは、振幅レジスタ２０６の符号 ビットが矩形波の他の半サイクルの振幅を示す負の値に反転されることに応答し て、カウンタ・レジスタ２０５の内容が０に到達するまで、繰り返えされる。こ のカウンタ・レジスタ２０５にレジスタ２０７の内容が再びプリ・ロードされ、 このプロセスが繰り返えされる。
【０１４６】 ある代替として上述されたプロセスの繰り返し毎に振幅レジスタ２０６の内容 を減少することによって矩形波のトーン・リンガの振幅が減衰されることが可能 である。
【０１４７】 レジスタ２０５にレジスタ２０７で記憶された第１のプリセット値(５００Ｈz の周波数に対応)及びレジスタ２０８に記憶されたより小さなプリセット値(３ ６４Ｈz の周波数に対応)が好ましくは１６Ｈz の周波数で交互にロードされる 。
【０１４８】 本考案の好ましい実施例においては、第１のプリセット値は０Ｂ(１６進数)で あり、第２のプリセット値は０８(１６進数)である。
【０１４９】 トーン・リンギング信号の標本及びＤＴＭＦ信号の標本がカウンタ・レジスタ ２０５から又はＲＯＭ３０６からそれぞれ演算論理装置(ＡＬＵ)２０４に印加さ れ、ＰＣＭバッファ２００に印加するために演算論理装置(ＡＬＵ)２０４からア キュムレータ２０１に印加される。このとき、信号の標本は、ローカルの加入者 のスピーカ電話機と関連した符復号器２１又はスピーカ１９に印加するために、 データライン１５又は１７(図１及び図２)の１つのデータラインに印加される。
【０１５０】 図８は図１を参照して上述された利得制御回路１６Ａのブロック図である。図 ９のフローチャートを再び参照して、特にステップ１０において、減算の結果( Ｐu−Ｎu−Ｔu) が負であるならば、アキュムレータ２０１のＳＧＮ出力は論理 ハイレベルになる。従って、論理ハイレベル信号が利得制御フリップフロップ５ ００のＤ入力に現われる。データは、インバータ３１４(図６)によって発生され たＣＴＥＮ信号、インストラクションＲＯＭ４１８のＤ２出力及びクロック信号 φの各信号がハイになるのに応答して、クロック同期されてフリップフロップ５ ００に入力される。ＣＴＥＮ信号がＡＮＤゲート５０２の第１の入力に印加され 、その第２の入力は、インストラクションＲＯＭ４１８のＤ２出力に接続される 。ＡＮＤゲート５０２の出力は、ＡＮＤゲート５０４の第１の入力に接続され、 ＡＮＤゲート５０４の第２の入力にクロック信号φが接続される。ＡＮＤゲート ５０４の出力はフリップフロップ５００のクロック入力に接続される。
【０１５１】 論理ハイＳＧＮ信号がクロック同期されてフリップフロップ５００のＤ入力に 入力されるのに応答して、フリップフロップ５００のＱ出力は、ハイになる。フ リップフロップ５００のＱ出力はＡＮＤゲート５０６の第１の入力、並びに状態 帰還回路５０８及び５１０の第１の入力にそれぞれ接続 される。
【０１５２】 フリップフロップ５００のバーＱ（以下、Ｑーと示す。）出力はＡＮＤゲート ５１２の第１の入力、並びに状態帰還回路５０８及び５１０の第２の入力にそれ ぞれ接続される。
【０１５３】 ＡＮＤゲート５０６及び５１２の第２の入力は、それぞれアップ・クロック信 号源ＵＣＬＫ及びダウン・クロック信号源ＤＣＬＫに接続される。アップ・クロ ック信号源ＵＣＬＫ及びダウン・クロック信号源ＤＣＬＫは示されていないが、 典型的にはマスタ・クロック回路４０４(図７)のＲＥＳＴＡＲＴ出力に接続され る公知のカウンタ回路である。ＵＣＬＫ信号源は２０４８フレームに１回、正の クロック・パルスを発生し、ＤＣＬＫ信号源は２５６フレーム毎にクロック・パ ルスを発生する。このように、もしアキュムレータ２０１のＳＧＮ出力が論理ハ イレベルであるときＡＮＤゲート５０６の出力が２５６msec毎にハイになり、も しアキュムレータ２０１のＳＧＮ出力が論理ローレベルであるときＡＮＤゲート ５１２の出力が３２msec毎に論理ハイレベルになる。
【０１５４】 ＡＮＤゲート５０６及び５１２の出力はそれぞれＮＯＲゲート５１４の第１及 び第２の入力に接続され、そのＮＯＲゲート５１４の出力は、フリップフロップ ５１６及び５１８のクロック入力に接続される。
【０１５５】 フリップフロップ５１６のＱ出力及びフリップフロップ５１８のＱー出力がそ れぞれ状態帰還回路５０８及び５１０の第３の入力に接続される。フリップフロ ップ５１６のＱ出力はまた状態帰還回路５１０の第４の入力に接続され、フリッ プフロップ５１８のＱ出力は、さらに状態帰還回路５０８の第４の入力に接続さ れる。状態帰還回路５０８及び５１０の出力は、それぞれフリップフロップ５１ ６及び５１８のＤ入力に接続される。
【０１５６】 フリップフロップ５１６及び５１８のＱ出力は、それぞれ状態制御回路５２０ に印加するためのＧＭＳ及びＧＬＳで示されるイネーブル信号を発生する。デコ ーダ４２０(図７)のＹ３出力によって発生されるイネーブル信号ＧＣＥＮが、状 態制御回路５２０のイネーブル入力ＥＮに印加される。
【０１５７】 フリップフロップ５１６及び５１８はそれぞれ対応する状態帰還回路５０８及 び５１０と接続されて、前述の２ビットのアップ／ダウン利得制御カウンタとし て機能する。フリップフロップが最初にリセットされ、ゲート５０６が論理ハイ 信号を発生する、すなわち、ステップ１０における減算の結果、負の値を与える と仮定すると、フリップフロップ５１８のＱ出力が論理ハイレベルになり、すな わちＧＬＳが１になり、フリップフロップ５１６のＱ出力が依然ロー論理レベル である。すなわち、ＧＭＳが０になる。もし、１２５msec が経過しステップ１ ０における減算結果が依然負であると仮走すると、ＧＭＳが１になりＧＬＳが０ になるようにＡＮＤゲート５０６が別の論理ハイ信号を発生するすることに応答 して、２ビットカウンタ回路の内容が増加される。しかしながら、もし３２ mse c が経過しステップ１０における減算が正の結果を与えたとき、論理ロー信号が フリップフロップ５００にラッチされ、カウンタ回路の内容を減少させる論理ハ イ信号をＡＮＤゲート５１２に発生させる。
【０１５８】 もしフリップフロップ５１６及び５１８の両方のＱ出力が論理ハイレベルにあ り、ゲート５０６が別の論理ハイ信号を発生するならば、フリップフロップ５１ ６及び５１８のＱ出力が依然同一であるように、状態帰還回路５０８及び５１０ が動作する。(すなわち、ＧＭＳ及びＧＬＳが共に０になるようにカウンタが “ ロール・オーバー(roll over)" しない。)同様に、もしＧＭＳ及びＧＬＳがと もに０になりゲート５１２が論理ハイ信号を発生するならば、カウンタの内容は さらに減少されない。
【０１５９】 ＰＣＭ信号の標本がデータライン１５を介してＰＣＭバッファ２００から受信 され状態制御回路５２０の制御下でμ法則対線形変換器５２２に印加される。コ ードビット及びステップビットが、変換器５２２において分離され、１３ビット の線形信号を発生させるためステップビットの予め決められたビットが左へ予め 決められたビット数だけシフトされる。線形信号が、公知の方法でゼロ交差にお ける変換オフセットに対して補償するために、オフセット値(典型的には３３(１ ０進数))に加算される。線形信号の標本を１ビット右へシフトするため(ー６dＢ の減衰に対応する。)、又は１ビット左へシフトする(＋６dＢの利得に対応する 。)ためのシリアル・シフト回路５２４によって、１３ビット線形信号が変換器 ５２２から受信される。
【０１６０】 状態制御回路５２０の制御下でμ法則で符号化されたＰＣＭフォーマットに再 変換するために、シフトされた線形信号の標本が、変換器５２２に再び印加され る。
【０１６１】 従って、シリアル・シフト回路５２４に印加される線形信号の標本が状態制御 回路５２０において１ビットだけ右又は左へシフトされるために、信号値ＧＭＳ 及びＧＬＳが状態制御回路５２０に印加される。
【０１６２】 表１０は、ＧＭＳ及びＧＬＳの値並びに対応するマイクロフォン・チャンネル 信号の減衰量を示している。
【０１６３】 要約すると、本考案は、ディジタル信号プロセッサを用いたディジタル・スピ ーカ電話機である。ディジタル信号プロセッサは、例えばチャンネル・スイッチ ング、自動利得制御、エコー・キャンセレーション、リンギング・トーンの発生 及びＤＴＭＦトーンの発生などの種々のスピーカ電話機の機能を備えることが可 能である。本考案の好ましい実施例において、ローカルの加入者が話しをしてい るとき遠方の加入者からの着信信号が圧縮され、遠方の加入者が話しをしている とき遠方の加入者に送信するために、マイクロフォンによって受信された発信信 号の標本が利得調整される。もし両方の加入者が同時に話しをしているときスプ リアス切替が生じないように、前に制御状態であったチャンネルが制御状態で保 持される。
【０１６４】 本考案を理解することができる当該技術分野の専門家は、ここに記述された原 理を用いて他の実施例又は変形例を考えることができる。
【０１６５】 例えば適当なディジタル信号プロセッサが用いられる、又は着信信号及び発信 信号が抑制され、すなわち、無声コードを発生することに対して、ディジタル的 に圧縮されること、（すなわち、ＰＣＭコードビットを予め決められたビット数 だけ右へシフトすることによって）が可能となる。
【０１６６】 また、一方、符復号器(図１における１２及び図２における２１)が可聴ＰＣＭ 信号のアナログーディジタル変換及びディジタルーアナログ変換を実行するため に記述され、任意の適当なＡ／Ｄ又はＤ／Ａシステムが利用される。
【０１６７】 これらすべての変形例又は他の変形例がここに記載された実用新案登録請求の 範囲で定義された本請求の範囲で考えられる。
【０１６８】
【表１】 Ｄ９Ｄ８Ｄ７Ｄ６Ｄ５Ｄ４Ｄ３Ｄ２Ｄ１Ｄ０ 記 事 ─────────────────────────────────── １ ０ ０ ０ ジャンプ・アドレス 無条件にアドレスにジャンプ １ ０ ０ １ ジャンプ・アドレス 未使用 １ ０ １ ０ ジャンプ・アドレス もしＳＧＮ＝１のとき、 アドレスにジャンプ １ ０ １ １ ジャンプ・アドレス 利得制御を実行 １ １ ０ ０ ジャンプ・アドレス もしフレームが正のとき、 アドレスにジャンプ １ １ ０ １ ジャンプ・アドレス もしＪＭＰＳＧＮＬ＝１のとき、 アドレスにジャンプ １ １ １ ０ ジャンプ・アドレス 未使用 １ １ １ １ ジャンプ・アドレス 未使用
【０１６９】
【表２】 Ｄ９Ｄ８Ｄ７Ｄ６Ｄ５Ｄ４Ｄ３ 記 事 ─────────────────────────────────── ０ １ １ １ × ０ ０ もしＳＧＮ＝０のとき選択されたレジスタを １だけ増加、その他のとき８だけ減少 ０ １ １ １ × ０ １ もしＳＧＮ＝０のとき選択されたレジスタを ２だけ増加、その他のとき８だけ減少 ０ １ １ １ ０ １ ０ もしＳＧＮ＝０のとき選択されたレジスタを ０だけ増加、その他のとき１だけ減少 ０ １ １ １ ０ １ １ 常に１だけ増加 ０ １ １ １ １ × ０ もしＳＧＮ＝０のとき選択されたレジスタを １だけ増加、その他のとき８だけ減少 ０ １ １ １ １ × １ もしＳＧＮ＝０のとき選択されたレジスタを ２だけ増加、その他のとき８だけ減少 (注)×は任意
【０１７０】
【表３】 Ｄ２Ｄ１Ｄ０ 記 事 ─────────────────────────── ０ ０ ０ レジスタ２１０を選択 ０ ０ １ レジスタ２０９を選択 ０ １ ０ レジスタ２０５を選択 ０ １ １ レジスタ２０６を選択 １ ０ ０ レジスタ２０７を選択 １ ０ １ レジスタ２０８を選択 １ １ ０ データＲＯＭ３０６のロー・ページを選択 １ １ １ データＲＯＭ３０６のハイ・ページを選択
【０１７１】
【表４】 Ｄ５Ｄ４Ｄ３ 記 事 ─────────────────────────────────── ０ ０ ０ 選択されたレジスタをアキュムレータに加算し、 アキュムレータにおいて記憶する。 ０ ０ １ 選択されたレジスタをアキュムレータから減算し、 アキュムレータにおいて記憶する。 ０ １ ０ 選択されたレジスタをアキュムレータにシフトインする。 ０ １ １ 選択されたレジスタの２の補数をアキュムレータに シフトインする。 １ ０ ０ 選択されたレジスタをアキュムレータに加算し、 レジスタ及びアキュムレータにおいて記憶する。 １ ０ １ 選択されたレジスタをアキュムレータから減算し、 レジスタ及びアキュムレータにおいて記憶する。 １ １ ０ アキュムレータを選択されたレジスタにシフトインし、 アキュムレータをセーブする。 １ １ １ アキュムレータを減少する。
【０１７２】
【表５】 Ｄ９Ｄ８Ｄ７Ｄ６ 記 事 ─────────────────────────────── ０ １ １ ０ レジスタ２０５−２１０における演算動作 ０ ０ ０ １ レジスタ２１１−２１４における演算動作
【０１７３】
【表６】 Ｄ２Ｄ１Ｄ０ 記 事 ──────────────────── ０ ０ ０ レジスタ２１１を選択 ０ ０ １ レジスタ２１２を選択 ０ １ ０ レジスタ２１４を選択
【０１７４】
【表７】 Ｄ９Ｄ８Ｄ７Ｄ６Ｄ５Ｄ４Ｄ３Ｄ２ 記 事 ─────────────────────────────────── ０ １ ０ １ １ ０ １ ０ アキュムレータからＰＣＭバッファ （スピーカ・チャンネル）にシフト ０ １ ０ １ ０ ０ １ ０ ＰＣＭバッファ（スピーカ・チャンネル ）をクリア ０ １ ０ １ １ １ １ ０ アキュムレータからＰＣＭバッファ（ マイクロフォン・チャンネル）にシフト ０ １ ０ １ ０ １ １ ０ ＰＣＭバッファ（マイクロフォン・ チャンネル）をクリア ０ １ ０ １ × ０ ０ ０ ＰＣＭバッファ（マイクロフォン・チャ ンネル）からアキュムレータにシフト ０ １ ０ １ × １ ０ ０ ＰＣＭバッファ（ライン・チャンネル） からアキュムレータにシフト ０ １ ０ １ × × × １ アキュムレータの内容を １ビット左へシフト （注）×は任意
【０１７５】
【表８】 Ｄ９Ｄ８Ｄ７Ｄ６Ｄ５Ｄ４Ｄ３Ｄ２ 記 事 ─────────────────────────────────── ０ １ ０ ０ ０ ０ ０ １ アキュムレータの内容を １ビット右ヘシフト ０ １ ０ ０ ０ ０ １ ０ アキュムレータの内容を ３ビット右へシフト ０ １ ０ ０ ０ １ ０ ０ アキュムレータの内容を ５ビット右ヘシフト ０ １ ０ ０ １ ０ ０ １ もしＳＧＮ＝１のとき、アキュムレータ の内容を１ビット右へシフト ０ １ ０ ０ １ ０ １ ０ もしＳＧＮ＝１のとき、アキュムレータ の内容を３ビット右へシフト ０ １ ０ ０ １ １ ０ ０ もしＳＧＮ＝１のとき、アキュムレータ の内容を５ビット右へシフト
【０１７６】
【表９】 Ｄ９Ｄ８Ｄ７Ｄ６Ｄ５Ｄ４Ｄ３Ｄ２Ｄ１Ｄ０ 記 事 ─────────────────────────────────── ０ ０ １ ０ １ ０ ０ ０ ０ ０ アキュムレータにおける 符号ビットをクリアする ０ ０ １ ０ ０ １ ０ ０ ０ ０ アキュムレータにおける 符号ビットをセットする ０ ０ １ ０ ０ ０ １ ０ ０ ０ 符号ビットをフリップフロップ ２１６にラッチする ０ ０ １ ０ ０ ０ ０ １ ０ ０ 符号ビットをフリップフロップ ２１６にラッチする
【０１７７】
【表１０】 ＧＭＳ ＧＬＳ 減衰量 ──────────────── ０ ０ ０ｄＢ ０ １ −６ｄＢ １ ０ −１２ｄＢ １ １ −１８ｄＢ
【０１７８】
【考案の効果】
以上詳述したように本考案によれば、所定の時間においてマイクロフォン又は スピーカのうちいずれか１つが動作するようにＰＣＭバイト信号を直接的に処理 する音声動作ディジタル・スイッチングを用いてスピーカからマイクロフォンへ の帰還路をとり除いたので、マイクロフォンとスピーカを１つの収容体に収容す ることができるとともに、コストの節約及びスペースの節減を行うことができる 。
【０１７９】 また、本考案によればバックグラウンド雑音が連続的にモニタされそのレベル 変化が自動的に補償されるので、バックグラウンド雑音にかかわらず実際の音声 信号の検出に応答してチャンネル・スイッチングを生じさせることができ、工場 又は事務所のようなある特別な音響的環境においてもチャンネル・スイッチング のしきい値を調整する必要がないという利点がある。
【０１８０】 さらに、本考案によれば、バックグラウンド雑音を抑圧するためのマイクロフ ォン・チャンネルにおける信号に関する自動利得制御の機能を備えたので、加入 者が話し中に一時的に話しを停止したときバックグラウンド雑音が徐々に減衰さ れ、突然のチャンネル・スイッチングによって電話線が突然不通になったという 印象を相手の加入者に与えない。
【０１８１】 また、さらに本考案によれば、予期されるエコーのレベル又は反射減衰量を評 価し、そのレベルの信号を発生するための回路を備えたのでエコー信号の受信に よる誤ったチャンネル・スイッチングを防止することができるという利点がある 。
【図面の簡単な説明】
【図１】 本考案の第１の実施例を示すディジタル・ス
ピーカ電話機のブロック図である。
【図２】 本考案の第２の実施例を示すチップ・リング
線を介して平衡２線式電話線に接続されるディジタル・
スピーカ電話機のブロック図である。
【図３】 本考案の第３の実施例を示すディジタル・ス
イッチング回路網に接続されたディジタル信号プロセッ
サのブロック図である。
【図４】 図１及び図２における符復号器のμ法則によ
るアナログ信号振幅対ＰＣＭ信号標本値特性を示す図で
ある。
【図５】 図１、図２及び図３におけるディジタル信号
プロセッサのブロック図である。
【図６】 図５のディジタル信号プロセッサのデータ記
憶及び処理回路のブロック図である。
【図７】 図５のディジタル信号プロセッサのタイミン
グ及び制御回路のブロック図である。
【図８】 図１、図２及び図３における利得制御回路の
ブロック図である。
【図９】 図５のディジタル信号プロセッサの動作を示
すフローチャートである。
【符号の説明】
１０…マイクロフォン、 １１…増幅器（ＡＭＰ）、 １２…符復号器（ＣＯＤＥＣ）、 １３…データライン、 １４…ディジタル信号プロセッサ（ＤＳＰ）、 １５，１６…ＰＣＭ信号伝送線のデータライン、 １７…データライン、 １８…増幅器（ＡＭＰ）、 １９…スピーカ、 ２０…チップ・リング線、 ２１…符復号器（ＣＯＤＥＣ）、 ２２Ａ…不平衡出力線、 ２２Ｂ…不平衡入力線、 ２３…アナログ・トランク、 ２４…ＰＣＭ信号伝送線のデータ・ライン、 ２５…ディジタル・スイッチング回路網、 ２００…ＰＣＭバッファ、 ２０１…アキュムレータ、 ２０２…タイミング及び制御回路、 ２０３…コントロール・バス、 ２０４…演算論理装置（ＡＬＵ）、 ２０５…マイクロフォン包絡線検出レジスタ、 ２０６…ライン包絡線検出レジスタ、 ２０７…マイクロフォン雑音検出レジスタ、 ２０８…ライン雑音検出レジスタ、 ２０９…しきい値レジスタ、 ２１０…ランプ・レジスタ、 ２１１，２１２，２１４…レジスタ、 ２１６…制御フリップフロップ、 ３０２，３０４…３対８デコーダ、 ３０６…データＲＯＭ、 ３０８，３１０…ゲート、 ３１２…３対８デコーダ、 ３１４…インバータ、 ３１６，３１８，３２０…ＡＮＤゲート、 ３２２，３２４…ＮＯＲゲート、 ３２６…ＮＡＮＤゲート、 ３２８…ＯＲゲート、 ３３０，３３２…ＡＮＤゲート、 ３３４…ＮＡＮＤゲート、 ４０２…高周波発振器、 ４０４…マスタ・クロック回路、 ４０６…フレーム・カウンタ・フリップ・フロップ、 ４０７…インバータ、 ４０８…マスタ・カウンタ、 ４１０…デコーダ、 ４１２…リセット回路、 ４１４…プログラム・カウンタ、 ４１６…インバータ、 ４１８…インストラクションＲＯＭ、 ４２０…デコーダ、 ４２２，４２４，４２６…インバータ、 ４２８，４３０，４３２…ＡＮＤゲート、 ４３４…インバータ、 ４３６…ＮＯＲゲート、 ４３８，４４０…ＡＮＤゲート、 ４４２…ＮＯＲゲート、 ５００…利得制御フリップフロップ、 ５０２，５０４…ＡＮＤゲート、 ５０６…ＡＮＤゲート、 ５０８，５１０…状態帰還回路、 ５１２…ＡＮＤゲート、 ５１４…ＮＯＲゲート、 ５１６，５１８…フリップフロップ、 ５２０…状態制御回路、 ５２２…μ法則対線形変換器、 ５２４…シリアル・シフト回路。
フロントページの続き (72)考案者 ジェラルド・クン カナダ国オンタリオ、ケイ２ケイ ７ティ ２、ネピアン、ユニット12、ウッドリッ ジ・クレセント133番

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 着信ディジタル信号及び発信ディジタル
    信号のそれぞれを伝送する一方向性の着信及び発信デー
    タ・ラインに接続するためのディジタル・スピーカ電話
    機であって、 （ａ）発信アナログ信号を送信するためのマイクロフォ
    ンと、 （ｂ）着信アナログ信号を受信するためのスピーカと、 （ｃ）上記発信アナログ信号を受信しそれに応答して上
    記発信ディジタル信号を発生するとともに上記着信ディ
    ジタル信号を受信しそれに応答して着信アナログ信号を
    発生するための上記マイクロフォン及び上記スピーカに
    接続される符復号器と、 （ｄ）ディジタル信号プロセッサとを備え、 上記ディジタル信号プロセッサは、 （ｄ−１）上記着信ディジタル信号の着信包絡線と上記
    発信ディジタル信号の発信包絡線を検出してそれぞれ着
    信ディジタル包絡線信号と発信ディジタル包絡線信号を
    発生する第１の発生手段と、 （ｄ−２）上記着信ディジタル信号の着信雑音レベルと
    上記発信ディジタル信号の発信雑音レベルを検出しそれ
    ぞれ着信ディジタル雑音フロア信号と発信ディジタル雑
    音フロア信号を発生する第２の発生手段と、 （ｄ−３）上記着信ディジタル信号と上記発信ディジタ
    ル信号のうち予め決められた１つの信号におけるエコー
    信号の量を検出し、上記検出されたエコー信号の量を示
    すディジタルランプ信号を発生する第３の発生手段と、 （ｄ−４）所定値の着信ディジタルしきい値信号と所定
    値の発信ディジタルしきい値信号を発生する第４の発生
    手段と、 （ｄ−５）上記着信ディジタル信号と上記発信ディジタ
    ル信号のうちの一方の信号が他方の信号に比較して以前
    に抑圧されているかを検出し、もし上記着信ディジタル
    信号が以前に抑圧されているとき第１の処理を実行し、
    一方、もし上記発信ディジタル信号が以前に抑圧されて
    いるとき第２の処理を実行する制御手段とを備え、 （ｅ−１）上記第１の処理は、上記発信包絡線信号を上
    記発信雑音フロア信号と比較し、もし上記発信包絡線信
    号が上記発信雑音フロア信号よりも大きいとき上記着信
    ディジタル信号を抑圧し、一方、もし上記発信包絡線信
    号が上記発信雑音フロア信号よりも大きくないとき第３
    の処理を実行する処理であり、 （ｅ−２）上記第３の処理は、上記着信雑音フロア信
    号、上記着信しきい値信号及び上記ランプ信号を加算し
    て当該加算結果を示す第１の和信号を発生した後、上記
    着信包絡線信号を上記第１の和信号と比較して、もし上
    記着信包絡線信号が上記第１の和信号よりも小さいとき
    上記着信ディジタル信号を抑圧し、一方、もし上記着信
    包絡線信号が上記第１の和信号よりも小さくないとき上
    記発信ディジタル信号を抑圧する処理であり、 （ｅ−３）上記第２の処理は、上記着信包絡線信号を上
    記着信雑音フロア信号と比較し、もし上記着信包絡線信
    号が上記着信雑音フロア信号よりも大きいとき上記発信
    ディジタル信号を抑圧し、一方、もし上記着信包絡線信
    号が上記着信雑音フロア信号よりも大きくないとき第４
    の処理を実行する処理であり、 （ｅ−４）上記第４の処理は、上記発信雑音フロア信
    号、上記発信しきい値信号及び上記ランプ信号を加算し
    て当該加算結果を示す第２の和信号を発生した後、上記
    発信包絡線信号を上記第２の和信号と比較して、もし上
    記発信包絡線信号が上記第２の和信号よりも小さいとき
    上記発信ディジタル信号を抑圧し、一方、もし上記発信
    包絡線信号が上記第２の和信号よりも小さくないとき上
    記第１の処理を実行する処理であることを特徴とするデ
    ィジタル・スピーカ電話機。
JP1992038688U 1985-05-10 1992-06-08 ディジタル・スピーカ電話機 Expired - Lifetime JP2558662Y2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA481289 1985-05-10
CA000481289A CA1233925A (en) 1985-05-10 1985-05-10 Digital loudspeaking telephone

Publications (2)

Publication Number Publication Date
JPH0585149U true JPH0585149U (ja) 1993-11-16
JP2558662Y2 JP2558662Y2 (ja) 1997-12-24

Family

ID=4130475

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61107523A Pending JPS61261948A (ja) 1985-05-10 1986-05-09 デイジタル・スピ−カ電話機
JP1992038688U Expired - Lifetime JP2558662Y2 (ja) 1985-05-10 1992-06-08 ディジタル・スピーカ電話機

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP61107523A Pending JPS61261948A (ja) 1985-05-10 1986-05-09 デイジタル・スピ−カ電話機

Country Status (8)

Country Link
US (1) US4796287A (ja)
JP (2) JPS61261948A (ja)
CN (1) CN85108662A (ja)
CA (1) CA1233925A (ja)
DE (1) DE3613972A1 (ja)
FR (1) FR2581816A1 (ja)
GB (2) GB2175175B (ja)
IT (1) IT1186011B (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3606516C1 (de) * 1986-02-28 1987-06-19 Telefonbau & Normalzeit Gmbh Schaltungsanordnung fuer Freisprech- und Lauthoereinrichtungen bei Fernsprechapparaten
GB8615408D0 (en) * 1986-06-24 1986-07-30 Gen Electric Co Plc Telephone apparatus
US4843621A (en) * 1987-04-24 1989-06-27 Motorola, Inc. Speakerphone using digitally compressed audio to detect acoustic feedback
DE3728109C1 (de) * 1987-08-22 1989-03-16 Telefonbau & Normalzeit Gmbh Verfahren fuer die sprachgesteuerte Daempfungsregelung in Fernsprechuebertragungskreisen
SU1547671A1 (ru) * 1988-07-20 1991-09-07 Предприятие П/Я Р-6609 Цифрова коммутационна система
FR2636797B1 (fr) * 1988-09-16 1990-11-09 Sgs Thomson Microelectronics Circuit integre pour poste telephonique avec detecteur d'enveloppe de signal
US4879745A (en) * 1988-10-12 1989-11-07 Ibm Corporation Half-duplex speakerphone
US4912758A (en) * 1988-10-26 1990-03-27 International Business Machines Corporation Full-duplex digital speakerphone
US5007046A (en) * 1988-12-28 1991-04-09 At&T Bell Laboratories Computer controlled adaptive speakerphone
US4979163A (en) * 1988-12-28 1990-12-18 At&T Bell Laboratories Echo suppression arrangement for an adaptive speakerphone
US5058153A (en) * 1989-12-27 1991-10-15 Carew Edward C Noise mitigation and mode switching in communications terminals such as telephones
DE4012175C2 (de) * 1990-04-14 1995-04-13 Telefunken Microelectron Freisprecheinrichtung
US5075687A (en) * 1990-09-27 1991-12-24 Advanced Micro Devices, Inc. Echo suppression with both digital and analog variable attenuators
US5187741A (en) * 1990-11-30 1993-02-16 At&T Bell Laboratories Enhanced acoustic calibration procedure for a voice switched speakerphone
US5199064A (en) * 1990-12-03 1993-03-30 Advanced Micro Devices, Inc. Fully-integrated telephone unit
DE4123763C2 (de) * 1991-07-18 2000-01-20 Bosch Gmbh Robert Verfahren zur Einstellung der Lautstärke bei Fernsprech-Endgeräten
CA2052351C (en) * 1991-09-27 2000-05-23 Gordon J. Reesor Telephone handsfree algorithm
US5222251A (en) * 1992-04-27 1993-06-22 Motorola, Inc. Method for eliminating acoustic echo in a communication device
US5365583A (en) * 1992-07-02 1994-11-15 Polycom, Inc. Method for fail-safe operation in a speaker phone system
GB2278754B (en) * 1993-06-02 1997-06-18 Northern Telecom Ltd Telephone instrument
US5526419A (en) * 1993-12-29 1996-06-11 At&T Corp. Background noise compensation in a telephone set
US5485515A (en) * 1993-12-29 1996-01-16 At&T Corp. Background noise compensation in a telephone network
GB2293520A (en) * 1994-09-22 1996-03-27 Motorola Semiconducteurs Telephone circuit
US6041118A (en) * 1994-12-22 2000-03-21 Lucent Technologies Inc. Architecture for telephone set
US5715309A (en) * 1995-03-03 1998-02-03 Advanced Micro Devices, Inc. Conversion of compressed speech codes between attenuated and unattenuated formats
KR0138189B1 (ko) * 1995-05-31 1998-07-01 김광호 디지탈키폰전화기에서 스피커폰 사용시 톤신호 노이즈 제거방법
US5844994A (en) * 1995-08-28 1998-12-01 Intel Corporation Automatic microphone calibration for video teleconferencing
US5598466A (en) * 1995-08-28 1997-01-28 Intel Corporation Voice activity detector for half-duplex audio communication system
US6175634B1 (en) 1995-08-28 2001-01-16 Intel Corporation Adaptive noise reduction technique for multi-point communication system
FR2748184B1 (fr) * 1996-04-26 1998-07-17 France Telecom Procede et dispositif d'annulation d'echo
US5734715A (en) * 1995-09-13 1998-03-31 France Telecom Process and device for adaptive identification and adaptive echo canceller relating thereto
US6766176B1 (en) * 1996-07-23 2004-07-20 Qualcomm Incorporated Method and apparatus for automatically adjusting speaker and microphone gains within a mobile telephone
US5838269A (en) * 1996-09-12 1998-11-17 Advanced Micro Devices, Inc. System and method for performing automatic gain control with gain scheduling and adjustment at zero crossings for reducing distortion
DE19825196A1 (de) * 1998-06-05 1999-12-09 Alcatel Sa Verfahren zur Kopplungsbestimmung zwischen zwei Telekommunikations(=TK)-Wegen
US6223154B1 (en) * 1998-07-31 2001-04-24 Motorola, Inc. Using vocoded parameters in a staggered average to provide speakerphone operation based on enhanced speech activity thresholds
US7046792B2 (en) * 2001-03-09 2006-05-16 Acoustic Technologies, Inc. Transmit/receive arbitrator
US7295976B2 (en) 2002-01-25 2007-11-13 Acoustic Technologies, Inc. Voice activity detector for telephone
US6754337B2 (en) 2002-01-25 2004-06-22 Acoustic Technologies, Inc. Telephone having four VAD circuits
US6847930B2 (en) * 2002-01-25 2005-01-25 Acoustic Technologies, Inc. Analog voice activity detector for telephone
JP4167533B2 (ja) * 2003-04-16 2008-10-15 Ｎｅｃインフロンティア株式会社 通話システム
US7869768B1 (en) 2006-08-10 2011-01-11 Natan Vishlitzky Techniques for controlling speaker volume of a portable communications device
US8126160B2 (en) * 2008-09-22 2012-02-28 Cisco Technology, Inc. Use of non-audible band to relay information for echo cancellation in a distributed media system
EP4228187B1 (en) * 2022-02-15 2024-06-19 Aptiv Technologies AG Integrity tests for mixed analog digital systems
CN116055964B (zh) * 2023-01-28 2023-08-22 荣耀终端有限公司 扬声器电路及终端设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173251A (en) * 1981-04-17 1982-10-25 Hitachi Ltd Voice switch circuit
JPS59210758A (ja) * 1983-03-01 1984-11-29 インタ−ナシヨナル・スタンダ−ド・エレクトリツク・コ−ポレイシヨン デジタルハンドフリ−電話装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823275A (en) * 1972-08-10 1974-07-09 Bell Telephone Labor Inc Common control digital echo suppressor
US3970786A (en) * 1974-06-27 1976-07-20 Stromberg-Carlson Corporation Loudspeaking telephone with improved receive sensitivity
US4029912A (en) * 1975-12-10 1977-06-14 Bell Telephone Laboratories, Incorporated Common control digital echo suppressor
US4028496A (en) * 1976-08-17 1977-06-07 Bell Telephone Laboratories, Incorporated Digital speech detector
DE2651688A1 (de) * 1976-11-12 1978-05-24 Siemens Ag Schaltungsanordnung fuer sprachgesteuerte freisprechgeraete
JPS5797262A (en) * 1980-12-09 1982-06-16 Nippon Telegr & Teleph Corp <Ntt> Loud speaker telephone set system
DE3137314C2 (de) * 1981-09-16 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung für sprachgesteuerte Freisprechgeräte
US4400584A (en) * 1982-04-05 1983-08-23 Motorola, Inc. Speakerphone for radio and, landline telephones
GB2122851B (en) * 1982-06-10 1986-03-19 Standard Telephones Cables Ltd Loudspeaking telephones
US4465902A (en) * 1982-10-08 1984-08-14 Zenith Electronics Corporation Digital space phone system
US4644108A (en) * 1982-10-27 1987-02-17 International Business Machines Corporation Adaptive sub-band echo suppressor
US4496799A (en) * 1982-12-13 1985-01-29 International Telephone And Telegraph Corporation Handsfree telephone instrument using digital dial
US4493950A (en) * 1982-12-17 1985-01-15 Lott Thomas M Loudspeaker telephone
US4628156A (en) * 1982-12-27 1986-12-09 International Business Machines Corporation Canceller trained echo suppressor
JPS59193660A (ja) * 1983-04-18 1984-11-02 Nec Corp 会議電話装置
DE3332305C2 (de) * 1983-09-07 1987-03-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur steuerbaren Dämpfung von digitalen Signalen
US4715063A (en) * 1985-08-20 1987-12-22 Motorola, Inc. Speakerphone for radio and landline telephones

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173251A (en) * 1981-04-17 1982-10-25 Hitachi Ltd Voice switch circuit
JPS59210758A (ja) * 1983-03-01 1984-11-29 インタ−ナシヨナル・スタンダ−ド・エレクトリツク・コ−ポレイシヨン デジタルハンドフリ−電話装置

Also Published As

Publication number Publication date
DE3613972A1 (de) 1986-11-13
GB2175175B (en) 1989-08-23
DE3613972C2 (ja) 1991-12-05
GB8526596D0 (en) 1985-12-04
JP2558662Y2 (ja) 1997-12-24
GB2208983A (en) 1989-04-19
CA1233925A (en) 1988-03-08
IT8522568A0 (it) 1985-10-22
FR2581816A1 (fr) 1986-11-14
IT1186011B (it) 1987-11-18
JPS61261948A (ja) 1986-11-20
GB2208983B (en) 1990-04-11
GB8820596D0 (en) 1988-09-28
CN85108662A (zh) 1986-11-05
US4796287A (en) 1989-01-03
GB2175175A (en) 1986-11-19

Similar Documents

Publication Publication Date Title
JPH0585149U (ja) ディジタル・スピーカ電話機
US6904146B2 (en) Full duplex echo cancelling circuit
US6738358B2 (en) Network echo canceller for integrated telecommunications processing
US5034947A (en) Whisper circuit for a conference call bridge including talker nulling and method therefor
US4577310A (en) Station interface for digital electronic telephone switching system having centralized digital audio processor
US7003093B2 (en) Tone detection for integrated telecommunications processing
US20020116186A1 (en) Voice activity detector for integrated telecommunications processing
CN1128512C (zh) 在便携式通信设备中提供免提电话操作的方法
KR940013283A (ko) 전이중 스피커폰 등의 잡음 감소 장치 및 방법과 데이타 처리 시스템
US7206404B2 (en) Communications system and method utilizing centralized signal processing
US4555596A (en) Loudspeaking telephones
US5715309A (en) Conversion of compressed speech codes between attenuated and unattenuated formats
CN1063591A (zh) 具有确认通话对象功能的电话机
JP2618137B2 (ja) 音声送受電話装置
WO2002021780A1 (en) Integrated telecommunications processor for packet networks
GB2278754A (en) Telephone instrument
KR960002354B1 (ko) 전화기의 국선번호 발성 시스템
JP3442535B2 (ja) エコーキャンセラ
KR100201252B1 (ko) 교환기의 음성 이득 조정회로
KR100271004B1 (ko) 간이 교환시스템에서의 화이트 잡음 제거회로
JPS612463A (ja) 拡声通話方式
JP2000332611A (ja) 音声信号処理装置
JPH10210132A (ja) 高品質拡声情報通信システム
KR20040082905A (ko) 전화음성망에서의 디지털 음성 데이터 증폭/감쇄 장치 및방법
JPH066435A (ja) ディジタル電話機