JPH058608B2 - - Google Patents

Info

Publication number
JPH058608B2
JPH058608B2 JP15791784A JP15791784A JPH058608B2 JP H058608 B2 JPH058608 B2 JP H058608B2 JP 15791784 A JP15791784 A JP 15791784A JP 15791784 A JP15791784 A JP 15791784A JP H058608 B2 JPH058608 B2 JP H058608B2
Authority
JP
Japan
Prior art keywords
circuit
current
power supply
transistor
integrating capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15791784A
Other languages
Japanese (ja)
Other versions
JPS6135614A (en
Inventor
Fumio Kamya
Hisatoshi Nodera
Kenji Ueda
Keinosuke Imazu
Hidehiro Tomioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP15791784A priority Critical patent/JPS6135614A/en
Priority to DE8585109521T priority patent/DE3582620D1/en
Priority to US06/759,989 priority patent/US4748352A/en
Priority to AT85109521T priority patent/ATE63019T1/en
Priority to EP85109521A priority patent/EP0169583B2/en
Publication of JPS6135614A publication Critical patent/JPS6135614A/en
Publication of JPH058608B2 publication Critical patent/JPH058608B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は光電スイツチや近接スイツチ等の無接
点スイツチに用いられ、電源投入時に誤動作を防
止するため所定時間出力を停止させる電源リセツ
ト回路に関するものである。
[Detailed Description of the Invention] [Field of the Invention] The present invention relates to a power supply reset circuit used in non-contact switches such as photoelectric switches and proximity switches, which stops output for a predetermined period of time to prevent malfunctions when the power is turned on. .

〔従来技術とその問題点〕[Prior art and its problems]

無接点スイツチは電源投入の直後は回路電圧が
安定せず動作が不安定となる。特に高周波発振型
近接スイツチ等においては発振回路が正常に発振
を開始した以後でないと物体を検知することがで
きないので、電源投入後の所定時間は出力動作を
停止する必要がある。そこで無接点スイツチには
電源リセツト回路が設けられ、電源が投入されて
電圧が所定電圧に達した後、所定時間経過して始
めて外部に無接点スイツチ出力を出すようにして
いる。このような電源リセツト回路には積分用の
コンデンサを微小電流で充電し、その電圧が所定
電圧に達するまでの時間によつて出力を遅延させ
るリセツト回路が知られている。このようにリセ
ツト回路によれば、遅延時間は積分用コンデンサ
の容量によつて決定されることとなる。
Immediately after the power is turned on, the circuit voltage of a non-contact switch becomes unstable and its operation becomes unstable. In particular, in a high frequency oscillation type proximity switch etc., an object cannot be detected until after the oscillation circuit has started oscillation normally, so it is necessary to stop the output operation for a predetermined period of time after the power is turned on. Therefore, the non-contact switch is provided with a power reset circuit so that the non-contact switch outputs to the outside only after a predetermined period of time has passed after the power is turned on and the voltage reaches a predetermined voltage. Among such power supply reset circuits, there is known a reset circuit that charges an integrating capacitor with a minute current and delays the output depending on the time it takes for the voltage to reach a predetermined voltage. In this way, according to the reset circuit, the delay time is determined by the capacitance of the integrating capacitor.

しかるに小型化が要求される無接点スイツチで
は形状が大きくなるコンデンサを使用することは
困難であり、例えば数10pF以下の容量のコンデ
ンサしか使用することができない。従つて遅延時
間を長くするためにダーリントン接続を用いたミ
ラー積分回路によつてコンデンサを積分するする
ようにしていた。第4図及び第5図はこれらの従
来のミラー積分による電源リセツト回路を示す図
であつて、例えば数μA程度の定電流源1を用い、
二つのNPNトランジスタ2,3をダーリントン
接続としてトランジスタ2のコレクタ・ベース間
に積分コンデンサCを挿入し、等価的にコンデン
サCの容量を二つのトランジスタの電流増幅率
(hfe)を乗じたものとしてその端子電圧をコンパ
レータ4によつて検知し、遅延時間を得るように
していた。第5図も同様にNPN型トランジスタ
5とPNP型トランジスタ6を用いたダーリント
ン接続によつてミラー積分回路を構成したもので
ある。
However, in non-contact switches that require miniaturization, it is difficult to use capacitors that have a large shape, and for example, only capacitors with a capacity of several tens of pF or less can be used. Therefore, in order to lengthen the delay time, a Miller integration circuit using a Darlington connection was used to integrate the capacitor. FIGS. 4 and 5 are diagrams showing these conventional power supply reset circuits using Miller integration.
Two NPN transistors 2 and 3 are connected in Darlington, an integrating capacitor C is inserted between the collector and base of transistor 2, and the capacitance of capacitor C is equivalently multiplied by the current amplification factor (hfe) of the two transistors. The terminal voltage was detected by a comparator 4 to obtain the delay time. Similarly, in FIG. 5, a Miller integration circuit is constructed using a Darlington connection using an NPN type transistor 5 and a PNP type transistor 6.

このような従来の電源リセツト回路によれば、
コンデンサCの容量は等価的に二つのダーリント
ントランジスタのhfeの積となるため、遅延時間
を長くすることが可能である。しかしながらトラ
ンジスタの電流増幅率は温度によつて変化するた
め、ダーリントン接続とすれば温度変化率もその
積となる。それ故温度によつて遅延時間が大きく
異なつてしまい、電源投入時のリセツト時間が不
安定になるという問題点があつた。
According to such a conventional power supply reset circuit,
Since the capacitance of capacitor C is equivalently the product of hfe of two Darlington transistors, it is possible to lengthen the delay time. However, since the current amplification factor of the transistor changes depending on the temperature, if a Darlington connection is used, the temperature change rate will also be the product of this. Therefore, the delay time varies greatly depending on the temperature, resulting in a problem that the reset time when the power is turned on becomes unstable.

〔発明の目的〕[Purpose of the invention]

本発明はこのような従来の無接点スイツチの電
源リセツト回路の問題点に鑑みてなされたもので
あつて、小容量の積分用コンデンサを用いる場合
にも温度変化による影響を少なくして安定した電
源リセツト動作を行うことができる電源リセツト
回路を提供することを目的とする。
The present invention was made in view of the problems of the power supply reset circuit of the conventional non-contact switch. It is an object of the present invention to provide a power supply reset circuit capable of performing a reset operation.

〔発明の構成と効果〕[Structure and effects of the invention]

本発明は無接点スイツチにおいて用いられ電源
投入後の所定時間出力を停止させる電源リセツト
回路であつて、積分用コンデンサと、電源電圧が
所定値に達したときに積分用コンデンサの充電を
開始する電流源と、エミツタ面積の異なる一対の
トランジスタによる電流ミラー回路を用いて電流
増幅器を構成し、該電流増幅器を用いて積分用コ
ンデンサを充電するミラー積分回路と、積分用コ
ンデンサの電圧を所定レベルと比較し充電電圧が
所定値に達したときにリセツトを停止させる比較
手段と、を具備することを特徴とするものであ
る。
The present invention is a power supply reset circuit that is used in a non-contact switch and stops output for a predetermined period of time after the power is turned on. A current amplifier is constructed using a current mirror circuit consisting of a source and a pair of transistors with different emitter areas, and a mirror integrating circuit that charges an integrating capacitor using the current amplifier, and compares the voltage of the integrating capacitor with a predetermined level. and a comparison means for stopping the reset when the charging voltage reaches a predetermined value.

このような特徴を有する本発明によれば、ミラ
ー積分回路に電流ミラー回路を用いておりそのエ
ミツタ面積を異ならせて電流増幅させるようにし
ているため、温度変化に基づいて増幅率の変化を
少なくすることが可能である。従つて小容量のコ
ンデンサを用いてもミラー積分回路によつて電源
投入時に常に安定した遅延時間を有する電源リセ
ツト回路とすることが可能である。
According to the present invention having such characteristics, a current mirror circuit is used in the mirror integration circuit, and the emitter area is varied to amplify the current, so that changes in the amplification factor based on temperature changes can be minimized. It is possible to do so. Therefore, even if a capacitor of small capacity is used, it is possible to create a power supply reset circuit that always has a stable delay time when the power is turned on by using the Miller integration circuit.

〔実施例の説明〕[Explanation of Examples]

第1図は本発明による電源リセツト回路の一実
施例を示す回路図である。本図において電源の両
端間に電圧検知回路10が設けられている。電圧
検知回路10は電源電圧が動作可能な所定値を越
えるかどうかを検知する検知回路であつて、電源
電圧が所定値を越えれば出力を定電流源11に与
える。定電流源11は電圧検知回路10から出力
が与えられたときに例えば数μAの一定の電流を
トランジスタ12に与えるものである。トランジ
スタ12はトランジスタ13と共に電流ミラー回
路CM1を形成しており、そのコレクタ・アース
間に積分コンデンサCが接続される。トランジス
タ12,13のエミツタ面積は図示のようにIS対
nS、即ちトランジスタ13のエミツタがn倍と
なるようにICチツプ上に形成されているものと
する。電流ミラー回路CM1の他方のトランジス
タ13のコレクタはNPN型トランジスタ14の
ベースに接続されている。トランジスタ14はコ
レクタが電流ミラー回路CM1の二つのトランジ
スタ12,13のエミツタと定電流源11に共通
接続されており、その一端がコンパレータ15に
与えられる。コンパレータ15はこの電源リセツ
ト回路の電圧が所定値に達すれば無接点スイツチ
を動作可能とする出力を与えるものである。
FIG. 1 is a circuit diagram showing one embodiment of a power supply reset circuit according to the present invention. In this figure, a voltage detection circuit 10 is provided between both ends of the power supply. The voltage detection circuit 10 is a detection circuit that detects whether the power supply voltage exceeds a predetermined value that allows operation, and provides an output to the constant current source 11 if the power supply voltage exceeds the predetermined value. The constant current source 11 supplies a constant current of, for example, several microamperes to the transistor 12 when an output is given from the voltage detection circuit 10. The transistor 12 and the transistor 13 form a current mirror circuit CM1, and an integrating capacitor C is connected between its collector and ground. The emitter area of transistors 12 and 13 is
nS, that is, it is assumed that the emitter of the transistor 13 is formed on the IC chip so as to be n times larger. The collector of the other transistor 13 of the current mirror circuit CM1 is connected to the base of the NPN transistor 14. The collector of the transistor 14 is commonly connected to the emitters of the two transistors 12 and 13 of the current mirror circuit CM1 and the constant current source 11, and one end of the transistor 14 is provided to the comparator 15. The comparator 15 provides an output that enables the non-contact switch to operate when the voltage of the power supply reset circuit reaches a predetermined value.

第2図は本発明による電源リセツト回路の他の
実施例を示す回路図である。本実施例において第
1図と同一部分は同一符号を用いて示している。
本実施例では電流ミラー回路CM2にNPN型ト
ランジスタ16,17を用い、そのミラー電流を
増幅するためのトランジスタとしてPNP型のト
ランジスタ18を用いている。そして電流ミラー
回路CM2のトランジスタ17のエミツタ面積比
を第1実施例と同様にn倍に形成し、トランジス
タ17のコレクタをトランジスタ18のベースに
接続していることは第1図の実施例と同様であ
る。
FIG. 2 is a circuit diagram showing another embodiment of the power supply reset circuit according to the present invention. In this embodiment, the same parts as in FIG. 1 are indicated using the same reference numerals.
In this embodiment, NPN type transistors 16 and 17 are used in the current mirror circuit CM2, and a PNP type transistor 18 is used as a transistor for amplifying the mirror current. The emitter area ratio of the transistor 17 of the current mirror circuit CM2 is made n times as in the first embodiment, and the collector of the transistor 17 is connected to the base of the transistor 18, as in the embodiment of FIG. It is.

次に上述した第1実施例の動作について説明す
る。第3図は電源投入後の電源電圧の変化を示す
グラフである。本図において時刻toに電源が投入
されたとするとそのとき以後電圧が第3図に示す
ように立上るが、時刻t1に所定の電圧レベル
Vrに達すると電圧検知回路10が出力を定電流
源11に与える。そうすれば定電流源11より一
定の電流が流出し電流ミラー回路CM1とトラン
ジスタ14に与えられる。電流ミラー回路CM1
によつてトランジスタ13のコレクタ電流はエミ
ツタ面積の比に応じてトランジスタ12のコレク
タ電流のn倍となつてNPN型トランジスタ14
のベースに加わる。ここでトランジスタ14の電
流増幅率をhfeすると、n・hfeの増幅率を有する
増幅器によつてミラー積分したこととなつてコン
デンサCの容量が等価的に大きくなる。そして時
刻t2はこのトランジスタ14のコレクタ端子電
圧が所定値以上となればコンパレータ15によつ
て出力が出され、無接点スイツチを動作させるよ
うに制御する。ここでトランジスタ14の電流増
幅率は従来例と同様に温度によつて変化するが、
ICチツプ上に形成された電流ミラー回路のエミ
ツタ面積は温度変化に依存しない。それ故従来例
に比べて増幅率の変動を大幅に小さくすることが
でき、安定したリセツト時間Tを得ることが可能
となる。
Next, the operation of the first embodiment described above will be explained. FIG. 3 is a graph showing changes in power supply voltage after power is turned on. In this figure, if the power is turned on at time to, then the voltage will rise as shown in Figure 3, but at time t1 it will reach a predetermined voltage level.
When the voltage reaches Vr, the voltage detection circuit 10 provides an output to the constant current source 11. Then, a constant current flows out from the constant current source 11 and is applied to the current mirror circuit CM1 and the transistor 14. Current mirror circuit CM1
Therefore, the collector current of the transistor 13 becomes n times the collector current of the transistor 12 according to the ratio of the emitter areas, and the NPN type transistor 14
join the base of Here, if the current amplification factor of the transistor 14 is hfe, it means that mirror integration is performed by an amplifier having an amplification factor of n.hfe, and the capacitance of the capacitor C becomes equivalently large. Then, at time t2, when the voltage at the collector terminal of this transistor 14 exceeds a predetermined value, the comparator 15 outputs an output and controls the non-contact switch to operate. Here, the current amplification factor of the transistor 14 changes depending on the temperature as in the conventional example, but
The emitter area of a current mirror circuit formed on an IC chip does not depend on temperature changes. Therefore, fluctuations in the amplification factor can be significantly reduced compared to the conventional example, and a stable reset time T can be obtained.

又第2図に示した実施例についても同様に定電
流源11から電流が供給されると、積分コンデン
サCに流れる電流が電流ミラー回路CM2及びト
ランジスタ18によつて電流増幅され、ミラー積
分によつて等価的にコンデンサCの容量が大きく
なり、積分コンデンサCの端子電圧が徐々に上昇
する。従つてコンパレータ15によつて電源リセ
ツト時間Tを得ることが可能となる。
Similarly, in the embodiment shown in FIG. 2, when a current is supplied from the constant current source 11, the current flowing to the integrating capacitor C is amplified by the current mirror circuit CM2 and the transistor 18, and the current is amplified by mirror integration. As a result, the capacitance of capacitor C equivalently increases, and the terminal voltage of integrating capacitor C gradually increases. Therefore, the power supply reset time T can be obtained by the comparator 15.

尚以上説明した各実施例は電流ミラー回路によ
つて増幅した電流を更にトランジスタによつて増
幅することによつてミラー積分の増幅率を等価的
に大きくしていが、トランジスタによつて増幅さ
れた電流を電流ミラー回路によつて更に増幅する
ようにして等価的にミラー積分の増幅器の増幅率
を大きくするようにしてもよい。
In each of the embodiments described above, the current amplified by the current mirror circuit is further amplified by the transistor to equivalently increase the amplification factor of the mirror integral. The current may be further amplified by a current mirror circuit to equivalently increase the amplification factor of the mirror integral amplifier.

又以上説明した各実施例はいずれも電流ミラー
回路とトランジスタとを縦続接続しているが、二
つの電流ミラー回路を用いて電流増幅するように
することも可能である。
Further, in each of the embodiments described above, a current mirror circuit and a transistor are connected in cascade, but it is also possible to use two current mirror circuits to amplify the current.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による無接点スイツチの電源リ
セツト回路の一実施例を示す回路図、第2図は本
発明による電源リセツト回路の他の実施例を示す
回路図、第3図はその電源投入後の電源電圧を示
すグラフ、第4図及び第5図は従来の電源リセツ
ト回路の一例を示す回路図である。 1,11……定電流源、2〜5,12〜14,
16〜18……トランジスタ、10……電圧検知
回路、15……コンパレータ、C……積分コンデ
ンサ、CM1,CM2……電流ミラー回路。
Fig. 1 is a circuit diagram showing one embodiment of the power reset circuit of a non-contact switch according to the present invention, Fig. 2 is a circuit diagram showing another embodiment of the power supply reset circuit according to the present invention, and Fig. 3 is a circuit diagram showing the power supply reset circuit of the non-contact switch according to the present invention. Graphs showing the subsequent power supply voltage, and FIGS. 4 and 5 are circuit diagrams showing an example of a conventional power supply reset circuit. 1, 11...constant current source, 2-5, 12-14,
16-18...transistor, 10...voltage detection circuit, 15...comparator, C...integrating capacitor, CM1, CM2...current mirror circuit.

Claims (1)

【特許請求の範囲】 1 無接点スイツチにおいて用いられ電源投入後
の所定時間出力を停止させる電源リセツト回路に
おいて、 積分用コンデンサと、 電源電圧が所定値に達したときに前記積分用コ
ンデンサの充電を開始する電流源と、 エミツタ面積の異なる一対のトランジスタによ
る電流ミラー回路を用いて電流増幅器を構成し、
該電流増幅器を用いて前記積分用コンデンサを充
電するミラー積分回路と、 前記積分用コンデンサの電圧を所定レベルと比
較し充電電圧が所定値に達したときにリセツトを
停止させる比較手段と、を具備することを特徴と
する無接点スイツチの電源リセツト回路。 2 前記ミラー積分回路は、電流ミラー回路と電
流増幅用トランジスタとを縦続接続して構成した
ことを特徴とする特許請求の範囲第1項記載の無
接点スイツチの電源リセツト回路。
[Claims] 1. A power supply reset circuit used in a non-contact switch that stops output for a predetermined period of time after power is turned on, comprising: an integrating capacitor; and charging of the integrating capacitor when the power supply voltage reaches a predetermined value. Construct a current amplifier using a current source to start and a current mirror circuit consisting of a pair of transistors with different emitter areas,
A Miller integrating circuit that charges the integrating capacitor using the current amplifier; and comparing means that compares the voltage of the integrating capacitor with a predetermined level and stops resetting when the charging voltage reaches the predetermined value. A power reset circuit for a non-contact switch characterized by: 2. The power supply reset circuit for a non-contact switch according to claim 1, wherein the mirror integration circuit is constructed by cascading a current mirror circuit and a current amplification transistor.
JP15791784A 1984-07-27 1984-07-27 Power supply reset circuit of contactless switch Granted JPS6135614A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15791784A JPS6135614A (en) 1984-07-27 1984-07-27 Power supply reset circuit of contactless switch
DE8585109521T DE3582620D1 (en) 1984-07-27 1985-07-29 SWITCH-ON RESET FOR A CONTACTLESS SWITCH.
US06/759,989 US4748352A (en) 1984-07-27 1985-07-29 Power source reset circuit for contactless switch
AT85109521T ATE63019T1 (en) 1984-07-27 1985-07-29 POWER ON RESET CIRCUIT FOR A CONTACTLESS SWITCH.
EP85109521A EP0169583B2 (en) 1984-07-27 1985-07-29 Power-on reset circuit for contactless switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15791784A JPS6135614A (en) 1984-07-27 1984-07-27 Power supply reset circuit of contactless switch

Publications (2)

Publication Number Publication Date
JPS6135614A JPS6135614A (en) 1986-02-20
JPH058608B2 true JPH058608B2 (en) 1993-02-02

Family

ID=15660279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15791784A Granted JPS6135614A (en) 1984-07-27 1984-07-27 Power supply reset circuit of contactless switch

Country Status (1)

Country Link
JP (1) JPS6135614A (en)

Also Published As

Publication number Publication date
JPS6135614A (en) 1986-02-20

Similar Documents

Publication Publication Date Title
US5369308A (en) Power transistor switching circuit with controlled turn-off
US4748352A (en) Power source reset circuit for contactless switch
JPH0514064A (en) Amplifier with two modes of operation
US4871985A (en) Low noise relaxation oscillator
US4293822A (en) Gated AGC amplifier with dc feedback
US6515462B2 (en) Power supply device
US4540953A (en) Gain control circuit for obtaining a constant output signal amplitude by attenuating an input signal amplitude
JPS5836015A (en) Variable electronic impedance device
US4240041A (en) High-frequency amplifier circuit
JPS5922245B2 (en) Teiden Atsubias Cairo
EP0963038A2 (en) SRPP circuit having wide frequency range
JPS58501400A (en) Precision differential relaxation oscillator circuit
JPS6135614A (en) Power supply reset circuit of contactless switch
JP2666601B2 (en) Peak hold circuit
US5155395A (en) Filter circuit comprising an amplifier and a capacitor
US5365198A (en) Wideband amplifier circuit using npn transistors
EP0213677A2 (en) Differential amplifier with current steering to enhance slew rate
JPH0558287B2 (en)
JP2599429Y2 (en) Photoelectric conversion circuit
US4132963A (en) Gain controlled signal amplifier
JP2625892B2 (en) Malfunction prevention circuit at power-on
JPS5921531Y2 (en) Muting circuit for direct coupled amplifier
JPS5914817Y2 (en) Stabilized power supply circuit
JPS5821234Y2 (en) Tongue anti-multi vibrator
JP2982192B2 (en) Clamp circuit