JPH0587036B2 - - Google Patents
Info
- Publication number
- JPH0587036B2 JPH0587036B2 JP61075671A JP7567186A JPH0587036B2 JP H0587036 B2 JPH0587036 B2 JP H0587036B2 JP 61075671 A JP61075671 A JP 61075671A JP 7567186 A JP7567186 A JP 7567186A JP H0587036 B2 JPH0587036 B2 JP H0587036B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- doped region
- semiconductor
- atomic hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
- H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/084—Ion implantation of compound devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/128—Proton bombardment of silicon
Landscapes
- Junction Field-Effect Transistors (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
Description
技術分野
本発明は−半導体化合物を含む半導体デバ
イスとその製造に係る。 発明の背景 半導体技術においては、この数年間に主に新材
料の発見及びより優れた材料を製造する新しい方
法により、格段の進歩が見られた。このような進
歩の結果、半導体材料用の新しいデバイス応用例
が生み出されたが、このような応用例には異なる
製造技術が必要となることが多い。典型的にはこ
のような技術は、サイズをより小さくすること、
デバイス中の種々の形成物の位置をより正確に決
めること、構造中の種々の形成物の形状をより正
確にすること、半導体表面に対する金属物質の付
着性を高めることなどを目標としている。 特に重要なのは−半導体化合物を含む半導
体デバイス（例えば集積回路、光電半導体デバイ
ス、メモリ）の開発である。そのような半導体材
料は、数多くの望ましい特性を有している。例え
ば移動度が高く、光学特性が優れている。−
半導体化合物を用いてデバイスを製造する際に
は、ｎ型伝導領域に極めて近い所に高抵抗領域を
形成することが非常に望ましい。これは一つの型
の回路または回路の一部を回路の他の部分から隔
離するのに用いることができるし、さらに種々の
回路または集積デバイスを形成するのに用いるこ
ともできる。実際数多くの応用例においてそのよ
うな装置を急速にかつ好都合に製造することが極
めて望ましい。 半導体に水素を用いることには現在かなりの関
心が持たれている。例えばテイー．エス．シー
（T.S.Shi）ら、フイジカ ステータス オブ ソ
リジ（Physica Status of Solidi）Ａ，vol.74，
pp.329−341，1982年、ダブル．エル．ハンセン
（W.L.Hansen）ら、アイイーイーイー トラン
ザクシヨンズ オン ヌクリア サイエンス
（IEEE Transaction on Nuclear Science）vol.
NS−29，No.１，pp.738−744，1982年２月、ジオ
イ．ダブル．コーベツト（J.W.Corbett）ら、フ
イジツクス レターズ（Physics Letters）
vol.93A，No.６，pp.303−304，1983年１月24日、
及びピー．エス．ピアシイ（P.S.Peercy）ヌクリ
ア イン ストルメンツ アンド メソド
（Nuclear Instruments and Methods）vol.182，
pp.337−349，1981年を参照のこと。種々の半導
体における点欠陥または線欠陥による様々な深さ
のセンタを中和する際に原子状水素を用いる技術
については多くの文献がある。例えば、ジエイ．
エル．ベントン（J.L.Benton）ら、アプライド
フイジクス レターズ（Applied Physics
Letters）vol.36，No.８，pp.670−671，1980年４
月15日、エス．ジエイ．ピアトン（S.J.Pearton）
ら、フイジツクス レビユー（Physics Review）
B.vol.26，No.12，pp.7105−7108，1982年12月15
日、エス ジエイ ピアトン（S.J.Pearton）ア
プライド フイジツクス レターズ（Applied
Physics Letters）vol.40，No.３，pp.253−255，
1982年２月１日、ジエイ．ラゴウスキー（J.
Lagowski）ら、アプライド フイジツクス レ
ターズ（Applied Physics Letters）vol.41，No.
11，pp.1078−1080，1982年12月１日、エス．ジ
エイ．ピアトン（S.J.Pearton）ジヤーナル オ
ブ アプライド フイジツクス（Journal of
Applied Physics）vol.53，No.６，pp.4509−
4511，1982年６月，及びシー．エイチ．シーガ
（C.H.Seager）ら、ジヤーナル オブ アプライ
ド フイジツクス（Journal of Applied
Physics）vol.52，No.２，pp.1050−1055，1981年
を参照のこと。さらに、シリコン中のボロンの浅
いアクセプタを原子状水素で中和する実験につい
ては、例えばシー．サー（C.Sah）ら、アプライ
ド フイジツクス レターズ（Applied Physics
Letters）vol.43，No.２，pp.204−206，1983年７
月15日及びジエイ アイ パンコーブ（J.I.
Pankove）らフイジカル レビユー リターズ
（Physical Review Letters）vol.51，No.24，
pp.2224−2225，1983年12月12日を参照のこと。
しかし、これらの結果は水酸基イオンに起因する
もので水素原子によるものではないと示されてい
る。（ダブル．エル．ハンセン（W.L.Hansen）
らアプライド フイジツクス レターズ
（Applied Physics Letters）vol.44，No.６，
pp.606−608，1984年３月15日を参照のこと。） −半導体化合物を用いて半導体デバイスを
製造する際、高抵抗領域を創生するために、−
化合物中のドナー種を中和するための工程を用
いること、特にそのような中和領域を正確に位置
決めするための工程を用いることが極めて望まし
い。さらに中和領域が部分的にドナー領域に戻さ
れ、ドナー領域の位置決めが正確に行なわれる製
造工程が極めて望ましい。 発明の概要 本発明は、ドープされた−半導体化合物を
含み、ドープ領域の少なくとも一部分が原子状水
素の拡散によつて比較的工程工の領域に変換され
る半導体デバイスの製造方法である。浅いドーパ
ント（例えばシリコン、イオン、すず、テルル、
セレンなど）のみが興味の対象となる。というの
は、これらは−半導体材料をドープするのに
広く用いられるし、この材料の半導体特性に大き
な影響を及ぼすからである。典型的には対象は伝
導帯が約25meV以内のエネルギーレベルを形成
するドーパントにしぼられる。（150meVでも可
能である。）また、対象は、水素原子がドーパン
トを中和する場合にしぼられる。というのは、こ
れによりかなり安定した抵抗領域が生じるからで
ある。原子状水素の導入は、通常は水素プラズマ
を用いて行なわれる。しかし、他の工程（例えば
原子状水素の電解挿入）を用いることもできる。
原子状水素はドナー原子と結合し、電子に満たさ
れた深いレベルを形成するものと考えられる。こ
の原子は原子状水素がなければ伝導帯に寄与した
ものである。このため自由キヤリア密度が減少
し、こうして処理領域の電気的抵抗が増大する。
例えばｎ型GaAs（Si）を用いると、250℃におけ
る水素プラズマ露出により自由キヤリア導電率が
数けた減少する。この効果は、影響を受けた領域
を短時間（約３分間）高温（典型的には420℃）
に露出させることにより逆になる。本発明の実施
にあたり、水素プラズマに露出される領域の描写
は普通、マスクなどを含む様々な手段により行な
うことができる。また、逆工程の描写は局所的加
熱を行なうため、例えば熱反射マスクまたは放射
ビーム（例えばレーザビームまたは電子ビーム）
を用いて行なうことができる。ストライプ構造
（stripe−geometry）レーザを含む前述の工程と
様々な種類の集積回路とを用いて種々のデバイス
を製造することができる。 実施例の説明 本発明は、ｎ型−半導体化合物中に拡散し
た原子状水素はドーピングを中和し、影響を受け
た領域の抵抗を著しく増大させるという観測に基
づくものである。一般にそのような工程は、200
℃以上で半導体の安定性により決定される上限ま
での温度で最も良く実行される。さらに、特定ド
ープの原子状水素で中和された領域を高温（一般
には約275℃以上）に加熱すると、原子状水素が
存在しないときは、この領域はもとのｎ型半導体
状態に戻ることが観測されている。 本発明は浅いドナー ドープを有する−半
導体化合物に適用することができる。浅いドナー
ドーパントは伝導帯に近いエネルギーを創生す
るドーパントである。一般に約25meV以内の伝
導帯レベルがドーピング効率を良くするために好
まれ、9mevまたは6meV以内のレベルがさらに
好まれる。 本発明は基板材料（典型的にはGaAs及びInP）
上で、または基板上に成長させたエピタキシヤル
層（通常は二元、三元または四元材料）上で実施
することができる。ガリウムヒ素上の典型的なエ
ピタキシヤル材料はガリウムヒ素、ガリウムアル
ミニウムヒ素、ガリウムヒ素に格子整合されたガ
リウムインジウムリンである。インジウムリン上
の典型的なエピタキシヤル材料はインジウムリ
ン、インジウムガリウムヒ素（例えばIn0.53Ga0.47
As）及びアルミニウムインジウムヒ素（例えば
Ａ0.47In0.53As）である。ｎ型−半導体化合
物用の典型的なドーパントはシリコン、イオウ、
スズ及びテルルである。 InP、及びリンを含むエピタキシヤル層（例え
ばInGaAsP）の場合は、原子状水素への露出の
間にリンの表面損失を避けるため難等かの備えを
しなければならない。この備えというのは、原子
状水素に対しては透過性をもつがリンに対しては
持たない。InP上のうすい保護層を用いるとか、
あるいはInPの表面からのリンの欠乏を防ぐため
のガス状リン源を用いることである。他の化合物
も保護を必要とする。例えばInGaAsであるが、
これはヒ素がGaAsよりも結合が弱い。 一般に言えば、−化合物半導体中の浅いド
ナーを中和する工程は、浅いドナーが位置してい
る領域に原子状水素を導入することである。−
半導体化合物の好適な温度は200℃ないし400℃
であり、225℃ないし300℃の範囲が最適である。
約200℃より低いとドナー中和は都合が悪いほど
にゆつくりと起こり、約400℃より高いと効果は
自ずと鈍り、その結果ドナー中和の効果を完全に
得るのが困難なことがある。225℃ないし300℃の
温度範囲では、ドナードパントの急速かつ最大の
中和が得られる。 前述のように、この方法はバルク材料及び層状
材料に適用可能である。バルク材料を用いる典型
的な応用例は通常、（例えばGaAs基板上に）絶
縁表面層を形成する例である。層状構造の場合
は、原子状水素の貫通の深さに注意を払わなくて
はならない。軽くドープされた材料の場合、水素
中和はかなりの深さ（例えば約２×1015cm-3のキ
ヤリア濃度の場合2μm）まで起きる。より強くド
ープされた層の場合は、貫通はいく分少ない（典
型的にはキヤリア濃度2.4×1017cm-3の場合
0.6μm、２×1018cm-3の場合約0.4μm）。温度を高
くするかまたは露出時間を長くすれば、貫通をよ
り深くすることは可能である。 シリコンをドープしたガリウムヒ素を用いドー
プ深さを100nmみまんさらに70nm未満にすると、
思いがけなく良い結果が得られる。典型的には、
このような例は、半絶縁性ガリウムヒ素のごとき
絶縁基板上にドープされたガリウムヒ素のうすい
層を堆積させることで作られる。浅くイオンを打
ち込まれた例も用いられる。このような例では、
特に約1017cm-3以上のキヤリア濃度でドープされ
た場合には抵抗の変化が大きくなり、回路を描写
したり回路または集積アレイの部分を隔離する機
能を果たすことができる。 水素プラズマ工程についてはアール．ピー．エ
イチ．チヤン（R.P.H.Chang）の「半導体とそ
の酸化物の水素プラズマ エツチング」
（Hydrogen Plasma Etching of
Semiconductors and Their Oxides）と題する
文献、ジヤーナル オブ バキユーム サイエン
ス アンド テクノロジー（Journal of
Vacuum Science and Technology）vol.20，No.
１，1982年１月に記載されている。しかしなが
ら、ドナー中和のための水素挿入は、半導体のプ
ラズマエツチングが無視できるほどに減少するよ
うな低いプラズマパワー密度においても最も良く
なされる。原子状水素の電気化学的導入は、−
半導体化合物中の浅いドナーの電気的活性度を
中和するのにも有用である。この電気化学的工程
は200℃ないし400℃の温度範囲でも行なうことが
できる。250℃前後（例えば225−300℃）が最適
である。 様々なサンプルを原子状水素に露出させ、これ
らのサンプルの電気的特性に対する原子状水素の
効果を示し、かつこの効果が原子状水素に起因す
るものであることを示すために露出前後の電気的
特性を調べた。 サンプルをＡ，Ｂ，Ｃ……の順に命名した。サ
ンプルは全て（100）配向ガリウムヒ素であつた。
最初の３個のサンプルは分子ビームエピタキシ
（MBE）で成長させた層であり、サンプルＡはキ
ヤリア濃度2.2×1015cm-3の厚さ3μmの層、サンプ
ルＢは初期ドーピングレベル2.4×1017cm-3の厚さ
1.2μmの層、サンプルＣはキヤリア濃度２×1018
cm-3の厚さ50mmの層であつた。サンプルＤは水平
ブリツジマン（Bridgman）技術によつて成長さ
せた。シリコンをドープしたガリウムひ素のバル
ク結晶であつた。キヤリア濃度は1.4×1018cm-3で
あつた。サンプルＥはシリコンを打ち込んだサン
プルであつた。打ち込みは、液体封入チヨクラル
スキー（Czochralski）技術によつて成長させた
半絶縁性非ドープガリウムヒ素上で行なわれた。
打ち込み工程ではサンプルを60keVの29Siイオン
に線量３×1012cm-2で露出させ、制御したAs−
H2ふんい気中850℃で20分間にわたり焼きなまし
た。 水素プラズマ露出は低周波（〜30KHz）で動作
する容量結合平行板反応装置（テクニクスPEII）
で行なつた。この低い周波数では基板を原子状水
素に露出させる他に、基板に強いイオン照射（例
えばH2 +、H+）を行なうことになる。露出は250
℃で30分間、H2圧を98.9Pa（750mTorr）、プラズ
マパワー密度を0.08Wcm-2にして行なつた。駆動
電極に現れたR.F.電圧の振幅は280Vであつた。
100sccmの純粋H2流を用いた。冷たい基板テー
ブル上に配置する直前に、自然酸化物を除去する
ためGaAsウエハを有機溶媒中で洗い希釈HFに
浸した。約66.7pa（500mTorr）でN2を流しなが
ら250℃まで加熱した。プラズマ露出の後、圧力
数paのH2ふんい気下でGaAsウエハを冷却可能状
態にした。GaAsのプラズマエツチングの程度を
測定したが10nm未満であつた。R.F.振幅がわず
かに大きく300Vである点を除いて同じ条件にし
てヘリウムプラズマ露出を行なつた。 電気化学的水素挿入は、Siを打ち込んだGaAs
の陰極と炭素の陽極から成る単純な双電極槽内の
H3PO4電解液から、同一の温度で行なつた。一
定の電流密度〜10-2Ａcm-2を用いたが、運搬され
た電荷のほとんどはH2の放出に費やされた。こ
のような工程は結晶シリコン中の深いレベルのセ
ンタを中和するのに用いられている。（エス．ジ
エイ．ピアトン（S.J.Pearton）ら、ジヤーナル
オブ アプライド フイジツクス（Journal of
Applied Physics）vol.55，pp.1221−1223，1984
年） フアン デア ポー（Van der Pauw）法を
用い、300°K及び77°Kで層Ｂ上でホール（Hall）
測定を行なつた。層Ｃの抵抗は送信ライン技術を
用いて電流−電圧測定から推定した。水素処理の
前後に層Ｃを除く全てのサンプルにおけるシリコ
ンの活性状況を調べるために300〓で、20KHzに
おける容量−電圧測定を行なつた。容量−電圧測
定には、MSIモデル102の水銀プローブと
HP4275A LCRメータとを用いた。水素処理を行
なわなかつた打ち込みサンプルでは、電気的活性
状況は予期した状況に非常に近く、表面から
0.05μmの所でピークドープ密度が3.5×1017cm-
３であつた。打ち込みサンプルをプラズマまたは
電解槽で水素処理した後では、シリコンドーパン
トの電気的活性は完全に中和され、打ち込まれた
領域は打ち込まれなかつたウエハと同一の抵抗を
有していた。さらに、MBEサンプルＡ及びＢの
容量−電圧特性はバルクn+結晶と同様、表面に
近い層部分でキヤリア濃度が著しく減少している
ことを示している。キヤリア濃度が改変される深
さはSiドープのレベルの逆数に依存する。強くド
ープされた２つのサンプルの場合、１けた以上表
面に近い領域でキヤリア濃度が減少した。表面に
近い方の正確な値は、付加バイアスがゼロの場
合、空間電荷幅が大きいので測定できない。この
ことは表面層の抵抗が大きいことの証拠である。
Si打ち込みサンプルのヘリウムプラズマ露出で
は、キヤリア濃度状況の変化は起きなかつた。こ
れらの結果、GaAs（Si）に水素を導入するとシ
リコンドナーを不活性化することができるという
ことを明らかに示している。 ドナー キヤリアの水素中和の効果を決めるた
めに様々な測定を行なつた。これらの測定は中に
は、水素拡散の前後での様々な温度におけるホー
ル測定及び導電率測定が含まれる。特に重要なの
は、水素拡散の前後におけるキヤリア密度とキヤ
リア移動度である。 表１に室温及び液体窒素温度におけるサンプル
Ｂ及びＣについてのホール測定及び導電率測定の
結果の一部を示す。サンプルＢとＣの層の厚さ
は、それぞれ1.2μmと0.05μmである。水素プラズ
マ露出の前にはサンプルＢの層のドープレベルは
2.4×1017cm-3，サンプルＣは２×1018cm-3であつ
た。記号ｎ（300K）は300Kにおけるキヤリア密
度、μ（300k）は300Kにおけるキヤリア移動度、
ρ（300K）は300Kにおける抵抗率を表している。
イスとその製造に係る。 発明の背景 半導体技術においては、この数年間に主に新材
料の発見及びより優れた材料を製造する新しい方
法により、格段の進歩が見られた。このような進
歩の結果、半導体材料用の新しいデバイス応用例
が生み出されたが、このような応用例には異なる
製造技術が必要となることが多い。典型的にはこ
のような技術は、サイズをより小さくすること、
デバイス中の種々の形成物の位置をより正確に決
めること、構造中の種々の形成物の形状をより正
確にすること、半導体表面に対する金属物質の付
着性を高めることなどを目標としている。 特に重要なのは−半導体化合物を含む半導
体デバイス（例えば集積回路、光電半導体デバイ
ス、メモリ）の開発である。そのような半導体材
料は、数多くの望ましい特性を有している。例え
ば移動度が高く、光学特性が優れている。−
半導体化合物を用いてデバイスを製造する際に
は、ｎ型伝導領域に極めて近い所に高抵抗領域を
形成することが非常に望ましい。これは一つの型
の回路または回路の一部を回路の他の部分から隔
離するのに用いることができるし、さらに種々の
回路または集積デバイスを形成するのに用いるこ
ともできる。実際数多くの応用例においてそのよ
うな装置を急速にかつ好都合に製造することが極
めて望ましい。 半導体に水素を用いることには現在かなりの関
心が持たれている。例えばテイー．エス．シー
（T.S.Shi）ら、フイジカ ステータス オブ ソ
リジ（Physica Status of Solidi）Ａ，vol.74，
pp.329−341，1982年、ダブル．エル．ハンセン
（W.L.Hansen）ら、アイイーイーイー トラン
ザクシヨンズ オン ヌクリア サイエンス
（IEEE Transaction on Nuclear Science）vol.
NS−29，No.１，pp.738−744，1982年２月、ジオ
イ．ダブル．コーベツト（J.W.Corbett）ら、フ
イジツクス レターズ（Physics Letters）
vol.93A，No.６，pp.303−304，1983年１月24日、
及びピー．エス．ピアシイ（P.S.Peercy）ヌクリ
ア イン ストルメンツ アンド メソド
（Nuclear Instruments and Methods）vol.182，
pp.337−349，1981年を参照のこと。種々の半導
体における点欠陥または線欠陥による様々な深さ
のセンタを中和する際に原子状水素を用いる技術
については多くの文献がある。例えば、ジエイ．
エル．ベントン（J.L.Benton）ら、アプライド
フイジクス レターズ（Applied Physics
Letters）vol.36，No.８，pp.670−671，1980年４
月15日、エス．ジエイ．ピアトン（S.J.Pearton）
ら、フイジツクス レビユー（Physics Review）
B.vol.26，No.12，pp.7105−7108，1982年12月15
日、エス ジエイ ピアトン（S.J.Pearton）ア
プライド フイジツクス レターズ（Applied
Physics Letters）vol.40，No.３，pp.253−255，
1982年２月１日、ジエイ．ラゴウスキー（J.
Lagowski）ら、アプライド フイジツクス レ
ターズ（Applied Physics Letters）vol.41，No.
11，pp.1078−1080，1982年12月１日、エス．ジ
エイ．ピアトン（S.J.Pearton）ジヤーナル オ
ブ アプライド フイジツクス（Journal of
Applied Physics）vol.53，No.６，pp.4509−
4511，1982年６月，及びシー．エイチ．シーガ
（C.H.Seager）ら、ジヤーナル オブ アプライ
ド フイジツクス（Journal of Applied
Physics）vol.52，No.２，pp.1050−1055，1981年
を参照のこと。さらに、シリコン中のボロンの浅
いアクセプタを原子状水素で中和する実験につい
ては、例えばシー．サー（C.Sah）ら、アプライ
ド フイジツクス レターズ（Applied Physics
Letters）vol.43，No.２，pp.204−206，1983年７
月15日及びジエイ アイ パンコーブ（J.I.
Pankove）らフイジカル レビユー リターズ
（Physical Review Letters）vol.51，No.24，
pp.2224−2225，1983年12月12日を参照のこと。
しかし、これらの結果は水酸基イオンに起因する
もので水素原子によるものではないと示されてい
る。（ダブル．エル．ハンセン（W.L.Hansen）
らアプライド フイジツクス レターズ
（Applied Physics Letters）vol.44，No.６，
pp.606−608，1984年３月15日を参照のこと。） −半導体化合物を用いて半導体デバイスを
製造する際、高抵抗領域を創生するために、−
化合物中のドナー種を中和するための工程を用
いること、特にそのような中和領域を正確に位置
決めするための工程を用いることが極めて望まし
い。さらに中和領域が部分的にドナー領域に戻さ
れ、ドナー領域の位置決めが正確に行なわれる製
造工程が極めて望ましい。 発明の概要 本発明は、ドープされた−半導体化合物を
含み、ドープ領域の少なくとも一部分が原子状水
素の拡散によつて比較的工程工の領域に変換され
る半導体デバイスの製造方法である。浅いドーパ
ント（例えばシリコン、イオン、すず、テルル、
セレンなど）のみが興味の対象となる。というの
は、これらは−半導体材料をドープするのに
広く用いられるし、この材料の半導体特性に大き
な影響を及ぼすからである。典型的には対象は伝
導帯が約25meV以内のエネルギーレベルを形成
するドーパントにしぼられる。（150meVでも可
能である。）また、対象は、水素原子がドーパン
トを中和する場合にしぼられる。というのは、こ
れによりかなり安定した抵抗領域が生じるからで
ある。原子状水素の導入は、通常は水素プラズマ
を用いて行なわれる。しかし、他の工程（例えば
原子状水素の電解挿入）を用いることもできる。
原子状水素はドナー原子と結合し、電子に満たさ
れた深いレベルを形成するものと考えられる。こ
の原子は原子状水素がなければ伝導帯に寄与した
ものである。このため自由キヤリア密度が減少
し、こうして処理領域の電気的抵抗が増大する。
例えばｎ型GaAs（Si）を用いると、250℃におけ
る水素プラズマ露出により自由キヤリア導電率が
数けた減少する。この効果は、影響を受けた領域
を短時間（約３分間）高温（典型的には420℃）
に露出させることにより逆になる。本発明の実施
にあたり、水素プラズマに露出される領域の描写
は普通、マスクなどを含む様々な手段により行な
うことができる。また、逆工程の描写は局所的加
熱を行なうため、例えば熱反射マスクまたは放射
ビーム（例えばレーザビームまたは電子ビーム）
を用いて行なうことができる。ストライプ構造
（stripe−geometry）レーザを含む前述の工程と
様々な種類の集積回路とを用いて種々のデバイス
を製造することができる。 実施例の説明 本発明は、ｎ型−半導体化合物中に拡散し
た原子状水素はドーピングを中和し、影響を受け
た領域の抵抗を著しく増大させるという観測に基
づくものである。一般にそのような工程は、200
℃以上で半導体の安定性により決定される上限ま
での温度で最も良く実行される。さらに、特定ド
ープの原子状水素で中和された領域を高温（一般
には約275℃以上）に加熱すると、原子状水素が
存在しないときは、この領域はもとのｎ型半導体
状態に戻ることが観測されている。 本発明は浅いドナー ドープを有する−半
導体化合物に適用することができる。浅いドナー
ドーパントは伝導帯に近いエネルギーを創生す
るドーパントである。一般に約25meV以内の伝
導帯レベルがドーピング効率を良くするために好
まれ、9mevまたは6meV以内のレベルがさらに
好まれる。 本発明は基板材料（典型的にはGaAs及びInP）
上で、または基板上に成長させたエピタキシヤル
層（通常は二元、三元または四元材料）上で実施
することができる。ガリウムヒ素上の典型的なエ
ピタキシヤル材料はガリウムヒ素、ガリウムアル
ミニウムヒ素、ガリウムヒ素に格子整合されたガ
リウムインジウムリンである。インジウムリン上
の典型的なエピタキシヤル材料はインジウムリ
ン、インジウムガリウムヒ素（例えばIn0.53Ga0.47
As）及びアルミニウムインジウムヒ素（例えば
Ａ0.47In0.53As）である。ｎ型−半導体化合
物用の典型的なドーパントはシリコン、イオウ、
スズ及びテルルである。 InP、及びリンを含むエピタキシヤル層（例え
ばInGaAsP）の場合は、原子状水素への露出の
間にリンの表面損失を避けるため難等かの備えを
しなければならない。この備えというのは、原子
状水素に対しては透過性をもつがリンに対しては
持たない。InP上のうすい保護層を用いるとか、
あるいはInPの表面からのリンの欠乏を防ぐため
のガス状リン源を用いることである。他の化合物
も保護を必要とする。例えばInGaAsであるが、
これはヒ素がGaAsよりも結合が弱い。 一般に言えば、−化合物半導体中の浅いド
ナーを中和する工程は、浅いドナーが位置してい
る領域に原子状水素を導入することである。−
半導体化合物の好適な温度は200℃ないし400℃
であり、225℃ないし300℃の範囲が最適である。
約200℃より低いとドナー中和は都合が悪いほど
にゆつくりと起こり、約400℃より高いと効果は
自ずと鈍り、その結果ドナー中和の効果を完全に
得るのが困難なことがある。225℃ないし300℃の
温度範囲では、ドナードパントの急速かつ最大の
中和が得られる。 前述のように、この方法はバルク材料及び層状
材料に適用可能である。バルク材料を用いる典型
的な応用例は通常、（例えばGaAs基板上に）絶
縁表面層を形成する例である。層状構造の場合
は、原子状水素の貫通の深さに注意を払わなくて
はならない。軽くドープされた材料の場合、水素
中和はかなりの深さ（例えば約２×1015cm-3のキ
ヤリア濃度の場合2μm）まで起きる。より強くド
ープされた層の場合は、貫通はいく分少ない（典
型的にはキヤリア濃度2.4×1017cm-3の場合
0.6μm、２×1018cm-3の場合約0.4μm）。温度を高
くするかまたは露出時間を長くすれば、貫通をよ
り深くすることは可能である。 シリコンをドープしたガリウムヒ素を用いドー
プ深さを100nmみまんさらに70nm未満にすると、
思いがけなく良い結果が得られる。典型的には、
このような例は、半絶縁性ガリウムヒ素のごとき
絶縁基板上にドープされたガリウムヒ素のうすい
層を堆積させることで作られる。浅くイオンを打
ち込まれた例も用いられる。このような例では、
特に約1017cm-3以上のキヤリア濃度でドープされ
た場合には抵抗の変化が大きくなり、回路を描写
したり回路または集積アレイの部分を隔離する機
能を果たすことができる。 水素プラズマ工程についてはアール．ピー．エ
イチ．チヤン（R.P.H.Chang）の「半導体とそ
の酸化物の水素プラズマ エツチング」
（Hydrogen Plasma Etching of
Semiconductors and Their Oxides）と題する
文献、ジヤーナル オブ バキユーム サイエン
ス アンド テクノロジー（Journal of
Vacuum Science and Technology）vol.20，No.
１，1982年１月に記載されている。しかしなが
ら、ドナー中和のための水素挿入は、半導体のプ
ラズマエツチングが無視できるほどに減少するよ
うな低いプラズマパワー密度においても最も良く
なされる。原子状水素の電気化学的導入は、−
半導体化合物中の浅いドナーの電気的活性度を
中和するのにも有用である。この電気化学的工程
は200℃ないし400℃の温度範囲でも行なうことが
できる。250℃前後（例えば225−300℃）が最適
である。 様々なサンプルを原子状水素に露出させ、これ
らのサンプルの電気的特性に対する原子状水素の
効果を示し、かつこの効果が原子状水素に起因す
るものであることを示すために露出前後の電気的
特性を調べた。 サンプルをＡ，Ｂ，Ｃ……の順に命名した。サ
ンプルは全て（100）配向ガリウムヒ素であつた。
最初の３個のサンプルは分子ビームエピタキシ
（MBE）で成長させた層であり、サンプルＡはキ
ヤリア濃度2.2×1015cm-3の厚さ3μmの層、サンプ
ルＢは初期ドーピングレベル2.4×1017cm-3の厚さ
1.2μmの層、サンプルＣはキヤリア濃度２×1018
cm-3の厚さ50mmの層であつた。サンプルＤは水平
ブリツジマン（Bridgman）技術によつて成長さ
せた。シリコンをドープしたガリウムひ素のバル
ク結晶であつた。キヤリア濃度は1.4×1018cm-3で
あつた。サンプルＥはシリコンを打ち込んだサン
プルであつた。打ち込みは、液体封入チヨクラル
スキー（Czochralski）技術によつて成長させた
半絶縁性非ドープガリウムヒ素上で行なわれた。
打ち込み工程ではサンプルを60keVの29Siイオン
に線量３×1012cm-2で露出させ、制御したAs−
H2ふんい気中850℃で20分間にわたり焼きなまし
た。 水素プラズマ露出は低周波（〜30KHz）で動作
する容量結合平行板反応装置（テクニクスPEII）
で行なつた。この低い周波数では基板を原子状水
素に露出させる他に、基板に強いイオン照射（例
えばH2 +、H+）を行なうことになる。露出は250
℃で30分間、H2圧を98.9Pa（750mTorr）、プラズ
マパワー密度を0.08Wcm-2にして行なつた。駆動
電極に現れたR.F.電圧の振幅は280Vであつた。
100sccmの純粋H2流を用いた。冷たい基板テー
ブル上に配置する直前に、自然酸化物を除去する
ためGaAsウエハを有機溶媒中で洗い希釈HFに
浸した。約66.7pa（500mTorr）でN2を流しなが
ら250℃まで加熱した。プラズマ露出の後、圧力
数paのH2ふんい気下でGaAsウエハを冷却可能状
態にした。GaAsのプラズマエツチングの程度を
測定したが10nm未満であつた。R.F.振幅がわず
かに大きく300Vである点を除いて同じ条件にし
てヘリウムプラズマ露出を行なつた。 電気化学的水素挿入は、Siを打ち込んだGaAs
の陰極と炭素の陽極から成る単純な双電極槽内の
H3PO4電解液から、同一の温度で行なつた。一
定の電流密度〜10-2Ａcm-2を用いたが、運搬され
た電荷のほとんどはH2の放出に費やされた。こ
のような工程は結晶シリコン中の深いレベルのセ
ンタを中和するのに用いられている。（エス．ジ
エイ．ピアトン（S.J.Pearton）ら、ジヤーナル
オブ アプライド フイジツクス（Journal of
Applied Physics）vol.55，pp.1221−1223，1984
年） フアン デア ポー（Van der Pauw）法を
用い、300°K及び77°Kで層Ｂ上でホール（Hall）
測定を行なつた。層Ｃの抵抗は送信ライン技術を
用いて電流−電圧測定から推定した。水素処理の
前後に層Ｃを除く全てのサンプルにおけるシリコ
ンの活性状況を調べるために300〓で、20KHzに
おける容量−電圧測定を行なつた。容量−電圧測
定には、MSIモデル102の水銀プローブと
HP4275A LCRメータとを用いた。水素処理を行
なわなかつた打ち込みサンプルでは、電気的活性
状況は予期した状況に非常に近く、表面から
0.05μmの所でピークドープ密度が3.5×1017cm-
３であつた。打ち込みサンプルをプラズマまたは
電解槽で水素処理した後では、シリコンドーパン
トの電気的活性は完全に中和され、打ち込まれた
領域は打ち込まれなかつたウエハと同一の抵抗を
有していた。さらに、MBEサンプルＡ及びＢの
容量−電圧特性はバルクn+結晶と同様、表面に
近い層部分でキヤリア濃度が著しく減少している
ことを示している。キヤリア濃度が改変される深
さはSiドープのレベルの逆数に依存する。強くド
ープされた２つのサンプルの場合、１けた以上表
面に近い領域でキヤリア濃度が減少した。表面に
近い方の正確な値は、付加バイアスがゼロの場
合、空間電荷幅が大きいので測定できない。この
ことは表面層の抵抗が大きいことの証拠である。
Si打ち込みサンプルのヘリウムプラズマ露出で
は、キヤリア濃度状況の変化は起きなかつた。こ
れらの結果、GaAs（Si）に水素を導入するとシ
リコンドナーを不活性化することができるという
ことを明らかに示している。 ドナー キヤリアの水素中和の効果を決めるた
めに様々な測定を行なつた。これらの測定は中に
は、水素拡散の前後での様々な温度におけるホー
ル測定及び導電率測定が含まれる。特に重要なの
は、水素拡散の前後におけるキヤリア密度とキヤ
リア移動度である。 表１に室温及び液体窒素温度におけるサンプル
Ｂ及びＣについてのホール測定及び導電率測定の
結果の一部を示す。サンプルＢとＣの層の厚さ
は、それぞれ1.2μmと0.05μmである。水素プラズ
マ露出の前にはサンプルＢの層のドープレベルは
2.4×1017cm-3，サンプルＣは２×1018cm-3であつ
た。記号ｎ（300K）は300Kにおけるキヤリア密
度、μ（300k）は300Kにおけるキヤリア移動度、
ρ（300K）は300Kにおける抵抗率を表している。
【表】
サンプルＢの場合、示したキヤリア濃度は全厚
1.2μmにわたる平均値である。この値は初期値の
約1/2である。この割合は、この層の最初の
0.5μm内で水素がシリコン原子を不活性化すると
いう事実と一致する。測定した移動度は水素原子
が到達しない領域におけるキヤリアの移動度であ
るから、予測されたように水素処理の前後でμは
同じである。強くドープしたうすい層（層Ｃ）の
場合抵抗率が少なくとも６けた増大するのを観測
した。これは自由キヤリア濃度の著しい減少を示
している。 上述の測定と結果により浅いドナーの−半
導体化合物中に原子状水素を拡散させると、影響
を受けた領域の半導体導電率が著しく減少し、ド
ープした−半導体化合物中に高抵抗領域が生
成されることが明らかである。 本発明は本方法を用いて有効に作られたある種
のデバイスを記載することによつて特によく説明
される。第１図にストライプ構造のダブルヘテロ
構造（double−heterostructure，DH）レーザ１
０を示す。ここで、活性領域１９は水素拡散を用
いて小さなチヤネルに規定されている。レーザ構
造１０はｐ−GaAs基板１１、金属電極１２及び
一連のエピタキシヤル層ｐ−ＡXGa1-XAs層１
３、ｎ−GaAsまたはｐ−GaAs層１４、ｎ−Ａ
XGa1-XAs層１５及びn+GaAs層１６から成る。
原子状水素は活性領域１９をそのままにして、活
性領域の外側の部分１７及び１８を高抵抗にする
ために用いられる。（例えばプラズマからの）原
子状水素が活性領域に到達するのを防ぐために通
常はマスクが用いられる。 本発明の方法は、同じ半導体チツプ上の部品間
の電気的隔離を与えるためにも用いることができ
る。このような電気的隔離はメサ構造により、即
ち一つのFET構造からの電気的影響が近傍の
FETに到達するのを防ぐため実際に材料を除去
する構造により与えられるのが普通である。原子
状水素による中和を用いると、プレーナ型ウエハ
の表面を後の処理（例えばフオトレジスト処理）
により適した状態に保つたまま、半導体ウエハへ
の影響をより少なくして、よりかんたんな方法を
実現できる。 典型的な例を第２図に示す。この図には半導体
回路の一部分の側面図が示されている。回路３０
は共通電極を有する一対のFETであり、一方は
エンハンスメント型、他方はデプレーシヨン型で
ある。このFET回路対はインバータ回路として
知られており、主に、デシタル デバイスを含む
種々のデバイスに用いられている。このFET対
は同一チツプ上の他のFET対から電気的に隔離
されている。 FET対回路３０は半絶縁性ガリウムヒ素の基
板（不図示）上に形成されている。基板上には、
非ドープカリウムヒ素のバツフアエピタキシヤル
層３１が形成されている。バツフア層の上方には
n+ＡGaAsの層３２（典型的組成は約1.5×1018
cm-3（±50％）の濃度にシリコンをドープされた
Ａ0.28Ga0.72As）が形成され、さらに、n+GaAs
の層３３（典型的には約2.0×1018cm-3（±50％）
の濃度にシリコンをドープ）が形成されている。
ＡGaAs層３２の典型的な厚さは30−40nm、
GaAs層３３のそれは約50nmである。この構成
により非ドープ半絶縁性基板中に二次元電子ガス
の狭い領域３４が生じる。（ここではドーピング
元素が電子移動度を制限しない。） このFET構造は共通電極３５を有する２つの
FET回路（エンハンスメント型FETとデプレー
シヨン型FET）から成る。この共通電極はエン
ハンスメント型FETのドレインとして、かつデ
プレーシヨン型FETのソースとして機能する。
エンハンスメント型FETの他の電極はゲート電
極３６とソース電極３７である。またデプレーシ
ヨン型FETのゲート電極３８はドレイン電極３
９も示されている。このFET対は半導体チツプ
上の同様の対から領域４０，４１により隔離され
ている。この領域４０，４１では原子状水素を用
いてドナーが中和されている。典型的には、隣接
するFET対間に高抵抗領域を形成するために所
望の領域に水素注入を行なうべく、水素プラズマ
とマスク技術とが用いられる。 本発明の他の重要な特徴は、水素で中和した領
域をｎ型伝導領域に戻す回復工程である。これは
概して275℃以上の温度に１秒ないし１時間加熱
することで実行される。通常、完全な回復が望ま
れ、約385℃以上の温度で数分間内に達成される。
かなり急速な回復を行なうには420℃以上の温度
が便利である。さらに高い温度でも急速回復は得
られるが、あまりにも高い温度（例えば800℃以
上）は材料または回路素子に損傷を与えないよう
に避けなければならない。 本発明のこの特徴を実施するには、様々な工程
を用いることができる。高抵抗領域を保護し、
−半導体のある所定の領域のみが回復されるの
を確実にするために熱きたは放射シールドを用い
ても良い。特に興味深いのはレーザを用いるこ
と、特にその周波数が、貫通により水素中和の深
さまで急速加熱が及ぶようなものであるレーザを
用いることである。レーザを用いると（レーザビ
ームより）半導体表面上に活性領域を描くことが
できる。 典型的には、第１図に示すストライプ構造レー
ザによりもたらされる。ここでは、半導体領域を
構造の中央に沿うストライプ１９に制限すること
が望ましい。そうするためには構造上部の層１
３，１４，１５，１６を原子状水素に露出させ、
レーザを用いてレーザ構造の中央に異たるまでス
トライプ１９を加熱し、このストライプを半導体
材料に変換する。
1.2μmにわたる平均値である。この値は初期値の
約1/2である。この割合は、この層の最初の
0.5μm内で水素がシリコン原子を不活性化すると
いう事実と一致する。測定した移動度は水素原子
が到達しない領域におけるキヤリアの移動度であ
るから、予測されたように水素処理の前後でμは
同じである。強くドープしたうすい層（層Ｃ）の
場合抵抗率が少なくとも６けた増大するのを観測
した。これは自由キヤリア濃度の著しい減少を示
している。 上述の測定と結果により浅いドナーの−半
導体化合物中に原子状水素を拡散させると、影響
を受けた領域の半導体導電率が著しく減少し、ド
ープした−半導体化合物中に高抵抗領域が生
成されることが明らかである。 本発明は本方法を用いて有効に作られたある種
のデバイスを記載することによつて特によく説明
される。第１図にストライプ構造のダブルヘテロ
構造（double−heterostructure，DH）レーザ１
０を示す。ここで、活性領域１９は水素拡散を用
いて小さなチヤネルに規定されている。レーザ構
造１０はｐ−GaAs基板１１、金属電極１２及び
一連のエピタキシヤル層ｐ−ＡXGa1-XAs層１
３、ｎ−GaAsまたはｐ−GaAs層１４、ｎ−Ａ
XGa1-XAs層１５及びn+GaAs層１６から成る。
原子状水素は活性領域１９をそのままにして、活
性領域の外側の部分１７及び１８を高抵抗にする
ために用いられる。（例えばプラズマからの）原
子状水素が活性領域に到達するのを防ぐために通
常はマスクが用いられる。 本発明の方法は、同じ半導体チツプ上の部品間
の電気的隔離を与えるためにも用いることができ
る。このような電気的隔離はメサ構造により、即
ち一つのFET構造からの電気的影響が近傍の
FETに到達するのを防ぐため実際に材料を除去
する構造により与えられるのが普通である。原子
状水素による中和を用いると、プレーナ型ウエハ
の表面を後の処理（例えばフオトレジスト処理）
により適した状態に保つたまま、半導体ウエハへ
の影響をより少なくして、よりかんたんな方法を
実現できる。 典型的な例を第２図に示す。この図には半導体
回路の一部分の側面図が示されている。回路３０
は共通電極を有する一対のFETであり、一方は
エンハンスメント型、他方はデプレーシヨン型で
ある。このFET回路対はインバータ回路として
知られており、主に、デシタル デバイスを含む
種々のデバイスに用いられている。このFET対
は同一チツプ上の他のFET対から電気的に隔離
されている。 FET対回路３０は半絶縁性ガリウムヒ素の基
板（不図示）上に形成されている。基板上には、
非ドープカリウムヒ素のバツフアエピタキシヤル
層３１が形成されている。バツフア層の上方には
n+ＡGaAsの層３２（典型的組成は約1.5×1018
cm-3（±50％）の濃度にシリコンをドープされた
Ａ0.28Ga0.72As）が形成され、さらに、n+GaAs
の層３３（典型的には約2.0×1018cm-3（±50％）
の濃度にシリコンをドープ）が形成されている。
ＡGaAs層３２の典型的な厚さは30−40nm、
GaAs層３３のそれは約50nmである。この構成
により非ドープ半絶縁性基板中に二次元電子ガス
の狭い領域３４が生じる。（ここではドーピング
元素が電子移動度を制限しない。） このFET構造は共通電極３５を有する２つの
FET回路（エンハンスメント型FETとデプレー
シヨン型FET）から成る。この共通電極はエン
ハンスメント型FETのドレインとして、かつデ
プレーシヨン型FETのソースとして機能する。
エンハンスメント型FETの他の電極はゲート電
極３６とソース電極３７である。またデプレーシ
ヨン型FETのゲート電極３８はドレイン電極３
９も示されている。このFET対は半導体チツプ
上の同様の対から領域４０，４１により隔離され
ている。この領域４０，４１では原子状水素を用
いてドナーが中和されている。典型的には、隣接
するFET対間に高抵抗領域を形成するために所
望の領域に水素注入を行なうべく、水素プラズマ
とマスク技術とが用いられる。 本発明の他の重要な特徴は、水素で中和した領
域をｎ型伝導領域に戻す回復工程である。これは
概して275℃以上の温度に１秒ないし１時間加熱
することで実行される。通常、完全な回復が望ま
れ、約385℃以上の温度で数分間内に達成される。
かなり急速な回復を行なうには420℃以上の温度
が便利である。さらに高い温度でも急速回復は得
られるが、あまりにも高い温度（例えば800℃以
上）は材料または回路素子に損傷を与えないよう
に避けなければならない。 本発明のこの特徴を実施するには、様々な工程
を用いることができる。高抵抗領域を保護し、
−半導体のある所定の領域のみが回復されるの
を確実にするために熱きたは放射シールドを用い
ても良い。特に興味深いのはレーザを用いるこ
と、特にその周波数が、貫通により水素中和の深
さまで急速加熱が及ぶようなものであるレーザを
用いることである。レーザを用いると（レーザビ
ームより）半導体表面上に活性領域を描くことが
できる。 典型的には、第１図に示すストライプ構造レー
ザによりもたらされる。ここでは、半導体領域を
構造の中央に沿うストライプ１９に制限すること
が望ましい。そうするためには構造上部の層１
３，１４，１５，１６を原子状水素に露出させ、
レーザを用いてレーザ構造の中央に異たるまでス
トライプ１９を加熱し、このストライプを半導体
材料に変換する。
第１図、本発明に従つて有効に製造されたスト
ライプ構造ダブルヘテロ構造レーザの斜視図、第
２図は、回路隔離が本発明に従つて有効に作られ
た、半導体チツプ上の電界効果トランジスタ回路
の側面図である。 主要部分の符号の説明、ストライプ構造ヘテロ
構造レーザ……１０、電界効果トランジスタ……
３０。
ライプ構造ダブルヘテロ構造レーザの斜視図、第
２図は、回路隔離が本発明に従つて有効に作られ
た、半導体チツプ上の電界効果トランジスタ回路
の側面図である。 主要部分の符号の説明、ストライプ構造ヘテロ
構造レーザ……１０、電界効果トランジスタ……
３０。
Claims (1)
- 【特許請求の範囲】 １ １つまたは複数のドナー ドーパントを有す
るドープ領域を含み、ストライプ構造へテロ構造
レーザーまたは電界効果トランジスタの製造に特
に適した少なくとも１つの−半導体化合物か
ら−半導体デバイスを製造する方法であつ
て、該ドープ領域の所望の部分における該ドナー
ドーパントの少なくとも一部を中和し、もつて
該ドープ領域の該所望部分の抵抗を増加させる工
程を含み、 該ドナー ドーパントは、伝導帯との差が０な
いし150meV範囲になるようなエネルギー レベ
ルを創生する浅井ドナー ドーパントであり、 該中和工程は原子状水素を該所望部分に導入す
ることにより行なわれることを特徴とする−
半導体デバイスを製造する方法。 ２ 特許請求の範囲第２項記載の方法において、 該差は０ないし約25meVの範囲であることを
特徴とする−半導体デバイスを製造する方
法。 ３ 特許請求の範囲第２項記載の方法において、 該差は０ないし約6meVの範囲であることを特
徴とする−半導体デバイスを製造する方法。 ４ 特許請求の範囲第１項、２項または３項記載
の方法において、 該原子状水素の導入は該ドープ領域において
200℃以上の温度で行なうことを特徴とする−
半導体デバイスを製造する方法。 ５ 特許請求の範囲第４項記載の方法において、 該原子状水素の導入は該ドープ領域において
225℃ないし300℃の範囲で行なうことを特徴とす
る−半導体デバイスを製造する方法。 ６ 特許請求の範囲第１項ないし５項のいずれか
１項記載の方法において、 該−半導体化合物はガリウムヒ素、ガリウ
ムアルミニウムヒ素、及びガリウムインジウムリ
ンから、またはインジウムリン、インジウムガリ
ウムヒ素、アルミニウムインジウムリン、及びイ
ンジウムガリウムひそリンから選択されることを
特徴とする−半導体デバイスを製造する方
法。 ７ 特許請求の範囲第６項記載の方法において、 該浅いドナー ドーパントはシリコン、イオ
ウ、スズ、セレン及びテルルから選択された少な
くとも一つの元素であることを特徴とする−
半導体デバイスを製造する方法。 ８ 特許請求の範囲第６項記載の方法において、 該ドーパントはシリコンであることを特徴とす
る−半導体デバイスを製造する方法。 ９ 特許請求の範囲第１項ないし８項のいずれか
１項記載の方法において、 該ドープ領域に導入される原子状水素の源は水
素プラズマであることを特徴とする−半導体
デバイスを製造する方法。 １０ 特許請求の範囲第１項ないし８項のいずれ
か１項記載の方法において、 該原子状水素は電気化学的工程により該ドープ
領域に導入されることを特徴とする−半導体
デバイスを製造する方法。 １１ 特許請求の範囲第１項記載の方法におい
て、 該ドープ領域のうち原子状水素で処理された領
域の少なくとも一部を、275℃以上の温度まで少
なくとも１秒間加熱することにより、再び半導性
にすることを特徴とする−半導体デバイスを
製造する方法。 １２ 特許請求の範囲第１１項記載の方法におい
て、 該温度範囲は385℃ないし800℃であり、時間は
１秒ないし１時間であることを特徴とする−
半導体デバイスを製造する方法。 １３ 特許請求の範囲第１２項記載の方法におい
て、 該加熱はレーザビームまたは電子ビームを用い
て行なうことを特徴とする−半導体デバイス
を製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/719,503 US4610731A (en) | 1985-04-03 | 1985-04-03 | Shallow impurity neutralization |
| US719503 | 1996-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61274386A JPS61274386A (ja) | 1986-12-04 |
| JPH0587036B2 true JPH0587036B2 (ja) | 1993-12-15 |
Family
ID=24890321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61075671A Granted JPS61274386A (ja) | 1985-04-03 | 1986-04-03 | ３−５半導体デバイスを製造する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4610731A (ja) |
| JP (1) | JPS61274386A (ja) |
| DE (1) | DE3610890A1 (ja) |
| FR (1) | FR2580116B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8609190D0 (en) * | 1986-04-15 | 1986-05-21 | British Telecomm | Semiconductor devices |
| FR2604828B1 (fr) * | 1986-10-06 | 1988-12-23 | Centre Nat Rech Scient | Procede de fabrication d'une diode p+nn+ et d'un transistor bipolaire comportant cette diode, utilisant l'effet de neutralisation des atomes donneurs par l'hydrogene atomique |
| US4804490A (en) * | 1987-10-13 | 1989-02-14 | Energy Conversion Devices, Inc. | Method of fabricating stabilized threshold switching material |
| US5086004A (en) * | 1988-03-14 | 1992-02-04 | Polaroid Corporation | Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer |
| FR2632452B1 (fr) * | 1988-06-03 | 1990-08-17 | Labo Electronique Physique | Procede de realisation de couches epitaxiales |
| US5252499A (en) * | 1988-08-15 | 1993-10-12 | Rothschild G F Neumark | Wide band-gap semiconductors having low bipolar resistivity and method of formation |
| FR2635611B1 (fr) * | 1988-08-18 | 1990-10-19 | Centre Nat Rech Scient | Procede de neutralisation des atomes accepteurs dans inp de type p |
| JP2586625B2 (ja) * | 1989-01-13 | 1997-03-05 | 日本電気株式会社 | ▲ｉｉｉ▼―ｖ族化合物半導体装置の製造方法 |
| US4992134A (en) * | 1989-11-14 | 1991-02-12 | Advanced Micro Devices, Inc. | Dopant-independent polysilicon plasma etch |
| US5179029A (en) * | 1990-02-07 | 1993-01-12 | At&T Bell Laboratories | Hydrogen plasma passivation of GaAs |
| JP3036404B2 (ja) | 1995-05-25 | 2000-04-24 | 株式会社村田製作所 | 半導体装置とその製造方法 |
| TW319916B (ja) * | 1995-06-05 | 1997-11-11 | Hewlett Packard Co | |
| GB2432455A (en) * | 2005-11-17 | 2007-05-23 | Sharp Kk | Growth of a semiconductor layer structure |
| DE102013111770A1 (de) * | 2013-10-25 | 2015-04-30 | Nanoplus Nanosystems And Technologies Gmbh | Halbleiterlaserdiode mit einstellbarer Emissionswellenlänge |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319778A (en) * | 1976-08-06 | 1978-02-23 | Nec Corp | Singlemode semiconductor laser and its production |
| JPS5414174A (en) * | 1977-07-04 | 1979-02-02 | Nec Corp | Manufacture for semiconductor device |
| GB2050802B (en) * | 1979-06-12 | 1983-03-02 | Imp Group Ltd | Feeding tobacco webs |
| FR2461359A1 (fr) * | 1979-07-06 | 1981-01-30 | Commissariat Energie Atomique | Procede et appareil d'hydrogenation de dispositifs a semi-conducteurs |
| US4266986A (en) * | 1979-11-29 | 1981-05-12 | Bell Telephone Laboratories, Incorporated | Passivation of defects in laser annealed semiconductors |
| US4364779A (en) * | 1980-08-04 | 1982-12-21 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices including double annealing steps for radiation hardening |
| JPS57170510A (en) * | 1981-04-15 | 1982-10-20 | Hitachi Ltd | Method of ion implantation |
| JPS57198687A (en) * | 1981-06-01 | 1982-12-06 | Fujitsu Ltd | Semiconductor light emitting element |
| FR2513439B1 (fr) * | 1981-09-18 | 1985-09-13 | Labo Electronique Physique | Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus |
| US4391651A (en) * | 1981-10-15 | 1983-07-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of forming a hyperabrupt interface in a GaAs substrate |
| US4522657A (en) * | 1983-10-20 | 1985-06-11 | Westinghouse Electric Corp. | Low temperature process for annealing shallow implanted N+/P junctions |
| US4539743A (en) * | 1983-11-28 | 1985-09-10 | At&T Bell Laboratories | Production of semiconductor structures with buried resistive or conductive regions by controlled ion bombardment and heat treatment |
-
1985
- 1985-04-03 US US06/719,503 patent/US4610731A/en not_active Expired - Lifetime
-
1986
- 1986-03-27 FR FR868604433A patent/FR2580116B1/fr not_active Expired
- 1986-04-02 DE DE19863610890 patent/DE3610890A1/de active Granted
- 1986-04-03 JP JP61075671A patent/JPS61274386A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4610731A (en) | 1986-09-09 |
| FR2580116B1 (ja) | 1989-12-15 |
| DE3610890A1 (de) | 1986-10-09 |
| JPS61274386A (ja) | 1986-12-04 |
| DE3610890C2 (ja) | 1992-04-09 |
| FR2580116A1 (ja) | 1986-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4396437A (en) | Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication | |
| US4610731A (en) | Shallow impurity neutralization | |
| US4058413A (en) | Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer | |
| US4383869A (en) | Method for enhancing electron mobility in GaAs | |
| US4489480A (en) | Method of manufacturing field effect transistors of GaAs by ion implantation | |
| Davies et al. | N-type doping of indium phosphide by implantation | |
| Favennec et al. | Electrical properties of proton‐bombarded Ga1− xAlxAs | |
| Ephrath et al. | Parameter dependence of RIE induced radiation damage in silicon dioxide | |
| Nishi | Ion implantation for high-speed III–V ICs | |
| Sansbury et al. | CONDUCTIVITY AND HALL MOBILITY OF ION‐IMPLANTED SILICON IN SEMI‐INSULATING GALLIUM ARSENIDE | |
| Young et al. | Optical Transient Current Spectroscopy for Trapping Levels in Semi‐Insulating LEC Gallium Arsenide | |
| Shul et al. | Plasma‐induced damage of GaAs during etching of refractory metal contacts | |
| Sharma | Ion implantation into GaAs | |
| Henkel et al. | Boron Implantation into G a A s/G a 0.5 I n 0.5 P Heterostructures | |
| Polyakov et al. | The influence of hydrogen plasma treatment and proton implantation on the electrical properties of InAs | |
| Breitschädel et al. | Effect of Ar ion beam channeling on AlGaN/GaN heterostructures during the ion beam etching process | |
| Pearton et al. | Applications of ion implantation in III–V device technology | |
| Kanemoto et al. | Dependence of ion implantation: Induced defects on substrate doping | |
| Chatterjee et al. | Electrical properties of be-implanted GaA1-xPx | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| Kamiya et al. | The Electrical Characteristics of Boron‐Implanted InP | |
| JPH01258414A (ja) | 半導体装置 | |
| Cox et al. | Electrical and structural properties of pulse laser-annealed polycrystalline silicon films | |
| Too et al. | Electrical isolation of InP and InGaAs using iron and krypton | |
| Mizutani et al. | GaAs planar gunn devices with sulfur-ion implanted n layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |