JPH0587988B2 - - Google Patents
Info
- Publication number
- JPH0587988B2 JPH0587988B2 JP60071416A JP7141685A JPH0587988B2 JP H0587988 B2 JPH0587988 B2 JP H0587988B2 JP 60071416 A JP60071416 A JP 60071416A JP 7141685 A JP7141685 A JP 7141685A JP H0587988 B2 JPH0587988 B2 JP H0587988B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- image sensor
- thin film
- film transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は非晶質シリコンを用いたイメージセン
サに関する。さらに詳しく、非晶質シリコンを使
つた薄膜トランジスタをスイツチング素子とする
イメージセンサに関する。
サに関する。さらに詳しく、非晶質シリコンを使
つた薄膜トランジスタをスイツチング素子とする
イメージセンサに関する。
（従来技術の問題点）
フアクシミリやOCR等の光学読取系に使われ
るイメージセンサには、現在主にCCD（電荷結合
デバイス）やMOS型のICセンサがある。しかし、
ICセンサは受光部が小さいため、原稿を受光部
縮少投影するための大きな光学系が必要で、それ
が装置の小型化に対する大きな障害となつてい
る。
るイメージセンサには、現在主にCCD（電荷結合
デバイス）やMOS型のICセンサがある。しかし、
ICセンサは受光部が小さいため、原稿を受光部
縮少投影するための大きな光学系が必要で、それ
が装置の小型化に対する大きな障害となつてい
る。
この問題を解決するために原稿と同一サイズの
密着型イメージセンサが提案されている。更に、
周辺回路との接続を簡単にするため、同一基板上
に薄膜のフオトダイオードとスイツチング素子を
形成する形のイメージセンサが開発されてきてい
る。スイツチング素子としてはブロツキングダイ
オードを使つたもの（第15回固体素子と材料コン
フアレンスイクステンデイド・アブストラクト
1983年ページ205〜208）や、薄膜トランジスタを
使つたもの（第15回固体素子と材料コンフアレン
ス イクステンデイド・アブストラクト1983年ペ
ージ201〜204）がある。この薄膜トランジスタを
使つたイメージセンサの例を第５図に示す。図に
おいて２７はガラス基板、２８はCrからなるゲ
ート電極、２９は厚さ0.3μmのSiNxからなるゲ
ート絶縁膜、３０は厚さ0.3μmのノンドープ非晶
質シリコン、３１は非晶質シリコン３０と後述の
金属３２，３３との間にオーミツク接触を持たせ
るためのn+型とした非晶質シリコン、３２はＡ
からなるドレイン電極３３は同じくＡからな
る個別電極３４はインジウム酸化スズからなる透
明電極、３５は厚さ300ÅのSiNx膜３６は高抵抗
化するため３〜5ppmのB2H6をドープした厚さ
2.5μmの非晶質シリコン膜、３７は厚さ0.2μmの
ｐ型非晶質シリコン膜、３８は信号光である。薄
膜トランジスタを使つたイメージセンサは以上の
ような構成で充分な明暗比及び動作速度を得てい
るが、この構造には以下に述べる欠点がある。す
なわち、このイメージセンサでは薄膜トランジス
タとフオトダイオードの半導体部分の構造が異な
るため、薄膜トランジスタとフオトダイオードの
非晶質シリコンは別別に形成しなくてはならな
い。従つて、近接した場所に素子を形成すること
が非常に難しい。このため従来はフオトダイオー
ドと薄膜トランジスタとの間を長くとり、メタル
マスクを用いて両者を別々に形成し、それぞれの
半導体膜が重なり合わないようにしていた。しか
し、このような方法によれば素子の集積度が上が
らず、２次元的に一体IC化した素子構造の実現
も困難であつた。
密着型イメージセンサが提案されている。更に、
周辺回路との接続を簡単にするため、同一基板上
に薄膜のフオトダイオードとスイツチング素子を
形成する形のイメージセンサが開発されてきてい
る。スイツチング素子としてはブロツキングダイ
オードを使つたもの（第15回固体素子と材料コン
フアレンスイクステンデイド・アブストラクト
1983年ページ205〜208）や、薄膜トランジスタを
使つたもの（第15回固体素子と材料コンフアレン
ス イクステンデイド・アブストラクト1983年ペ
ージ201〜204）がある。この薄膜トランジスタを
使つたイメージセンサの例を第５図に示す。図に
おいて２７はガラス基板、２８はCrからなるゲ
ート電極、２９は厚さ0.3μmのSiNxからなるゲ
ート絶縁膜、３０は厚さ0.3μmのノンドープ非晶
質シリコン、３１は非晶質シリコン３０と後述の
金属３２，３３との間にオーミツク接触を持たせ
るためのn+型とした非晶質シリコン、３２はＡ
からなるドレイン電極３３は同じくＡからな
る個別電極３４はインジウム酸化スズからなる透
明電極、３５は厚さ300ÅのSiNx膜３６は高抵抗
化するため３〜5ppmのB2H6をドープした厚さ
2.5μmの非晶質シリコン膜、３７は厚さ0.2μmの
ｐ型非晶質シリコン膜、３８は信号光である。薄
膜トランジスタを使つたイメージセンサは以上の
ような構成で充分な明暗比及び動作速度を得てい
るが、この構造には以下に述べる欠点がある。す
なわち、このイメージセンサでは薄膜トランジス
タとフオトダイオードの半導体部分の構造が異な
るため、薄膜トランジスタとフオトダイオードの
非晶質シリコンは別別に形成しなくてはならな
い。従つて、近接した場所に素子を形成すること
が非常に難しい。このため従来はフオトダイオー
ドと薄膜トランジスタとの間を長くとり、メタル
マスクを用いて両者を別々に形成し、それぞれの
半導体膜が重なり合わないようにしていた。しか
し、このような方法によれば素子の集積度が上が
らず、２次元的に一体IC化した素子構造の実現
も困難であつた。
（発明の目的）
本発明の目的は上記従来型イメージセンサの欠
点を除去せしめプロセスが簡単でしかも高密度集
積化が可能なイメージセンサを提供することにあ
る。
点を除去せしめプロセスが簡単でしかも高密度集
積化が可能なイメージセンサを提供することにあ
る。
（発明の構成）
本発明によれば、絶縁性基板上に一体化された
ｐ−ｉ−ｎフオトダイオードと薄膜トランジスタ
とを有するイメージセンサにおいて、前記ｐ−ｉ
−ｎフオトダイオードは、絶縁性基板上に帯状に
形成された電極を覆うように形成されたｐ型非晶
質シリコンと、ｐ型非晶質シリコンの上に積層し
て形成されたｉ型非晶質シリコンと、ｉ型非晶質
シリコンの上に積層して形成されたｎ型のマイク
ロクリスタルシリコンとからなり、前記薄膜トラ
ンジスタは、前記ｐ−ｉ−ｎフオトダイオードの
ｎ型マイクロクリスタラルシリコンをソース電極
とし、同じくｎ型マイクロクリスタルシリコンを
ドレイン電極のオーミツク接触層とし、前記ｐ−
ｉ−ｎフオトダイオードと同じｉ型非晶質シリコ
ンをチヤネルを形成する活性層とし、活性層の上
にゲート絶縁膜とゲート電極とを備え、前記ｐ−
ｉ−ｎフオトダイオードと前記薄膜トランジスタ
との半導体層が連続していることを特徴とするイ
メージセンサが得られる。
ｐ−ｉ−ｎフオトダイオードと薄膜トランジスタ
とを有するイメージセンサにおいて、前記ｐ−ｉ
−ｎフオトダイオードは、絶縁性基板上に帯状に
形成された電極を覆うように形成されたｐ型非晶
質シリコンと、ｐ型非晶質シリコンの上に積層し
て形成されたｉ型非晶質シリコンと、ｉ型非晶質
シリコンの上に積層して形成されたｎ型のマイク
ロクリスタルシリコンとからなり、前記薄膜トラ
ンジスタは、前記ｐ−ｉ−ｎフオトダイオードの
ｎ型マイクロクリスタラルシリコンをソース電極
とし、同じくｎ型マイクロクリスタルシリコンを
ドレイン電極のオーミツク接触層とし、前記ｐ−
ｉ−ｎフオトダイオードと同じｉ型非晶質シリコ
ンをチヤネルを形成する活性層とし、活性層の上
にゲート絶縁膜とゲート電極とを備え、前記ｐ−
ｉ−ｎフオトダイオードと前記薄膜トランジスタ
との半導体層が連続していることを特徴とするイ
メージセンサが得られる。
（実施例）
以下実施例を示しつつ本発明のイメージセンサ
について説明する。第１図は本発明の一実施例の
基本構成の断面図を示している。図において１は
ガラス、セラミツクス等の絶縁性基板、２は共通
電極、３はボロン(B)を高濃度ドーピングしたｐ型
非晶質シリコン（ｐ−ａ−Si：Ｈ）、４はノンド
ープかあるいはボロンを5ppm程度ドーピングし
真性としたｉ型非晶質シリコン（ｉ−ａ−Si：
Ｈ）５ａ，５ｂはリン（Ｐ）を高濃度ドーピング
したｎ型マイクロクリスタルシリコン、６は全体
のパツシペーシヨンを兼ねたSiNxからなるゲー
ト絶縁膜、７はゲート電極、８はドレイン電極、
９は信号光である。
について説明する。第１図は本発明の一実施例の
基本構成の断面図を示している。図において１は
ガラス、セラミツクス等の絶縁性基板、２は共通
電極、３はボロン(B)を高濃度ドーピングしたｐ型
非晶質シリコン（ｐ−ａ−Si：Ｈ）、４はノンド
ープかあるいはボロンを5ppm程度ドーピングし
真性としたｉ型非晶質シリコン（ｉ−ａ−Si：
Ｈ）５ａ，５ｂはリン（Ｐ）を高濃度ドーピング
したｎ型マイクロクリスタルシリコン、６は全体
のパツシペーシヨンを兼ねたSiNxからなるゲー
ト絶縁膜、７はゲート電極、８はドレイン電極、
９は信号光である。
本実施例では３のｐ型非晶質シリコン、４のｉ
型非晶質シリコン、５ａのｎ型マイクロクリスタ
ルシリコンとがｐ−ｉ−ｎフオトダイオードを構
成しており、５ａ，５ｂのｎ型マイクロクリスタ
ルシリコン、４のｉ型非晶質シリコン、６の
SiNxからなるゲート絶縁膜、７のゲート電極、
８のドレイン電極とが薄膜トランジスタを構成し
ている。
型非晶質シリコン、５ａのｎ型マイクロクリスタ
ルシリコンとがｐ−ｉ−ｎフオトダイオードを構
成しており、５ａ，５ｂのｎ型マイクロクリスタ
ルシリコン、４のｉ型非晶質シリコン、６の
SiNxからなるゲート絶縁膜、７のゲート電極、
８のドレイン電極とが薄膜トランジスタを構成し
ている。
等価回路を第２図に示す。図において点線で囲
んだ部分が本発明のイメージセンサの基本構成の
等価回路を示している。１０は前述したｐ−ｉ−
ｎフオトダイオード、１１は薄膜トランジスタ、
１２は薄膜トランジスタのドレイン側にできるｐ
−ｉ−ｎダイオード１３は負荷抵抗、１４は電源
である。
んだ部分が本発明のイメージセンサの基本構成の
等価回路を示している。１０は前述したｐ−ｉ−
ｎフオトダイオード、１１は薄膜トランジスタ、
１２は薄膜トランジスタのドレイン側にできるｐ
−ｉ−ｎダイオード１３は負荷抵抗、１４は電源
である。
動作は１１の薄膜トランジスタをONし、１２
のｐ−ｉ−ｎフオトダイオードに電荷を蓄積し、
１１の薄膜トランジスタをOFFした後信号光に
よつて１０のｐ−ｉ−ｎフオトダイオード上の電
荷を消去し、再び１１の薄膜トランジスタをON
する時ｐ−ｉ−ｎフオトダイオードに流れ込む電
荷を負荷抵抗１３を通して読み取るものである。
１２のｐ−ｉ−ｎダイオードは出力の容量を増加
させるだけで、基本形な動作には影響を与えな
い。実際にはこの点線で囲つた部分がアレイ化さ
れ１次元や２次元のイメージセンサとなる。
のｐ−ｉ−ｎフオトダイオードに電荷を蓄積し、
１１の薄膜トランジスタをOFFした後信号光に
よつて１０のｐ−ｉ−ｎフオトダイオード上の電
荷を消去し、再び１１の薄膜トランジスタをON
する時ｐ−ｉ−ｎフオトダイオードに流れ込む電
荷を負荷抵抗１３を通して読み取るものである。
１２のｐ−ｉ−ｎダイオードは出力の容量を増加
させるだけで、基本形な動作には影響を与えな
い。実際にはこの点線で囲つた部分がアレイ化さ
れ１次元や２次元のイメージセンサとなる。
次に第３図に本発明のイメージセンサの製造プ
ロセスの一例を示す。まず、第３図ａに示すよう
に１５のガラス基板上に１６の共通電極となる
Crを0.1μm程度蒸着し所定の形状にパターンニン
グする。次にこの上に１６の共通電極をおおうよ
うに１７のｐ−ａ−Si：Ｈ、１８のｉ−ａ−Si：
Ｈ、１９のｎ型非晶質シリコンと連続形成する
（第３図ｂ）。これらの非晶質シリコンはｐ−ａ−
Si：Ｈの場合B2H6を1000ppm、ｉ−ａ−Si：Ｈ
はノンドープ、ｎ−ａ−Si：ＨはPH3を
1000ppm、SiH4と混合し、グロー放電法により
分解形成する。特にｎ型マイクロクリスタルシリ
コンの場合は放電パワーを0.5〜数Ｗ／cm2程度に
上げ、微結晶化させている。ｎ型マイクロクリス
タルシリコンは低抵抗膜であるので、薄膜トラン
ジスタのソース電極とｐ−ｉ−ｎフオトダイオー
ドの受光部の電極はこのｎ型マイクロクリスタル
シリコンで兼ねることができる。従つて従来のセ
ンサで必要であつた透明導電膜の電極をつける必
要がなくなり、製造プロセスが簡単になつた。次
に第３図ｃに示すようにエツチングを行つて各基
本素子を島状に分離する。続いて薄膜トランジス
タのチヤネルとなる部分のｎ型マイクロクリスタ
ルシリコンと、ｉ−ａ−Si：Ｈの上面を0.05〜
0.1μm除去する。次に第３図ｄに示すように全体
のパツシベーシヨンを兼ねたSiNxからなるゲー
ト絶縁膜２０を形成し、ドレイン電極の部分にコ
ンタクト用の窓を開ける。このSiNxはSiH4と
NH3あるいはSiH4とNH3，N2の混合ガスをグロ
ー放電法により分解して形成する。厚さは0.2〜
0.4μm程度である。最後にゲート電極２１、ドレ
イン電極２２となるＡを蒸着し、それぞれ所望
の形状にパターンニングして完成する（第３図
ｅ）。
ロセスの一例を示す。まず、第３図ａに示すよう
に１５のガラス基板上に１６の共通電極となる
Crを0.1μm程度蒸着し所定の形状にパターンニン
グする。次にこの上に１６の共通電極をおおうよ
うに１７のｐ−ａ−Si：Ｈ、１８のｉ−ａ−Si：
Ｈ、１９のｎ型非晶質シリコンと連続形成する
（第３図ｂ）。これらの非晶質シリコンはｐ−ａ−
Si：Ｈの場合B2H6を1000ppm、ｉ−ａ−Si：Ｈ
はノンドープ、ｎ−ａ−Si：ＨはPH3を
1000ppm、SiH4と混合し、グロー放電法により
分解形成する。特にｎ型マイクロクリスタルシリ
コンの場合は放電パワーを0.5〜数Ｗ／cm2程度に
上げ、微結晶化させている。ｎ型マイクロクリス
タルシリコンは低抵抗膜であるので、薄膜トラン
ジスタのソース電極とｐ−ｉ−ｎフオトダイオー
ドの受光部の電極はこのｎ型マイクロクリスタル
シリコンで兼ねることができる。従つて従来のセ
ンサで必要であつた透明導電膜の電極をつける必
要がなくなり、製造プロセスが簡単になつた。次
に第３図ｃに示すようにエツチングを行つて各基
本素子を島状に分離する。続いて薄膜トランジス
タのチヤネルとなる部分のｎ型マイクロクリスタ
ルシリコンと、ｉ−ａ−Si：Ｈの上面を0.05〜
0.1μm除去する。次に第３図ｄに示すように全体
のパツシベーシヨンを兼ねたSiNxからなるゲー
ト絶縁膜２０を形成し、ドレイン電極の部分にコ
ンタクト用の窓を開ける。このSiNxはSiH4と
NH3あるいはSiH4とNH3，N2の混合ガスをグロ
ー放電法により分解して形成する。厚さは0.2〜
0.4μm程度である。最後にゲート電極２１、ドレ
イン電極２２となるＡを蒸着し、それぞれ所望
の形状にパターンニングして完成する（第３図
ｅ）。
図から明らかなように、本発明のイメージセン
サは、フオトダイオードと薄膜トランジスタが一
体化されているため、従来必要であつたフオトダ
イオードと薄膜トランジスタの間隔がほぼ零とな
り、イメージセンサデバイスが小型化される。こ
の実施例においては、デバイスとしての性能はほ
ぼ従来通りで、基板の幅が半分以下のイメージセ
ンサが得られた。
サは、フオトダイオードと薄膜トランジスタが一
体化されているため、従来必要であつたフオトダ
イオードと薄膜トランジスタの間隔がほぼ零とな
り、イメージセンサデバイスが小型化される。こ
の実施例においては、デバイスとしての性能はほ
ぼ従来通りで、基板の幅が半分以下のイメージセ
ンサが得られた。
第４図に２次元化したイメージセンサを示す。
図において２３はｐ−ｉ−ｎフオトダイオードの
共通電極、２４は薄膜トランジスタのソース即ち
ｐ−ｉ−ｎフオトダイオードのｎ型の層にあたる
部分、２５はゲート電極、２６はドレイン電極で
ある。各素子の構造は先に説明した一次元センサ
のものとほぼ同じである。１つ異るのは２次元イ
メージセンサの場合２５のゲート電極と２６のド
レイン電極が交差するため、層間絶縁膜が一層多
く必要なことのみである。
図において２３はｐ−ｉ−ｎフオトダイオードの
共通電極、２４は薄膜トランジスタのソース即ち
ｐ−ｉ−ｎフオトダイオードのｎ型の層にあたる
部分、２５はゲート電極、２６はドレイン電極で
ある。各素子の構造は先に説明した一次元センサ
のものとほぼ同じである。１つ異るのは２次元イ
メージセンサの場合２５のゲート電極と２６のド
レイン電極が交差するため、層間絶縁膜が一層多
く必要なことのみである。
（発明の効果）
上記実施例で説明したように、本発明のイメー
ジセンサではフオトダイオードと薄膜トランジス
タが一体化しているため、従来のものに比べはる
かに高密度なイメージセンサを得ることができ
る。例えば従来例ではグロー放電法で非晶質シリ
コンを形成する際、メタルマスクを用いてフオト
ダイオードと薄膜トランジスタの部分を別々に形
成していたため、フオトダイオードと薄膜トラン
ジスタとの間隔は少くとも５〜15mm程度離さなく
てはならなかつた。これに対し、本発明のイメー
ジセンサではこれが一体化しているため、数百
μm以内におさめることが可能である。これによ
り、装置の小型化や、従来例では困難であつた２
次元化も容易になる。また製造プロセスも従来の
ものより簡単で、製造に要する時間は少くとも２
〜３割短くなる。
ジセンサではフオトダイオードと薄膜トランジス
タが一体化しているため、従来のものに比べはる
かに高密度なイメージセンサを得ることができ
る。例えば従来例ではグロー放電法で非晶質シリ
コンを形成する際、メタルマスクを用いてフオト
ダイオードと薄膜トランジスタの部分を別々に形
成していたため、フオトダイオードと薄膜トラン
ジスタとの間隔は少くとも５〜15mm程度離さなく
てはならなかつた。これに対し、本発明のイメー
ジセンサではこれが一体化しているため、数百
μm以内におさめることが可能である。これによ
り、装置の小型化や、従来例では困難であつた２
次元化も容易になる。また製造プロセスも従来の
ものより簡単で、製造に要する時間は少くとも２
〜３割短くなる。
以上述べたように、本発明のイメージセンサは
高密度化が容易で生産性が高く、工業的に非常に
有益である。
高密度化が容易で生産性が高く、工業的に非常に
有益である。
第１図は本発明の一実施例の断面図、第２図は
本発明のイメージセンサの等価回路、第３図は本
発明のイメージセンサの形成プロセスの一例、を
示すａ，ｂ，ｄ，ｅは断面図、ｃは斜視図、第４
図は２次元化したイメージセンサの実施例を示す
平面図、第５図は従来例を示す断面図である。 図において、１……絶縁性基板、２……共通電
極、３……ｐ型非晶質シリコン、４……ｉ型非晶
質シリコン、５……ｎ型マイクロクリスタルシリ
コン、６……SiNx、７……ゲート電極、８……
ドレイン電極、９……信号光である。
本発明のイメージセンサの等価回路、第３図は本
発明のイメージセンサの形成プロセスの一例、を
示すａ，ｂ，ｄ，ｅは断面図、ｃは斜視図、第４
図は２次元化したイメージセンサの実施例を示す
平面図、第５図は従来例を示す断面図である。 図において、１……絶縁性基板、２……共通電
極、３……ｐ型非晶質シリコン、４……ｉ型非晶
質シリコン、５……ｎ型マイクロクリスタルシリ
コン、６……SiNx、７……ゲート電極、８……
ドレイン電極、９……信号光である。
Claims (1)
- １ 絶縁性基板上に一体化されたｐ−ｉ−ｎフオ
トダイオードと薄膜トランジスタとを有するイメ
ージセンサにおいて、前記ｐ−ｉ−ｎフオトダイ
オードは、絶縁性基板上に帯状に形成された電極
を覆うように形成されたｐ型非晶質シリコンと、
ｐ型非晶質シリコンの上に積層して形成されたｉ
型非晶質シリコンと、ｉ型非晶質シリコンの上に
積層して形成されたｎ型のマイクロクリスタルシ
リコンとからなり、前記薄膜トランジスタは、前
記ｐ−ｉ−ｎフオトダイオードのｎ型マイクロク
リスタルシリコンをソース電極とし、同じくｎ型
マイクロクリスタルシリコンをドレイン電極のオ
ーミツク接触層とし、前記ｐ−ｉ−ｎフオトダイ
オードと同じｉ型非晶質シリコンをチヤネルを形
成する活性層とし、活性層の上にゲート絶縁膜と
ゲート電極とを備え、前記ｐ−ｉ−ｎフオトダイ
オードと前記薄膜トランジスタとの半導体層が連
続していることを特徴とするイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071416A JPS61229358A (ja) | 1985-04-04 | 1985-04-04 | イメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60071416A JPS61229358A (ja) | 1985-04-04 | 1985-04-04 | イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61229358A JPS61229358A (ja) | 1986-10-13 |
| JPH0587988B2 true JPH0587988B2 (ja) | 1993-12-20 |
Family
ID=13459889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60071416A Granted JPS61229358A (ja) | 1985-04-04 | 1985-04-04 | イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61229358A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5136112B2 (ja) * | 2008-02-19 | 2013-02-06 | セイコーエプソン株式会社 | 光電変換装置及び電気光学装置 |
-
1985
- 1985-04-04 JP JP60071416A patent/JPS61229358A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61229358A (ja) | 1986-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517733A (en) | Process for fabricating thin film image pick-up element | |
| US4862237A (en) | Solid state image sensor | |
| AU675042B2 (en) | Infrared-rays sensor and manufacturing method therefor | |
| EP0165764A2 (en) | Depletion mode thin film semiconductor photodetectors | |
| EP1944806A2 (en) | Highly sensitive photo-sensing element and photo-sensing device using the same | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| CN112928134A (zh) | 阵列基板和显示面板 | |
| US4471371A (en) | Thin film image pickup element | |
| JPS61180475A (ja) | 電荷転送装置 | |
| JP3154850B2 (ja) | 光電変換装置及びその製造方法 | |
| US5040041A (en) | Semiconductor device and signal processing device having said device provided therein | |
| US5731600A (en) | Image sensor device on insulating surface | |
| JPS6258550B2 (ja) | ||
| JPS61229358A (ja) | イメ−ジセンサ | |
| JPS60227467A (ja) | イメ−ジセンサ | |
| JPH0628308B2 (ja) | イメ−ジセンサ | |
| JPS6132571A (ja) | 光電変換装置 | |
| JP3018669B2 (ja) | 半導体センサ | |
| JPH11261047A (ja) | イメージセンサ | |
| JP2642750B2 (ja) | 半導体装置及びそれを搭載した信号処理装置 | |
| JPS6213066A (ja) | 光電変換装置 | |
| JPH10242445A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS6258551B2 (ja) | ||
| JPH04154167A (ja) | 半導体装置 | |
| JP3146509B2 (ja) | ２次元密着型イメージセンサ |