JPH0588200A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH0588200A JPH0588200A JP25216791A JP25216791A JPH0588200A JP H0588200 A JPH0588200 A JP H0588200A JP 25216791 A JP25216791 A JP 25216791A JP 25216791 A JP25216791 A JP 25216791A JP H0588200 A JPH0588200 A JP H0588200A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- black matrix
- film
- liquid crystal
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】本発明は、開口率等の表示特性が優れた液晶表
示装置を提供することを目的とする。 【構成】基板1上にマトリクス配列された画素電極4
と、この画素電極4上に設けられ画素電極保護膜6と、
この画素電極保護膜6以外の領域に形成されたブラック
マトリクス7と、各画素電極4に設けられたスイッチン
グ素子としての薄膜トランジスタと、同一行の前記薄膜
トランジスタのゲ−トに接続されたゲ−ト線2と、同一
列の前記薄膜トランジスタの一方のソ−ス・ドレインに
接続された信号線5とを備えていることを液晶表示装
置。
示装置を提供することを目的とする。 【構成】基板1上にマトリクス配列された画素電極4
と、この画素電極4上に設けられ画素電極保護膜6と、
この画素電極保護膜6以外の領域に形成されたブラック
マトリクス7と、各画素電極4に設けられたスイッチン
グ素子としての薄膜トランジスタと、同一行の前記薄膜
トランジスタのゲ−トに接続されたゲ−ト線2と、同一
列の前記薄膜トランジスタの一方のソ−ス・ドレインに
接続された信号線5とを備えていることを液晶表示装
置。
Description
【0001】
【産業上の利用分野】本発明は、アクティブマトリック
ス型の液晶表示装置及びその製造方法に関する。
ス型の液晶表示装置及びその製造方法に関する。
【0002】
【従来の技術】アクティブマトリックス型の液晶表示装
置は、他の液晶表示装置と同様に薄型・軽量であるのは
勿論のこと、多画素にしてもコントラスト,レスポンス
の劣化がなく、更に、中間調表示も可能である等の特徴
を有しているため、パ―ソナルコンピュ―タや大画面カ
ラ―テレビ等の表示装置として期待されている。
置は、他の液晶表示装置と同様に薄型・軽量であるのは
勿論のこと、多画素にしてもコントラスト,レスポンス
の劣化がなく、更に、中間調表示も可能である等の特徴
を有しているため、パ―ソナルコンピュ―タや大画面カ
ラ―テレビ等の表示装置として期待されている。
【0003】図7はスイッチング素子として薄膜トラン
ジスタ(TFT)を用いた従来のアクティブマトリック
ス型液晶表示装置の一画素分の断面図であり、図8は同
液晶表示装置の一画素分の平面図である。
ジスタ(TFT)を用いた従来のアクティブマトリック
ス型液晶表示装置の一画素分の断面図であり、図8は同
液晶表示装置の一画素分の平面図である。
【0004】この液晶表示装置は、2枚の平面ガラスか
らなるアレイ基板67及び対向基板68と、これら基板
67,68間に挟まれた液晶層55とからなる基本構成
をとっている。アレイ基板67は、透光性絶縁基板51
と、この基板51上にマトリックス状に配列された透光
性の画素電極54と、この画素電極54に接続されたT
FT69等からなる。このTFT69のゲ―ト電極52
はゲ−ト線65に接続され、ドレイン電極63はゲ−ト
線65と直角方向に設けられた信号線66に接続され、
ソ−ス電極64は画素電極54に接続されている。一
方、対向基板68は、透光性絶縁基板59と、この基板
59上に形成された各画素に対応したカラ―フィルタ―
57と、透光性の対向電極56と、ブラックマトリクス
58とからなる。TFT69の作成は通常以下のように
行なわれる。
らなるアレイ基板67及び対向基板68と、これら基板
67,68間に挟まれた液晶層55とからなる基本構成
をとっている。アレイ基板67は、透光性絶縁基板51
と、この基板51上にマトリックス状に配列された透光
性の画素電極54と、この画素電極54に接続されたT
FT69等からなる。このTFT69のゲ―ト電極52
はゲ−ト線65に接続され、ドレイン電極63はゲ−ト
線65と直角方向に設けられた信号線66に接続され、
ソ−ス電極64は画素電極54に接続されている。一
方、対向基板68は、透光性絶縁基板59と、この基板
59上に形成された各画素に対応したカラ―フィルタ―
57と、透光性の対向電極56と、ブラックマトリクス
58とからなる。TFT69の作成は通常以下のように
行なわれる。
【0005】まず最初に、透光性絶縁基板51上にゲ−
ト電極52となるMoやMo‐Ta等の低抵抗金属膜を
スパッタ堆積する。次にこの低抵抗金属膜上にゲ−ト電
極状のフォトレジストパタ−ンを形成し、これをマスク
にして低抵抗金属膜をエッチングしてゲ−ト電極52を
形成する。
ト電極52となるMoやMo‐Ta等の低抵抗金属膜を
スパッタ堆積する。次にこの低抵抗金属膜上にゲ−ト電
極状のフォトレジストパタ−ンを形成し、これをマスク
にして低抵抗金属膜をエッチングしてゲ−ト電極52を
形成する。
【0006】次いでゲ−ト絶縁膜53としてシリコン酸
化膜又はシリコン窒化膜若しくはこれら絶縁膜の積層膜
をプラズマCVD法等を用いて全面に堆積する。次にこ
のゲ−ト絶縁膜53上に活性層60となるアモルファス
シリコン膜,チャネル保護膜61となるシリコン窒化膜
を順次堆積する。次にこのアモルファスシリコン膜及び
シリコン窒化膜をフォトリソグラフィを用いてパタ−ン
ニングし、活性層60,チャネル保護膜61を形成す
る。
化膜又はシリコン窒化膜若しくはこれら絶縁膜の積層膜
をプラズマCVD法等を用いて全面に堆積する。次にこ
のゲ−ト絶縁膜53上に活性層60となるアモルファス
シリコン膜,チャネル保護膜61となるシリコン窒化膜
を順次堆積する。次にこのアモルファスシリコン膜及び
シリコン窒化膜をフォトリソグラフィを用いてパタ−ン
ニングし、活性層60,チャネル保護膜61を形成す
る。
【0007】次いで活性層60,チャネル保護膜61上
にコンタクト層62を形成した後、TFT部を島状にパ
タ−ニングする。次に画素電極54となる透明導電膜、
例えば、ITO(Indium Tin Oxide)
膜を堆積し、これをフォトリソグラフィを用いて所定の
形状にパタ−ンニングして画素電極54を形成し、続い
てゲ−ト電極65のコンタクトを捕るためのスルーホ−
ルを開口する。最後に、Al等の電極材料を基板51上
に堆積し、これを所定の形状にパタ−ニングしてドレイ
ン電極63,ソ−ス電極64を形成する。
にコンタクト層62を形成した後、TFT部を島状にパ
タ−ニングする。次に画素電極54となる透明導電膜、
例えば、ITO(Indium Tin Oxide)
膜を堆積し、これをフォトリソグラフィを用いて所定の
形状にパタ−ンニングして画素電極54を形成し、続い
てゲ−ト電極65のコンタクトを捕るためのスルーホ−
ルを開口する。最後に、Al等の電極材料を基板51上
に堆積し、これを所定の形状にパタ−ニングしてドレイ
ン電極63,ソ−ス電極64を形成する。
【0008】以上述べたTFTの製造方法では、フォト
リソグラフィ技術を用いてTFTを構成する各種膜や層
等を形成している。このため、フォトリソグラフィ技術
におけるマスクパタ−ン間の位置合せの良否は、TFT
に大きな影響を与える。
リソグラフィ技術を用いてTFTを構成する各種膜や層
等を形成している。このため、フォトリソグラフィ技術
におけるマスクパタ−ン間の位置合せの良否は、TFT
に大きな影響を与える。
【0009】即ち、上記の如きTFTの製造方法では、
6枚から7枚程度のフォトマスクを必要するが、各フォ
トマスク間のずれを全て所定の精度内に収めるのが困難
であるため、TFT特性や表示特性が低下し、製造歩留
まりが悪いという問題があった。
6枚から7枚程度のフォトマスクを必要するが、各フォ
トマスク間のずれを全て所定の精度内に収めるのが困難
であるため、TFT特性や表示特性が低下し、製造歩留
まりが悪いという問題があった。
【0010】また、従来の対向基板68においては、ブ
ラックマトリクス58が画素電極54上まで延在してい
た。これはアレイ基板67と対向基板68とで液晶層5
5を挾持する際に、アレイ基板67と対向基板68とが
ずれても、TFT69がブラックマトリクス58で覆わ
れるように、ブラックマトリクス58に合わせマ−ジン
を与えたからである。
ラックマトリクス58が画素電極54上まで延在してい
た。これはアレイ基板67と対向基板68とで液晶層5
5を挾持する際に、アレイ基板67と対向基板68とが
ずれても、TFT69がブラックマトリクス58で覆わ
れるように、ブラックマトリクス58に合わせマ−ジン
を与えたからである。
【0011】ブラックマトリクス58とTFT69との
位置合わせの良否は、表示装置の特性や性能や製造コス
トに大きな影響を与えるため上述した合わせマ−ジンの
導入は必要であるが、これにより各画素の表示面積は画
素電極54より小くなるため、開口率の低下が起こる。
位置合わせの良否は、表示装置の特性や性能や製造コス
トに大きな影響を与えるため上述した合わせマ−ジンの
導入は必要であるが、これにより各画素の表示面積は画
素電極54より小くなるため、開口率の低下が起こる。
【0012】そこで、この種の不都合を解消するため
に、電解重合法を用いた製造方法が提案された。この方
法では、所望の電極と自己整合的に電解重合膜を形成で
きるので、フォトリソグラフィを用いずに所望の形状の
活性層やブラックマトリクスの形成が可能となる。
に、電解重合法を用いた製造方法が提案された。この方
法では、所望の電極と自己整合的に電解重合膜を形成で
きるので、フォトリソグラフィを用いずに所望の形状の
活性層やブラックマトリクスの形成が可能となる。
【0013】しかしながら、フォトリソグラフィを用い
ずに成膜を行なうには、複雑なパタ−ンの電極を形成す
る必要があるので、製造プロセスや設計プロセスの点で
問題が生じる。また、電極パタ−ンを簡単にすれば、こ
のような問題が生じないが、不要な電解重合膜を除去す
る必要が生じるので、フォトリソグラフィ工程が不可欠
となる。これによりフォトマスク間のずれの問題が生じ
るのは勿論のこと、電解重合膜はポリマ−材料からなる
のでパタ−ニングに困難が生じ、この結果、必要精度で
の微細加工が行なえなくなり、信頼性が低下するという
問題も生じる。
ずに成膜を行なうには、複雑なパタ−ンの電極を形成す
る必要があるので、製造プロセスや設計プロセスの点で
問題が生じる。また、電極パタ−ンを簡単にすれば、こ
のような問題が生じないが、不要な電解重合膜を除去す
る必要が生じるので、フォトリソグラフィ工程が不可欠
となる。これによりフォトマスク間のずれの問題が生じ
るのは勿論のこと、電解重合膜はポリマ−材料からなる
のでパタ−ニングに困難が生じ、この結果、必要精度で
の微細加工が行なえなくなり、信頼性が低下するという
問題も生じる。
【0014】
【発明が解決しようとする課題】上述の如く従来の液晶
表示装置では、アレイ基板の作成の際のフォトマスク間
のずれによりTFT特性や表示特性が低下し、製造歩留
まりが悪いという問題があった。また、TFTがブラッ
クマトリクスで確実に覆われるように、ブラックマトリ
クスに合わせマ−ジンを与えていたが、これにより開口
率が低下するという問題があった。また、電解重合法を
用いた合わせマ−ジン不要なブラックマトリクスの形成
方法も提案されたが、電極パタ−ンの複雑化を招くため
製造及び設計が困難になるという問題があった。
表示装置では、アレイ基板の作成の際のフォトマスク間
のずれによりTFT特性や表示特性が低下し、製造歩留
まりが悪いという問題があった。また、TFTがブラッ
クマトリクスで確実に覆われるように、ブラックマトリ
クスに合わせマ−ジンを与えていたが、これにより開口
率が低下するという問題があった。また、電解重合法を
用いた合わせマ−ジン不要なブラックマトリクスの形成
方法も提案されたが、電極パタ−ンの複雑化を招くため
製造及び設計が困難になるという問題があった。
【0015】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、製造や設計の困難を招
くことがない表示特性が優れた液晶表示装置及びその製
造方法を提供することにある。
ので、その目的とするところは、製造や設計の困難を招
くことがない表示特性が優れた液晶表示装置及びその製
造方法を提供することにある。
【0016】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の液晶表示装置は、マトリクス配列された
画素電極と、各画素電極に設けられた薄膜トランジスタ
と、この薄膜トランジスタを制御して画素電極に所望の
電圧を印加するためのゲ−ト線及び信号線とを有する液
晶表示装置において、前記画素電極上に形成された画素
電極保護膜と、この画素電極保護膜上以外の領域に形成
されたブラックマトリクスとを備えていることを特徴と
する。
めに、本発明の液晶表示装置は、マトリクス配列された
画素電極と、各画素電極に設けられた薄膜トランジスタ
と、この薄膜トランジスタを制御して画素電極に所望の
電圧を印加するためのゲ−ト線及び信号線とを有する液
晶表示装置において、前記画素電極上に形成された画素
電極保護膜と、この画素電極保護膜上以外の領域に形成
されたブラックマトリクスとを備えていることを特徴と
する。
【0017】また、本発明の液晶表示装置の製造方法
は、マトリクス配列された画素電極と、各画素電極に設
けられた薄膜トランジスタと、この薄膜トランジスタを
制御して画素電極に所望の電圧を印加するためのゲ−ト
線及び信号線とを有する液晶表示装置において、前記画
素電極上に画素電極保護膜を形成した後、電解重合法に
より画素電極保護膜以外の基板上の領域にブラックマト
リクスを形成することを特徴とする。
は、マトリクス配列された画素電極と、各画素電極に設
けられた薄膜トランジスタと、この薄膜トランジスタを
制御して画素電極に所望の電圧を印加するためのゲ−ト
線及び信号線とを有する液晶表示装置において、前記画
素電極上に画素電極保護膜を形成した後、電解重合法に
より画素電極保護膜以外の基板上の領域にブラックマト
リクスを形成することを特徴とする。
【0018】
【作用】本発明の液晶表示装置では、ブラックマトリク
スが画素電極保護膜以外の領域に形成されている。即
ち、薄膜トランジスタが設けられた基板上に形成されて
いるので、上記基板と対向基板との合わせずれで、ブラ
ックマトリクスと薄膜トランジスタアレイとがずれるこ
とはない。したがって、ブラックマトリクスに合わせマ
−ジンを持たす必要がなくるので開口率の低下を防止で
き、もって表示特性の改善が図れる。
スが画素電極保護膜以外の領域に形成されている。即
ち、薄膜トランジスタが設けられた基板上に形成されて
いるので、上記基板と対向基板との合わせずれで、ブラ
ックマトリクスと薄膜トランジスタアレイとがずれるこ
とはない。したがって、ブラックマトリクスに合わせマ
−ジンを持たす必要がなくるので開口率の低下を防止で
き、もって表示特性の改善が図れる。
【0019】また、本発明の液晶表示装置の製造方法で
は、画素電極上に画素電極保護膜を設けているので、画
素電極保護膜と自己整合的にブラックマトリクスを形成
できる。したがって、複雑な電極配線を設計したり製造
する必要がないので容易に表示特性の改善が図れる。
は、画素電極上に画素電極保護膜を設けているので、画
素電極保護膜と自己整合的にブラックマトリクスを形成
できる。したがって、複雑な電極配線を設計したり製造
する必要がないので容易に表示特性の改善が図れる。
【0020】
【実施例】本実施例の液晶表示装置の構成は基本的には
従来のものと同じで、スイッチング素子としてのTFT
や画素電極等からなるアレイ基板及び対向基板と、この
アレイ基板と対向基板とに挟まれた液晶層とからなる基
本構成をとっている。本実施例の液晶表示装置の特徴
は、マトリクス配列された各画素電極上に画素電極保護
膜が設けられ、この画素電極保護膜以外にブラックマト
リクスが形成されていることにある。
従来のものと同じで、スイッチング素子としてのTFT
や画素電極等からなるアレイ基板及び対向基板と、この
アレイ基板と対向基板とに挟まれた液晶層とからなる基
本構成をとっている。本実施例の液晶表示装置の特徴
は、マトリクス配列された各画素電極上に画素電極保護
膜が設けられ、この画素電極保護膜以外にブラックマト
リクスが形成されていることにある。
【0021】図1は本実施例に係る液晶表示装置のアレ
イ基板の製造工程平面図であり、図2は図1のアレイ基
板のA−A´断面図であり、図3は図1(c)のB−B
´断面図である。
イ基板の製造工程平面図であり、図2は図1のアレイ基
板のA−A´断面図であり、図3は図1(c)のB−B
´断面図である。
【0022】上記の如き液晶表示装置を作成するには、
まず、図1(a),図2(a)に示すように、透光性絶
縁基板1上にゲ−ト線2(ゲ−ト電極)となるMoやM
o‐Ta等の低抵抗金属をスパッタ堆積し、これをパタ
−ニングしてゲ−ト線2を形成する。次にゲ−ト線2を
シリコン酸化膜又はシリコン窒化膜若しくはこれら絶縁
膜の積層膜等からなるゲ−ト絶縁膜3で覆う。
まず、図1(a),図2(a)に示すように、透光性絶
縁基板1上にゲ−ト線2(ゲ−ト電極)となるMoやM
o‐Ta等の低抵抗金属をスパッタ堆積し、これをパタ
−ニングしてゲ−ト線2を形成する。次にゲ−ト線2を
シリコン酸化膜又はシリコン窒化膜若しくはこれら絶縁
膜の積層膜等からなるゲ−ト絶縁膜3で覆う。
【0023】次いで画素電極4及びソ−ス電極となる透
明導電膜、例えば、ITO(Indium Tin O
xide)膜を基板1上に堆積し、これをフォトリソグ
ラフィを用いてパタ−ンニングして画素電極4を形成す
る。このとき全ての画素電極4が互いに電気的に短絡し
ているように透明導電膜をパタ−ニングする。更に、画
素電極4間の透明電極配線4aの幅をプロセス上可能な
最小幅とし、ゲ−ト線2と画素電極4との重なり面積を
できる限り小さくする。この後、ゲ−ト線2とのコンタ
クトを取るためのスルーホ−ルをゲ−ト絶縁膜3に開口
する。
明導電膜、例えば、ITO(Indium Tin O
xide)膜を基板1上に堆積し、これをフォトリソグ
ラフィを用いてパタ−ンニングして画素電極4を形成す
る。このとき全ての画素電極4が互いに電気的に短絡し
ているように透明導電膜をパタ−ニングする。更に、画
素電極4間の透明電極配線4aの幅をプロセス上可能な
最小幅とし、ゲ−ト線2と画素電極4との重なり面積を
できる限り小さくする。この後、ゲ−ト線2とのコンタ
クトを取るためのスルーホ−ルをゲ−ト絶縁膜3に開口
する。
【0024】次いで図1(b),図2(b)に示す如
く、信号線5となる金属膜、例えば、Mo/Al膜やC
r/Al膜等の積層金属膜をゲ−ト絶縁膜3上に堆積
し、これをフォトリソグラフィを用いてパタ−ニングし
所定パタ−ンの信号線5を形成する。次に画素電極4上
にシリコン窒化膜等の絶縁膜からなる画素電極保護膜6
を形成する。次に電解重合法を用いてブラックマトリク
ス7を形成する。この電解重合法を3電極式で行なう場
合には、信号線5と画素電極4(透明電極配線4a)と
を作用電極として用いる。このとき十分大きな電流を作
用電極に与えることで画素電極保護膜6を除く全ての領
域にブラックマトリクス7を形成することができる。即
ち、画素電極保護膜6と自己整合的にブラックマトリク
ス7を形成できる。
く、信号線5となる金属膜、例えば、Mo/Al膜やC
r/Al膜等の積層金属膜をゲ−ト絶縁膜3上に堆積
し、これをフォトリソグラフィを用いてパタ−ニングし
所定パタ−ンの信号線5を形成する。次に画素電極4上
にシリコン窒化膜等の絶縁膜からなる画素電極保護膜6
を形成する。次に電解重合法を用いてブラックマトリク
ス7を形成する。この電解重合法を3電極式で行なう場
合には、信号線5と画素電極4(透明電極配線4a)と
を作用電極として用いる。このとき十分大きな電流を作
用電極に与えることで画素電極保護膜6を除く全ての領
域にブラックマトリクス7を形成することができる。即
ち、画素電極保護膜6と自己整合的にブラックマトリク
ス7を形成できる。
【0025】ここでブラックマトリクス7が他の膜に影
響を与えないために、その絶縁性を確保する必要があ
る。ブラックマトリクス7の絶縁性を確保するには、ブ
ラックマトリクス7の材料に応じて還元又は酸化すれば
良い。例えば、ブラックマトリクス7がポリピロ−ルか
らなる場合には、ポリピロ−ルを還元すれば良い。これ
は酸化状態では良導電性を示すが、還元状態ではその導
電性を殆ど失うというポリピロ−ルの性質による。な
お、画素電極保護膜6は上記還元処理又は酸化処理の影
響が他の膜には及ぶのを防止する役割も果たしている。
響を与えないために、その絶縁性を確保する必要があ
る。ブラックマトリクス7の絶縁性を確保するには、ブ
ラックマトリクス7の材料に応じて還元又は酸化すれば
良い。例えば、ブラックマトリクス7がポリピロ−ルか
らなる場合には、ポリピロ−ルを還元すれば良い。これ
は酸化状態では良導電性を示すが、還元状態ではその導
電性を殆ど失うというポリピロ−ルの性質による。な
お、画素電極保護膜6は上記還元処理又は酸化処理の影
響が他の膜には及ぶのを防止する役割も果たしている。
【0026】次いで図1(c),図2(c),図3に示
す如く、保護膜8を全面に堆積した後、活性層9となる
領域の保護膜8に開口部を形成し、続いて、この開口部
内のブラックマトリクス7を溶媒を用いて除去する。ブ
ラックマトリクス7は通常のフォトリソグラフィでは精
度の良い加工ができないが、このように開口部をマスク
を用いた溶媒による除去処理を行なえば、精度の良い加
工ができる。次に信号線5と画素電極4とを作用電極に
用いた電解重合法により活性層9を形成する。このとき
開口部以外は保護膜8が形成されているので、活性層9
は開口部と自己整合的に形成される。ことのき活性層9
以外は保護膜8で覆われているので、活性層9の電気的
特性を確保するために、作用電極に電圧を印加して活性
層9のド−ピング又は脱ド−ピングを行なっても、活性
層9のみが電解液に浸されるので他の膜に悪影響が及ぶ
ことはない。
す如く、保護膜8を全面に堆積した後、活性層9となる
領域の保護膜8に開口部を形成し、続いて、この開口部
内のブラックマトリクス7を溶媒を用いて除去する。ブ
ラックマトリクス7は通常のフォトリソグラフィでは精
度の良い加工ができないが、このように開口部をマスク
を用いた溶媒による除去処理を行なえば、精度の良い加
工ができる。次に信号線5と画素電極4とを作用電極に
用いた電解重合法により活性層9を形成する。このとき
開口部以外は保護膜8が形成されているので、活性層9
は開口部と自己整合的に形成される。ことのき活性層9
以外は保護膜8で覆われているので、活性層9の電気的
特性を確保するために、作用電極に電圧を印加して活性
層9のド−ピング又は脱ド−ピングを行なっても、活性
層9のみが電解液に浸されるので他の膜に悪影響が及ぶ
ことはない。
【0027】最後に、チャネル保護膜10を形成した
後、各画素電極4を分離するために、ゲ−ト線2と透明
電極配線4aとが重なっている部分にスルーホ−ル11
を開口する。上述したように透明電極配線4aの幅はで
きる限り小さくしてあるので、残った透明電極配線4a
とゲ−ト線2とで形成される寄生容量は十分小さくな
り、その影響は無視できる。
後、各画素電極4を分離するために、ゲ−ト線2と透明
電極配線4aとが重なっている部分にスルーホ−ル11
を開口する。上述したように透明電極配線4aの幅はで
きる限り小さくしてあるので、残った透明電極配線4a
とゲ−ト線2とで形成される寄生容量は十分小さくな
り、その影響は無視できる。
【0028】かくして本実施例によれば、ブラックマト
リクス7をアレイ基板上に自己整合的に形成できるの
で、ブラックマトリクス7の合わせマ−ジンが不要とな
り、もって開口率の低下を防止できる。また、活性層9
もフォトリソグラフィを用いずに形成できるのでフォト
マスク合わせの回数が少なくなり、もってTFT特性や
表示特性を改善や信頼性の向上が図れる。
リクス7をアレイ基板上に自己整合的に形成できるの
で、ブラックマトリクス7の合わせマ−ジンが不要とな
り、もって開口率の低下を防止できる。また、活性層9
もフォトリソグラフィを用いずに形成できるのでフォト
マスク合わせの回数が少なくなり、もってTFT特性や
表示特性を改善や信頼性の向上が図れる。
【0029】図4は本発明の第2の実施例に係る液晶表
示装置のアレイ基板の平面図であり、図5,図6はそれ
ぞれ図4のアレイ基板のA−A´,B−B´断面図であ
る。なお、図1〜図3のアレイ基板と対応する部分には
図1〜図3と同一符号を付し、詳細な説明は省略する。
示装置のアレイ基板の平面図であり、図5,図6はそれ
ぞれ図4のアレイ基板のA−A´,B−B´断面図であ
る。なお、図1〜図3のアレイ基板と対応する部分には
図1〜図3と同一符号を付し、詳細な説明は省略する。
【0030】これを製造工程に従い説明すると、まず、
透光性絶縁基板1上にゲ−ト線2を形成する際に、補助
容量電極12も同時に形成する。このとき補助容量電極
12の形状として図4に示すように後工程で形成する画
素電極4が囲まれるようなものを採用する。
透光性絶縁基板1上にゲ−ト線2を形成する際に、補助
容量電極12も同時に形成する。このとき補助容量電極
12の形状として図4に示すように後工程で形成する画
素電極4が囲まれるようなものを採用する。
【0031】次いで先の実施例と同様に、ゲ−ト絶縁膜
3,画素電極4,信号線5,画素電極保護膜6を順次形
成した後、ネガ型フォトレジストを塗布し、基板1の裏
面から光を照射してフォトレジストの感光を行ない、続
いてフォトレジストの現像を行なうことでゲ−ト線2,
補助容量電極12上のフォトレジストを選択的に除去で
きる。
3,画素電極4,信号線5,画素電極保護膜6を順次形
成した後、ネガ型フォトレジストを塗布し、基板1の裏
面から光を照射してフォトレジストの感光を行ない、続
いてフォトレジストの現像を行なうことでゲ−ト線2,
補助容量電極12上のフォトレジストを選択的に除去で
きる。
【0032】次いで残ったフォトレジストをマスクに用
いて画素電極保護膜6をエッチングした後、電解重合法
を用いてブラックマトリクス7を形成する。次にブラッ
クマトリクス7上に保護膜8を形成し、この保護膜8上
にネガ型フォトレジストを塗布する。そして裏面露光に
よりレジストパタ−ンを形成し、これをマスクにして保
護膜8を除去し、続いてこの除去した保護膜8下部のブ
ラックマトリクス7も除去する。この結果、ゲ−ト線2
及び補助容量電極12と自己整合的に同じ配線幅を有す
る開口を形成できる。次に電解重合法を用いて活性等9
となる半導体層を形成した後、この半導体層にチャネル
幅方向のパタ−ンニングを施し、活性層9を形成する。
このとき素子として機能しない半導体層13が形成され
るが、これは装置に何等影響を与えないのでこのまま残
す。最後に、チャネル保護膜10を形成してTFTが完
成する。
いて画素電極保護膜6をエッチングした後、電解重合法
を用いてブラックマトリクス7を形成する。次にブラッ
クマトリクス7上に保護膜8を形成し、この保護膜8上
にネガ型フォトレジストを塗布する。そして裏面露光に
よりレジストパタ−ンを形成し、これをマスクにして保
護膜8を除去し、続いてこの除去した保護膜8下部のブ
ラックマトリクス7も除去する。この結果、ゲ−ト線2
及び補助容量電極12と自己整合的に同じ配線幅を有す
る開口を形成できる。次に電解重合法を用いて活性等9
となる半導体層を形成した後、この半導体層にチャネル
幅方向のパタ−ンニングを施し、活性層9を形成する。
このとき素子として機能しない半導体層13が形成され
るが、これは装置に何等影響を与えないのでこのまま残
す。最後に、チャネル保護膜10を形成してTFTが完
成する。
【0033】本実施例の場合でも先に述べた実施例と同
様な効果が得られる。更に、本実施例では、画素電極4
を囲うような補助容量電極12を形成したので、画素電
極保護膜6を位置を正確に決めることができ、所定の領
域にブラックマトリクス7を確実に形成できる。加えて
保護膜8はゲ−ト線2と自己整合的に形成されるので、
これによりチャネル方向の寸法が正確な活性層9が得ら
れる。以上の結果、TFT特性や表示特性が更に改善さ
れる。
様な効果が得られる。更に、本実施例では、画素電極4
を囲うような補助容量電極12を形成したので、画素電
極保護膜6を位置を正確に決めることができ、所定の領
域にブラックマトリクス7を確実に形成できる。加えて
保護膜8はゲ−ト線2と自己整合的に形成されるので、
これによりチャネル方向の寸法が正確な活性層9が得ら
れる。以上の結果、TFT特性や表示特性が更に改善さ
れる。
【0034】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、信号線を形
成した後に画素電極保護膜を形成したが、画素電極保護
膜を形成した後に信号線を形成しても同様な効果が得ら
れる。また、TFT以外のスイッチング素子を用いた場
合にも同様にして自己整合的にブラックマトリクスをア
レイ基板上に形成できる。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施できる。
るものではない。例えば、上記実施例では、信号線を形
成した後に画素電極保護膜を形成したが、画素電極保護
膜を形成した後に信号線を形成しても同様な効果が得ら
れる。また、TFT以外のスイッチング素子を用いた場
合にも同様にして自己整合的にブラックマトリクスをア
レイ基板上に形成できる。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施できる。
【0035】
【発明の効果】以上詳述したように本発明によれば、ア
レイ基板上にブラックマトリクスを自己整合的に形成で
きるので、ブラックマトリクスの合わせマ−ジンや複雑
な電極が不必要になり、もって製造プロセスや設計プロ
セスに困難をきたすことなく、開口率等の表示特性の向
上を図ることができる。
レイ基板上にブラックマトリクスを自己整合的に形成で
きるので、ブラックマトリクスの合わせマ−ジンや複雑
な電極が不必要になり、もって製造プロセスや設計プロ
セスに困難をきたすことなく、開口率等の表示特性の向
上を図ることができる。
【図1】本発明の一実施例に係る液晶表示装置のアレイ
基板の製造工程平面図。
基板の製造工程平面図。
【図2】図1のアレイ基板のA−A´断面図。
【図3】図1のアレイ基板のB−B´断面図。
【図4】本発明の第2の実施例に係る液晶表示装置のア
レイ基板の平面図。
レイ基板の平面図。
【図5】図4のアレイ基板のA−A´断面図。
【図6】図4のアレイ基板のB−B´断面図。
【図7】従来の液晶表示装置の断面図。
【図8】従来のアレイ基板の平面図。
【符号の説明】 1…透光性絶縁基板、2…ゲ−ト線、3…ゲ−ト絶縁
膜、4…画素電極、5…信号線、6…画素電極保護膜、
7…ブラックマトリクス、8…保護膜、9…活性層、1
0…チャネル保護膜、11…スルーホ−ル、12…補助
容量電極、51…透光性絶縁基板、52…ゲ―ト電極,
53…ゲ−ト絶縁膜,54…画素電極,55…液晶層,
56…対向電極,57…カラ―フィルタ―,58…ブラ
ックマトリクス,59…透光性絶縁基板,60…活性
層,61…保護膜,62…コンタクト層,63…ドレイ
ン電極,64…ソ―ス電極,65…ゲ−ト線,66…信
号線,67…アレイ基板,68…対向基板,69…TF
T。
膜、4…画素電極、5…信号線、6…画素電極保護膜、
7…ブラックマトリクス、8…保護膜、9…活性層、1
0…チャネル保護膜、11…スルーホ−ル、12…補助
容量電極、51…透光性絶縁基板、52…ゲ―ト電極,
53…ゲ−ト絶縁膜,54…画素電極,55…液晶層,
56…対向電極,57…カラ―フィルタ―,58…ブラ
ックマトリクス,59…透光性絶縁基板,60…活性
層,61…保護膜,62…コンタクト層,63…ドレイ
ン電極,64…ソ―ス電極,65…ゲ−ト線,66…信
号線,67…アレイ基板,68…対向基板,69…TF
T。
Claims (2)
- 【請求項1】基板上にマトリクス配列された画素電極
と、 各画素電極に設けられたスイッチング素子としての薄膜
トランジスタと、 前記画素電極上に設けられ画素電極保護膜と、 この画素電極保護膜上以外の領域に形成されたブラック
マトリクスと、 同一行の前記薄膜トランジスタのゲ−トに接続されたゲ
−ト線と、 同一列の前記薄膜トランジスタの一方のソ−ス・ドレイ
ンに接続された信号線とを具備してなることを特徴とす
る液晶表示装置。 - 【請求項2】基板上にゲ−ト線を形成する工程と、 信号線及び画素電極を形成する工程と、 前記画素電極上に画素電極保護膜を形成する工程と、 電解重合法により前記画素電極保護膜以外の前記基板上
の領域にブラックマトリクスを形成する工程とを具備し
てなることを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25216791A JPH0588200A (ja) | 1991-09-30 | 1991-09-30 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25216791A JPH0588200A (ja) | 1991-09-30 | 1991-09-30 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588200A true JPH0588200A (ja) | 1993-04-09 |
Family
ID=17233424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25216791A Pending JPH0588200A (ja) | 1991-09-30 | 1991-09-30 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588200A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391052B2 (en) | 1999-07-16 | 2008-06-24 | Seiko Epson Corporation | TFT structure for suppressing parasitic MOSFET in active display |
-
1991
- 1991-09-30 JP JP25216791A patent/JPH0588200A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391052B2 (en) | 1999-07-16 | 2008-06-24 | Seiko Epson Corporation | TFT structure for suppressing parasitic MOSFET in active display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007529B1 (ko) | 액티브매트릭스기판의 제조방법 | |
| KR100212288B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US7501655B2 (en) | Thin film transistor array panel | |
| US20060011921A1 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| KR20030082651A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US6759711B2 (en) | Method of manufacturing a transistor | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| JP2776378B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| US7214965B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US6495386B2 (en) | Method of manufacturing an active matrix device | |
| US7507594B2 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2002098994A (ja) | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100551725B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JPH0588200A (ja) | 液晶表示装置及びその製造方法 | |
| KR20000033836A (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JP2001005031A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| KR20020078294A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |